CN113661540A - 包括用于编程时间缩减的低电流预编程的reram编程方法 - Google Patents

包括用于编程时间缩减的低电流预编程的reram编程方法 Download PDF

Info

Publication number
CN113661540A
CN113661540A CN201980095010.9A CN201980095010A CN113661540A CN 113661540 A CN113661540 A CN 113661540A CN 201980095010 A CN201980095010 A CN 201980095010A CN 113661540 A CN113661540 A CN 113661540A
Authority
CN
China
Prior art keywords
reram
current
programming
magnitude
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980095010.9A
Other languages
English (en)
Other versions
CN113661540B (zh
Inventor
薛丰良
F·扎维
V·恩古延
J·L·麦科勒姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN113661540A publication Critical patent/CN113661540A/zh
Application granted granted Critical
Publication of CN113661540B publication Critical patent/CN113661540B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0088—Write with the simultaneous writing of a plurality of cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种用于对电阻式随机存取存储器(ReRAM)单元进行编程的方法，包括在第一时间段内使第一电流通过ReRAM器件，第一电流被选择成形成通过ReRAM器件的泄漏路径，以及在使第一电流通过ReRAM器件之后，在短于第一时间段的第二时间段内使第二电流通过ReRAM器件，第二电流被选择成形成通过穿过ReRAM器件的泄漏路径的具有期望电阻的电流路径。

Description

包括用于编程时间缩减的低电流预编程的RERAM编程方法
背景技术
电阻式随机存取存储器(ReRAM)存储器单元使用ReRAM器件形成。ReRAM器件包括由固体电解质层隔开的两个导电电极，其中一个用作离子源。为了对ReRAM器件进行编程，在两个电极之间施加编程电势，该电势的极性和量值会导致离子源电极的离子迁移到固体电解质层中并在两个电极之间形成导电路径。通过在两个电极之间施加擦除电势来擦除ReRAM器件，该擦除电势具有与编程电势相反的极性以及使离子从固体电解质层迁移回到离子源电极以消除两个电极之间的导电路径的量值。
现在参见图1，示意图示出了代表性ReRAM单元10。ReRAM存储器单元10包括与第一串联连接的选择晶体管14和第二串联连接的选择晶体管16串联连接的ReRAM器件12。存储器单元10耦接在ReRAM器件12的一个端子连接到的位线(BL)18和选择晶体管16的源极连接到的源极线(SL)20之间。在某些实施方案中，源极线20可以是多个存储器单元10所共用的。选择晶体管14和16的栅极一起连接到字线22。在此类存储器单元10的阵列中，位线18和源极线20通常在阵列的列方向上延伸，而字线22通常在阵列的行方向上延伸。本领域的普通技术人员将理解，一些ReRAM存储器单元仅采用单个选择晶体管，而不是第一串联连接的选择晶体管14和第二串联连接的选择晶体管16。
现在参考图2，曲线图示出了典型的现有技术ReRAM编程IV曲线，其示出了ReRAM编程事件的简化表示。编程电压施加在位线18和源极线20之间，并且在图2中由x轴上的VBL表示。y轴示出了编程电流。从图2中可以看出，电流随着VBL电压接近2V而逐渐上升，然后快速上升到由经由字线22施加到选择晶体管14的栅极驱动电压确定的稳定电平。
现在参见图3，示意图示出了ReRAM存储器单元的代表性现有技术阵列30。出于说明的目的，阵列30被示出为具有三行和三列。系列中的普通技术人员将会知道，任意尺寸的系列均在本发明的范围内。
阵列30的第一行包括虚线内部所示的ReRAM存储器单元30-00、30-01和30-02。阵列30的第二行包括虚线内部所示的ReRAM存储器单元30-10、30-11和30-12。阵列30的第三行包括虚线内部所示的ReRAM存储器单元30-20、30-21和30-22。阵列30的第一列包括ReRAM存储器单元30-00、30-10和30-20。阵列30的第二列包括ReRAM存储器单元30-01、30-11和30-21。阵列30的第三列包括ReRAM存储器单元30-02、30-12和30-22。
阵列的第一列中的ReRAM存储器单元30-00、30-10和30-20连接在位线(BL)18-0与阵列的公共源极线(SL)20之间。阵列的第二列中的ReRAM存储器单元30-01、30-11和30-21连接在位线(BL)18-1和公共源极线(SL)20之间。阵列的第三列中的ReRAM存储器单元30-02、30-12和30-22连接在位线(BL)18-2和公共源极线(SL)20之间。
阵列的第一行中的ReRAM存储器单元30-00、30-01和30-02中的选择晶体管14-00、14-01、14-02、16-00、16-01和16-02的栅极分别连接到字线(WL0)22-0。阵列的第二行中的ReRAM存储器单元30-10、30-11和30-12中的选择晶体管14-10、14-11、14-12、16-10、16-11和16-12的栅极分别连接到字线(WL1)22-1。阵列的第三行中的ReRAM存储器单元30-20、30-21和30-22中的选择晶体管14-20、14-21、14-22、16-20、16-21和16-22的栅极分别连接到字线(WL2)22-2。
存储器阵列30的操作由存储器控制器32指示，该存储器控制器向位线解码器34提供地址，该位线解码器用于驱动和感测位线18-0、18-1和18-2。由存储器控制器32指导的字线解码器36将字线22-0、22-1和22-2驱动到使阵列中的存储器单元能够以各种操作模式操作所必需的电压。由存储器控制器32指导的源极线驱动器38(连接未示出)控制公共源极线20处的电压，该公共源极线通常在编程和读取操作期间接地并且在擦除操作期间连接到擦除电势。存储器控制器32、位线控制器34、字线控制器36和源极线驱动器38的内部电路易于由了解存储器阵列控制电路和在本文阐述的各种操作模式期间需要施加到存储器单元的各种电势的本领域的普通技术人员配置。
为了更好地理解ReRAM单元的编程时间的变化，ReRAM编程脉冲可以被认为涉及三个周期，如图4所示，其示出了ReRAM单元电流，在编程期间表示为IReRAM，其与均用于编程的字线电压VWL和位线电压VBL并联。在附图标号44处，第一时间段Tstress是电介质受到应力直到其失效时的应力时间段。Tstress在施加编程电压VWL和VBL时开始，并且在编程电流开始快速增大的时间段Tform结束。紧接在Tstress之后的第二时间段Tform是金属长丝在固体电解质层中形成的时间，并且当ReRAM器件上的电压已经塌缩到其最小值并且图4所示的ReRAM单元电流IReRAM已经达到其最大值时，在附图标号46处的时间Tsoak开始时结束。紧接在Tform之后的第三时间段Tsoak是长丝稳定的浸泡时间。Tform非常短，并且通常低于100纳秒；Tsoak相对较短，并且通常为2微秒或更小。已经发现，ReRAM存储器单元表现出的不同编程时间是由Tstress引起的。该时间段可能因单元而异，也可能因同一单元的不同周期而异，范围可以从低于1微秒到超过1000微秒。Tform和Tsoak的组合以附图标号46示出。
图4所示的VBL的特定值刚好高于2V。最初，在时间Tstress期间有非常小的电流流动。随着导电路径开始在ReRAM器件的固体电解质层中形成，通过ReRAM器件的电流快速增加(在图3中示出为时间间隔Tform)。然后，随着选择晶体管进入饱和状态，ReRAM器件电流的增加减慢并在时间间隔Tsoak期间开始趋于平稳。在时间Tsoak期间ReRAM器件电流的这种变化非常轻微以至于使用图4所示的IReRAM电流的y轴标度不可识别。此时，选择晶体管14、16处于饱和状态，流过ReRAM器件的最大电流由选择晶体管14和16确定，这些选择晶体管由字线解码器36提供的字线上的电压VWL控制。可以同时编程的ReRAM单元的总数受到可以在包含被编程的ReRAM存储器单元阵列的集成电路内安全地汲取的总电流IReRAM的限制。
许多ReRAM器件编程过程涉及施加一系列编程脉冲，在这些脉冲之间通过施加每个量值小于编程脉冲的读取脉冲来读取ReRAM器件的电阻。一旦ReRAM器件的电阻达到可接受水平，就终止编程序列。图5是示出根据此类编程过程的与读取脉冲(附图标号42)交错的典型多脉冲ReRAM编程电势(附图标号40)的VBL电压对时间的曲线图。
已经观察到，使用相同的编程电压对ReRAM存储器单元进行编程所需的时间可以快到小于1微秒，或者慢到大于1毫秒。图6是示出根据ReRAM存储器单元经历的编程/擦除周期数对ReRAM器件进行编程所需的编程脉冲数(y轴)的曲线图。同一个ReRAM存储器单元可以在一个编程周期中充当正常编程时间位或快速编程位，并在另一个编程周期中充当慢速编程位。
已经认为，少数编程速度较慢的ReRAM存储器单元可能不是问题，因为它们不会显着增加一次编程一个大型ReRAM存储器单元阵列的编程时间预算。具有几个慢速编程ReRAM存储器单元的集成电路芯片中的整个ReRAM阵列的总编程时间仍然是可接受的。
然而，在阵列级，多个ReRAM存储器单元被并行编程以提高编程速度。并行编程的ReRAM存储器单元的数量可以是8、16、32、64或更大，这取决于编程架构和功率预算。当并行编程多个ReRAM存储器单元时，每个并行组的编程时间受到编程最慢的存储器单元的限制，这些存储器单元可能分布在不同的组中。使用现有技术的编程方案诸如图4所示的编程方案，编程基于1G位ReRAM的FPGA阵列的单独的编程时间(不计算验证和擦除时间)可长于200秒。这段时间不合理，并且比许多产品规格所提供的时间长(例如20秒以下)。此外，可同时编程的ReRAM存储器单元的数量受到包含存储器阵列的集成电路的总可用编程电流预算的限制。
此外，如先前参考图5和图6所述，在先前解决方案中需要多个高电流脉冲，这大大增加了由于上述编程电流预算引起的编程时间。
发明内容
本发明包括减少整个芯片编程时间的对ReRAM存储器单元进行编程的方法。
根据本发明的一个方面，提供了一种用于对包括ReRAM存储器器件的电阻式随机存取存储器(ReRAM)单元进行编程的方法，包括在第一时间段内生成预编程脉冲，预编程脉冲在第一时间段内使第一电流通过ReRAM器件，第一电流被限制为被选择成形成通过ReRAM器件的泄漏路径的第一量值，在第一时间段已经终止之后，生成编程脉冲，编程脉冲在短于第一时间段的第二时间段内使被限制为大于第一量值的第二量值的第二电流通过ReRAM器件，第二电流被选择成形成通过ReRAM器件的电流路径。
根据本发明的一个方面，ReRAM器件的电阻是在第二时间段内使第二电流通过ReRAM器件之后确定的。只有当ReRAM器件的电阻高于预定值时，才重复使第二电流通过ReRAM器件。
根据本发明的一个方面，第一时间段在约10微秒至约1微秒的范围内，并且第二时间段在约1微秒至约10微秒的范围内。
根据本发明的一个方面，第一时间段为约100微秒，第二时间段为约1微秒。
根据本发明的一个方面，第一电流在约1微安和约100微安之间。
根据本发明的一个方面，第二电流在约100微安和约1毫安之间。
根据本发明的一个方面，提供了一种用于对电阻式随机存取存储器(ReRAM)单元进行编程的方法，电阻式随机存取存储器单元包括ReRAM器件和串联连接在位线与源极线之间的至少一个选择晶体管，至少一个选择晶体管具有连接到字线的栅极，包括在位线与源极线之间施加编程电势，将第一电压脉冲施加到字线，第一电压接通至少一个选择晶体管以使被限制为第一量值的第一电流流过ReRAM器件，第一量值被选择成形成穿过固体电解质层的泄漏路径，在将第一电压施加到字线之后将第二电压脉冲施加到字线，第二电压的量值高于第一电压，第二电压接通至少一个选择晶体管以使得被限制为高于第一量值的第二量值的第二电流流过ReRAM器件，第二电流被选择成形成通过穿过固体电解质层的泄漏路径跨ReRAM单元具有期望电阻的电流路径。第一电压脉冲具有大于第二电压脉冲的宽度。
根据本发明的一个方面，ReRAM单元的电阻在第二电压脉冲结束后确定。如果ReRAM单元的所确定的电阻高于期望的电阻，则将附加的第二电压脉冲施加到字线并再次确定电阻。如果ReRAM单元的所确定的电阻不高于期望的电阻，则终止该方法。
根据本发明的一个方面，用于对ReRAM存储器单元阵列中的所选择的ReRAM存储器单元进行编程的方法包括：选择至少一个ReRAM存储器单元，在第一时间段内使第一电流通过至少一个所选择的ReRAM存储器单元中的ReRAM器件，第一电流被限制为被选择成形成通过ReRAM器件的泄漏路径的第一量值，在使第一电流通过至少一个所选择的ReRAM存储器单元中的ReRAM器件之后，在短于第一时间段的第二时间段内使第二电流通过至少一个所选择的ReRAM存储器单元中的ReRAM器件，第二电流被限制为大于第一量值的第二量值。
根据本发明的一个方面，选择至少一个ReRAM存储器单元包括在连接到至少一个ReRAM存储器单元的位线与连接到至少一个ReRAM存储器单元的源极线之间施加编程电势。
根据本发明的一个方面，在第一时间段内使第一电流通过至少一个所选择的ReRAM存储器单元中的ReRAM器件包括通过将第一栅极电势施加到选择晶体管来接通与ReRAM器件串联连接的至少一个选择晶体管，所施加的第一栅极电势将第一电流限制到第一量值，并且在短于第一时间段的第二时间段内使第二电流通过至少一个所选择的ReRAM存储器单元中的ReRAM器件包括通过将第二栅极电势施加到选择晶体管来接通与ReRAM器件串联连接的至少一个选择晶体管，第二栅极电势大于第一栅极电势。
根据本发明的一个方面，阵列包含ReRAM存储器单元的行和列。每列存储器单元包括由ReRAM器件形成的ReRAM存储器单元，该ReRAM器件与列位线和列源极线之间的至少一个选择晶体管串联。每行存储器单元包括耦接到至少一个选择晶体管的栅极的字线。编程电路包括耦接到阵列中的位线中的每条位线的位线解码器、耦接到阵列中的字线中的每条字线的字线解码器、耦接到阵列中的公共源极线的源极线驱动器、耦接到位线解码器的存储器控制器、字线解码器，以及源极线驱动器，存储器控制器被配置为对阵列中的ReRAM单元进行寻址，并且通过控制位线解码器来对阵列中的所选择的ReRAM单元进行编程，字线解码器和源极线驱动器在第一时间段内使第一电流通过ReRAM器件，第一电流被限制为选择成形成通过所选择的ReRAM器件的泄漏路径的量值，并且在使第一电流通过ReRAM器件之后，在短于第一时间段的第二时间段内使第二电流通过所选择的ReRAM器件，第二电流被限制为选择成形成通过ReRAM器件的电流路径的量值。
根据本发明的一个方面，编程电路还被配置成通过控制位线解码器来擦除阵列中的所选择的ReRAM单元，字线解码器和源极线驱动器使擦除电流在与第一电流和第二电流相反的方向上通过所选择的ReRAM器件，擦除电流被限制为被选择成移除通过ReRAM器件的电流路径的量值。
根据本发明的一个方面，存储器控制器被进一步配置为控制公共源极驱动器以在编程和读取期间向公共源极线施加接地电势，并且在擦除期间向公共源极线施加擦除电势。
附图说明
下面将参考实施方案和附图更详细地解释本发明，附图中示出：
图1是代表性ReRAM存储器单元的简化示意图；
图2是示出代表性现有技术ReRAM编程IV曲线的曲线图；
图3是代表性现有技术ReRAM存储器单元阵列的示意图；
图4是示出ReRAM编程事件的简化表示的电压相对于时间的曲线图；
图5是示出与读取脉冲交错的典型多脉冲ReRAM编程电势的电压相对于时间的曲线图；
图6是示出使用图5的编程脉冲序列随编程周期数而变化的所需编程脉冲数的分布的曲线图；
图7A是示出根据本发明的一个方面的示例性两步ReRAM编程过程的第一步骤的电压相对于时间的曲线图；
图7B是示出根据本发明的一个方面的示例性两步ReRAM编程过程的第二步骤的电压相对于时间的曲线图；
图8A是示出根据本发明的一个方面的在两步ReRAM编程过程的示例性编程、读取和验证部分期间施加的代表性字线、位线和源极线电势的电压相对于时间的曲线图；
图8B是示出根据本发明的一个方面的在两步ReRAM编程过程的示例性擦除、读取和验证部分期间施加的代表性字线、位线和源极线电势的电压相对于时间的曲线图；
图9是示出使用本发明的编程脉冲序列随编程周期数而变化的所需编程脉冲数的分布的曲线图；
图10是示出通过采用根据本发明的方面的编程方法获得的潜在时间节省的条形图；
图11是示出根据本发明的方面的示例性编程方法的流程图；
图12是示出根据本发明的方面的另一示例性编程方法的流程图；并且
图13和图14是更详细地示出图11和图12的某些过程的性能的流程图。
具体实施方式
本领域普通技术人员将认识到，以下描述仅是例示性的而非以任何方式进行限制。本领域技术人员将易于想到其他实施方案。
本发明的编程方法可在类似于图1所示的存储器单元10的存储器单元和类似于图3所示的阵列30的存储器单元的阵列上实施。本领域的普通技术人员将会知道，本发明的原理适用于除图1和图3中描绘的单元和阵列架构之外的单元和阵列架构。
在图4中，可以看出，在一个编程(组)脉冲内，存在两个不同的编程阶段，即在时间段Tstress的低电流阶段，在附图标号44处指示，在该时间段期间形成泄漏路径(由固体电解质材料中一系列的一个或多个不连续点形成的路径，它将以长丝的形式定义导电路径的位置)，以及在时间段Tform和Tsoak期间的高电流阶段，在附图标号46处指示，其中形成并随后稳定来自离子源的金属离子的连续长丝形式的电流路径。本发明的方法利用该特性。根据本发明，ReRAM单元编程过程被分成两个受控阶段。在本文称为预编程阶段的第一阶段期间，提供低电流限制编程电压脉冲，并且在第一阶段之后的第二单独阶段期间，提供高电流限制编程电压脉冲。
两个编程阶段期间的电流电平受到用于驱动ReRAM单元的接入晶体管的栅极的电压的限制。在图1的ReRAM存储器单元中，使用两个晶体管14和16。图7A所示的第一阶段在本文中可被称为预编程阶段，并且图7B所示的单独的第二阶段在本文中可被称为编程阶段。预编程阶段在第一时间段内使第一电流通过ReRAM器件。第一电流被限制为被选择成形成通过ReRAM器件的泄漏路径的量值，并且可以使用具有脉冲宽度T1的单个脉冲来执行，该脉冲宽度T1应该足够长以对最慢的位进行预编程。已发现，在10微秒至约1毫秒范围内(例如，在一个实施例中为约100微秒)的预编程脉冲可满足此目的。在字线(WL)22上呈现给选择晶体管(例如，14和16)的栅极的电压VWL1被选择成将第一电流，即预编程电流限制在约1微安至约100微安之间，以流过ReRAM器件。在任何情况下选择的特定值将取决于用于制造ReRAM器件的几何形状和材料。
第二阶段可以类似于现有技术中采用的阶段，如图4的右侧所示，其可以采用具有脉冲宽度T2的多个脉冲(图5)，其中在每个编程脉冲之后具有验证读取脉冲，如图5中由编程脉冲40和读取验证脉冲42所示。在字线(WL)22上呈现给选择晶体管(例如，14和16)的栅极的电压VWL2被选择成将编程电流限制在约100微安至约1毫安之间以流过ReRAM器件。在任何情况下选择的特定值将取决于用于制造ReRAM器件的几何形状和材料。通过ReRAM器件的电流在时间段Tform期间快速增加，并且然后在长丝的电流路径正被稳定的时间段Tsoak期间相对恒定(由响应于VWL2的选择晶体管34和36限制)。第二阶段与现有技术编程的不同之处在于，在大多数情况下，时间段Tstress在预编程阶段中被考虑。选择电流限制以便将单元编程为具有小于预定阈值的电阻，应当理解，并非所有器件都将必须成功编程。
图8A示出了根据本发明的为两阶段编程周期施加的位线(VBL)、字线(VWL)和源极线(SL)电压。在编程脉冲之后执行读取周期以测量已编程ReRAM单元的电阻，或者将已编程ReRAM单元的电阻与预定阈值进行比较。一般来讲，我们将使用术语确定电阻以指示测量电阻，或者将电阻与预定阈值进行比较。虚线指示附加的编程和读取电阻确定脉冲，如果ReRAM电阻在第一编程脉冲已被施加之后没有减小到可接受水平，则附加的编程和读取电阻确定脉冲可能是必要的。
预编程周期和编程周期可具有不同的粒度，因为同时经受预编程脉冲的单元的数量可大于同时经受编程脉冲的单元的数量，这是由于在预编程周期期间由每个单元汲取的电流低得多。因此，在每个编程组中经受同时编程的单元是经受同时预编程的单元的子集。本发明的该特征允许在阵列级显著缩短编程时间。
由于在编程阶段期间汲取高得多的电流，在编程阶段期间编程的ReRAM存储器单元的数量小于在预编程阶段期间预编程的ReRAM存储器单元的数量。基于阵列表征优化结果，编程脉冲的脉冲宽度可以是1微秒、2微秒或甚至更长。
现在参见图8B，电压相对于时间的曲线图示出了根据本发明的一个方面的在示例性擦除、读取和验证擦除过程期间施加的代表性字线、位线和源极线电势。本领域的普通技术人员通过比较图8A和图8B将理解，在擦除过程期间所施加的位线电压和源极线电压的极性反转。
图9是示出所需编程脉冲数相对于单个ReRAM存储器单元的编程周期数的预测图，并且示出新方案在编程时间缩短方面的有效性。通过比较图4和图5的现有技术的重复编程脉冲可以看到编程时间缩短。其中每个脉冲具有根据图7B的本发明的Tset(包括Tstress+Tform+Tsoak)的持续时间，其中每个编程脉冲具有Tform+Tsoak的持续时间。如图9所示，使用本发明的方法，可以用预编程脉冲之后的单脉冲成功地对统计上大量的ReRAM存储器单元进行编程。如果ReRAM单元的足够大的样本包括在图9所示的群体中，则最终将出现在第一编程周期上未编程的异常值单元。可提供附加的编程脉冲以考虑在第一编程脉冲期间不充分编程的偶尔ReRAM存储器单元。使用现有技术编程方法，单个位可消耗超过100个编程脉冲，如图6所示。图6进一步展示了所需的编程脉冲数可以根据累积的编程/擦除周期而变化，有时需要超过100个脉冲。
现在参见图10，可在现有技术的编程方法和根据本发明的编程方法之间进行另一个比较。图10是是呈现针对被编程的1千兆位阵列的整个芯片编程时间与y轴反射时间比较的条形图。
图10中示出了两种情况。在左侧，两个条(A和B)表示具有100毫安芯片功率预算的集成电路的整个芯片编程时间的第一种情况。条A表示现有技术编程时间，条B表示根据本发明的编程过程的编程时间。右侧，两个条(C和D)表示具有200毫安芯片功率预算的集成电路的整个芯片编程时间的第二种情况。条C表示现有技术编程时间，条D表示根据本发明的编程过程的编程时间。图10所示的时间不包括读取验证时间。
在表示具有两倍于第一情况的功率预算(200毫安相对于100毫安)的集成电路的第二情况下。当与现有技术相比时，两倍编程电流的可用性意味着可以使用本发明同时预编程两倍数量的ReRAM单元，并且可以使用本发明的两阶段编程过程同时编程两倍数量的ReRAM单元。
从图10中可以看出，使用根据本发明的编程方法，整个芯片编程时间远小于现有技术的整个芯片编程时间。
在大多数情况下，通过使用根据本发明的较低电流限制预编程脉冲，长丝刚好在施加较高编程脉冲之后开始在ReRAM器件中形成。由于Tform是非常短的时间段，因此浸泡时间Tsoak几乎等于整个编程脉冲宽度。
现在参考图11，流程图示出了根据本发明的示例性方法50。方法50可由存储器控制器32执行。在图11所描绘的实施方案中，在开始常规编程过程之前，将预编程应用于芯片上的所有ReRAM单元。该方法在附图标号52处开始。
预编程阶段并行地对多个位执行。要同时预编程的ReRAM单元的数量可以与功率预算允许的数量一样多，并且可以超过1百万。在附图标号54处，选择要预编程的ReRAM存储器单元的一组地址。图3的存储器控制器54引导位线解码器34和字线解码器36寻址所选择的单元。在附图标号56处，将低电流限制预编程脉冲施加到所选择的ReRAM单元。
在附图标号58处，确定阵列中的所有ReRAM单元是否已被预编程。如果不是，则该方法返回到附图标号54，其中选择要预编程的ReRAM存储器单元的另一组地址。如果所有ReRAM存储器单元已被预编程，则该方法前进至附图标号60，其中选择要编程或擦除的ReRAM存储器单元的地址范围。对于编程阶段，可以同时编程或擦除的ReRAM存储器单元的数量显著低于要同时预编程的ReRAM存储器单元的数量，因为编程和/或擦除需要比预编程高得多的每个单元的电流。
图3的存储器控制器32引导位线解码器34和字线解码器36寻址所选择的单元。在附图标号62处，存储器控制器52控制位线解码器34和字线解码器36以驱动字线，以将高电流限制编程脉冲施加到要编程的所选择的ReRAM单元中的单元。在附图标号64处，存储器控制器32控制位线解码器34和字线解码器36以将高电流擦除脉冲施加到要擦除的所选择的ReRAM单元中的单元。
在附图标号66处，确定阵列中的所有ReRAM单元是否已被编程或擦除。如果不是，则该方法返回到附图标号60，其中选择要编程或擦除的ReRAM存储器单元的另一组地址。如果阵列中的所有ReRAM存储器单元已被编程或擦除，则该方法前进至附图标记68，在该附图标记处该方法结束。
现在参考图12，流程图示出了根据本发明的另一示例性方法70。方法70可由存储器控制器32执行。与图11的方法50不同，在图12所示的实施方案中，为了节省决策步骤，在附图标号54和56处对所有ReRAM单元进行预编程，而不管它们是要被编程还是要被擦除，预编程是数据驱动的，并且仅应用于芯片上的在开始常规编程过程之前要被编程或擦除的ReRAM单元。该方法在附图标号72处开始。
如在图11的实施方案中那样，预编程是对多个位并行执行的，同时预编程的ReRAM单元的数量可以与功率预算允许的一样多，并且可以超过100万个。在附图标号74处，选择要预编程的ReRAM存储器单元的一组地址。这是仅选择待编程的ReRAM单元并忽略待擦除的ReRAM存储器单元的数据驱动过程。图3的存储器控制器32指导位线解码器34和字线解码器36寻址到所选择的ReRAM存储器单元。在附图标号76处，将低电流预编程脉冲施加到所选择的ReRAM单元。
在附图标号78处，确定阵列中被指定为被编程的所有ReRAM单元是否已被预编程。如果不是，则该方法返回到附图标号74，其中选择要预编程的ReRAM存储器单元的另一组地址。如果所有ReRAM存储器单元已被预编程，则该方法前进至附图标号80，其中选择要编程或擦除的ReRAM存储器单元的地址范围。对于编程过程，要同时编程或擦除的ReRAM存储器单元的数量显著低于要同时预编程的ReRAM存储器单元的数量，因为编程和擦除每个单元需要比预编程高得多的电流。因此，待同时编程或擦除的ReRAM存储器单元是同时预编程的ReRAM存储器单元的子集。
图3的存储器控制器32引导位线解码器34和字线解码器36寻址所选择的单元。在附图标号82处，存储器控制器32控制位线解码器34和字线解码器36以将高电流编程脉冲仅施加到要编程的所选择的ReRAM单元中的单元。在附图标号84处，存储器控制器32控制位线解码器34和字线解码器36以将高电流擦除脉冲仅施加到要擦除的所选择的ReRAM单元中的单元。
在附图标号86处，确定阵列中的所有ReRAM单元是否已被编程或擦除。如果不是，则该方法返回到附图标号80，其中选择要编程或擦除的ReRAM存储器单元的另一组地址。如果阵列中的所有ReRAM存储器单元已被编程或擦除，则该方法前进至方法结束的附图标号88。
图12所示的方法比图11所示的方法消耗更少的预编程时间。这是因为附图标号76的预编程过程不应用于要擦除的ReRAM存储器单元。
现在参见图13，流程图示出了根据本发明的一个方面的方法90，该方法更详细地示出了图11中的附图标号62和图12中的附图标号82所示的过程的性能。该方法从附图标号92处开始。
在附图标号94处，将编程脉冲施加到所选择的单元，并且选择晶体管被设置为传递所选择的编程电流以形成穿过所选择的单元中的ReRAM器件的电流路径，即，选择晶体管被设置为提供高电流限制。在附图标号96处，执行读取操作以感测由ReRAM单元汲取的电流，以确定ReRAM存储器单元中的已编程ReRAM器件的电阻。
在附图标号98处，将所确定的电阻与预定阈值进行比较。如果被编程的所有ReRAM存储器单元的所确定的电阻小于预定阈值量，则该方法前进至附图标号100，在该附图标号处该方法结束。如果被编程的ReRAM存储器单元中的一个或多个的所确定的电阻不小于预定阈值量，则该方法前进至附图标号102，在该附图标号处，将附加编程脉冲施加到被编程的所确定的电阻不低于预定阈值的ReRAM存储器单元中的那些。对于这些存储器单元中的每个存储器单元，该方法循环通过附图标号98和102，直到它们确定的电阻小于预定阈值量，并且该方法在附图标号100处结束。本领域的技术人员将认识到，确定电阻并将电阻与预定阈值进行比较可在不超过范围的情况下作为单个比较步骤执行。在不超出范围的情况下，可使用阻抗代替电阻。
现在参见图14，流程图示出了根据本发明的一个方面的方法110，该方法更详细地示出了在图11中的附图标号64和图12中的附图标号84处示出的过程的性能。该方法从附图标号112处开始。
在附图标号114处，将擦除脉冲施加到所选择的单元以传递所选择的擦除电流，以移除通过所选择的单元中的ReRAM器件的电流路径。在附图标号116处，执行读取操作以感测由ReRAM单元汲取的电流，以确定ReRAM存储器单元中的已擦除ReRAM器件的电阻。
在附图标号118处，将所确定的电阻与预定阈值量进行比较。如果待擦除的所有单元的所确定的电阻大于预定阈值量，则该方法前进至附图标号120，在该附图标号处该方法结束。如果ReRAM存储器单元中的一个或多个的所确定的电阻不大于预定阈值量，该方法前进至附图标号122，其中将附加的擦除脉冲施加到ReRAM存储器单元中的电阻不高于阈值的那些，以传递被选择成移除穿过待擦除的所选择的单元中的ReRAM器件的电流路径的擦除电流。对于这些存储器单元中的每个存储器单元，该方法循环通过附图标号118和122，直到它们的电阻大于预定阈值量，并且该方法在附图标号120处结束。本领域的技术人员将认识到，确定电阻并将电阻与预定阈值进行比较可在不超过范围的情况下作为单个比较步骤执行。在不超出范围的情况下，可使用阻抗代替电阻。
虽然已经示出和描述了本发明的实施方案和应用，但是对于本领域技术人员来说显而易见的是，在不脱离本文的发明构思的情况下，可以进行比上述更多的修改。因此，除了所附权利要求的实质之外，本发明不受限制。

Claims (19)

1.一种用于对包括ReRAM存储器器件的电阻式随机存取存储器(ReRAM)单元进行编程的方法，所述方法包括：
在第一时间段内生成预编程脉冲，所述预编程脉冲在所述第一时间段内使第一电流通过所述ReRAM器件，所述第一电流被限制为被选择成形成穿过所述ReRAM器件的泄漏路径的第一量值；以及
在所述第一时间段已经终止之后，生成编程脉冲，所述编程脉冲在短于所述第一时间段的第二时间段内使被限制为大于所述第一量值的第二量值的第二电流通过所述ReRAM器件，所述第二量值被选择成形成穿过所述ReRAM器件的电流路径。
2.根据权利要求1所述的方法，还包括：
在所述第二时间段内使所述第二电流通过所述ReRAM器件之后确定所述ReRAM器件的电阻；以及
只有当所述ReRAM器件的所确定的电阻高于预定阈值时，重复使所述第二电流通过所述ReRAM器件。
3.一种用于对电阻式随机存取存储器(ReRAM)单元进行编程的方法，所述电阻式随机存取存储器单元包括ReRAM器件和串联连接在位线与源极线之间的至少一个选择晶体管，所述至少一个选择晶体管具有连接到字线的栅极，所述方法包括：
在所述位线与所述源极线之间施加编程电势；
将第一电压脉冲施加到所述字线，所述第一电压接通所述至少一个选择晶体管以使被限制为第一量值的第一电流流过所述ReRAM器件，所述第一量值被选择成形成穿过固体电解质层的泄漏路径；
在将所述第一电压脉冲施加到所述字线之后将第二电压脉冲施加到所述字线，所述第二电压脉冲的量值高于所述第一电压，所述第二电压脉冲接通所述至少一个选择晶体管，以使被限制为高于所述第一量值的第二量值的第二电流流过所述ReRAM器件，所述第二量值被选择成形成通过穿过所述固体电解质层的所述泄漏路径跨所述ReRAM单元具有期望电阻的电流路径；以及
其中所述第一电压脉冲具有大于所述第二电压脉冲的宽度。
4.根据权利要求3所述的方法，还包括：
(a)在所述第二电压脉冲结束之后确定所述ReRAM单元的所述电阻；
(b)如果所述ReRAM单元的所确定的电阻高于预定阈值，则将附加的第二电压脉冲施加到所述字线并重复步骤(a)；
(c)如果所述ReRAM单元的所确定的电阻不高于所述预定阈值，
则终止所述方法。
5.根据权利要求3所述的方法，其中所述第一电压脉冲具有在约10微秒至约1毫秒范围内的宽度，并且所述第二电压脉冲具有在约1微秒至约10微秒范围内的宽度。
6.根据权利要求3所述的方法，其中所述第一电压脉冲具有约100微秒的宽度，并且所述第二电压脉冲具有约1微秒的宽度。
7.根据权利要求3所述的方法，其中第一值介于约1微安和约100微安之间。
8.根据权利要求3所述的方法，其中第二值介于约100微安和约1毫安之间。
9.在每个包括ReRAM器件的电阻式随机存取存储器(ReRAM)存储器单元阵列中，一种用于编程的方法包括：
在第一时间段内使第一电流同时通过所选择的第一多个ReRAM存储器单元中的每个中的所述ReRAM器件，所述第一电流被限制为被选择成在所选择的第一多个ReRAM存储器单元中的每个中形成穿过所述ReRAM器件的泄漏路径的第一量值；
选择第二多个ReRAM存储器单元，所述第二多个是所述第一多个ReRAM存储器的子集；
在使所述第一电流通过所选择的第一多个ReRAM存储器单元中的每个中的所述ReRAM器件之后，在短于所述第一时间段的第二时间段内使第二电流同时通过所述第二多个ReRAM存储器单元中的每个中的所述ReRAM器件，所述第二电流被限制为大于所述第一量值的第二量值。
10.根据权利要求9所述的方法，其中所述第二量值被选择成在所选择的第一多个ReRAM存储器单元中的每个中形成穿过所述ReRAM器件的电流路径。
11.根据权利要求9所述的方法，其中选择至少一个ReRAM存储器单元包括在连接到所述至少一个ReRAM存储器单元的位线与连接到所述至少一个ReRAM存储器单元的源极线之间施加编程电势。
12.根据权利要求9所述的方法，其中：
在所述第一时间段内使所述第一电流同时通过所选择的第一多个ReRAM存储器单元中的每个中的所述ReRAM器件包括通过将第一栅极电势施加到所述至少一个选择晶体管来接通与每个ReRAM器件串联连接的至少一个选择晶体管，所施加的第一栅极电势将所述第一电流限制到所述第一量值；以及
在所述第二时间段内使所述第二电流同时通过所述第二多个ReRAM存储器单元中的每个中的所述ReRAM器件包括通过将第二栅极电势施加到所述至少一个选择晶体管来接通所述至少一个选择晶体管，所述第二栅极电势大于所述第一栅极电势。
13.根据权利要求1或9所述的方法，其中所述第一时间段在约10微秒至约1毫秒的范围内，并且所述第二时间段在约1微秒至约10微秒的范围内。
14.根据权利要求1或9所述的方法，其中所述第一时间段为约100微秒，并且所述第二时间段为约1微秒。
15.根据权利要求1或9所述的方法，其中所述第一量值介于约1微安和约100微安之间。
16.根据权利要求1或9所述的方法，其中所述第二量值介于约100微安和约1毫安之间。
17.在包含ReRAM存储器单元的行和列的阵列中，每列存储器单元包括由与列位线和列源极线之间的至少一个选择晶体管串联的ReRAM器件形成的ReRAM存储器单元，每行存储器单元包括耦接到所述至少一个选择晶体管的所述栅极的字线，编程电路包括：
位线解码器，所述位线解码器耦接到所述阵列中的所述位线中的每条位线；
字线解码器，所述字线解码器耦接到所述阵列中的所述字线中的每条字线；
源极线驱动器，所述源极线驱动器耦接到所述阵列中的公共源极线；
存储器控制器，所述存储器控制器耦接到所述位线解码器、所述字线解码器和所述源极线驱动器，所述存储器控制器被配置为寻址所述阵列中的ReRAM单元，并且通过控制所述位线解码器、所述字线解码器和所述源极线驱动器以在第一时间段内使第一电流通过所述ReRAM器件来对所述阵列中的所选择的ReRAM单元进行编程，所述第一电流被限制为被选择成形成穿过所选择的ReRAM器件的泄漏路径的量值，并且在使所述第一电流通过所述ReRAM器件之后，在短于所述第一时间段的第二时间段内使第二电流通过所选择的ReRAM器件，所述第二电流被限制为被选择成形成穿过所述ReRAM器件的电流路径的量值。
18.根据权利要求17所述的编程电路，其中所述存储器控制器进一步被配置为通过控制所述位线解码器、所述字线解码器和所述源极线驱动器使擦除电流在与所述第一电流和所述第二电流相反的方向上通过所选择的ReRAM器件来擦除所述阵列中的所选择的ReRAM单元，所述擦除电流被限制为被选择成移除穿过所述ReRAM器件的所述电流路径的量值。
19.根据权利要求17所述的编程电路，其中所述存储器控制器被进一步配置为控制公共源极驱动器以在编程和读取期间向所述公共源极线施加接地电势，并且在擦除期间向所述公共源极线施加擦除电势。
CN201980095010.9A 2019-04-10 2019-07-23 包括用于编程时间缩减的低电流预编程的reram编程方法 Active CN113661540B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962832220P 2019-04-10 2019-04-10
US62/832,220 2019-04-10
US16/405,936 2019-05-07
US16/405,936 US10872661B2 (en) 2019-04-10 2019-05-07 ReRAM programming method including low-current pre-programming for program time reduction
PCT/US2019/043124 WO2020209885A1 (en) 2019-04-10 2019-07-23 Reram programming method including low-current pre-programming for program time reduction

Publications (2)

Publication Number Publication Date
CN113661540A true CN113661540A (zh) 2021-11-16
CN113661540B CN113661540B (zh) 2022-12-27

Family

ID=72747688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980095010.9A Active CN113661540B (zh) 2019-04-10 2019-07-23 包括用于编程时间缩减的低电流预编程的reram编程方法

Country Status (4)

Country Link
US (1) US10872661B2 (zh)
CN (1) CN113661540B (zh)
DE (1) DE112019007187T5 (zh)
WO (1) WO2020209885A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269432B2 (en) * 2014-01-09 2016-02-23 Micron Technology, Inc. Memory systems and memory programming methods
KR20200136750A (ko) * 2019-05-28 2020-12-08 삼성전자주식회사 페이지 버퍼 및 이를 포함하는 메모리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090010039A1 (en) * 2007-06-04 2009-01-08 Kabushiki Kaisha Toshiba Non-volatile memory device
US20100165711A1 (en) * 2008-12-29 2010-07-01 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US20110147694A1 (en) * 2009-12-18 2011-06-23 Seok-Pyo Song Resistive memory device and method for fabricating the same
CN107004436A (zh) * 2014-12-12 2017-08-01 英特尔公司 用于提升源线电压以减少电阻式存储器中的泄漏的设备
CN109390017A (zh) * 2017-08-11 2019-02-26 三星电子株式会社 非易失性存储器装置和非易失性存储器装置的操作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656710B1 (en) * 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
US9583196B2 (en) * 2015-01-28 2017-02-28 Sandisk Technologies Llc Immediate feedback before or during programming
JP6482959B2 (ja) 2015-06-10 2019-03-13 ルネサスエレクトロニクス株式会社 半導体記憶装置
FR3081080B1 (fr) * 2018-05-11 2020-05-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de programmation d'une memoire vive resistive
US10515697B1 (en) * 2018-06-29 2019-12-24 Intel Corporation Apparatuses and methods to control operations performed on resistive memory cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090010039A1 (en) * 2007-06-04 2009-01-08 Kabushiki Kaisha Toshiba Non-volatile memory device
US20100165711A1 (en) * 2008-12-29 2010-07-01 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US20110147694A1 (en) * 2009-12-18 2011-06-23 Seok-Pyo Song Resistive memory device and method for fabricating the same
CN107004436A (zh) * 2014-12-12 2017-08-01 英特尔公司 用于提升源线电压以减少电阻式存储器中的泄漏的设备
CN109390017A (zh) * 2017-08-11 2019-02-26 三星电子株式会社 非易失性存储器装置和非易失性存储器装置的操作方法

Also Published As

Publication number Publication date
WO2020209885A1 (en) 2020-10-15
DE112019007187T5 (de) 2022-01-13
CN113661540B (zh) 2022-12-27
US20200327938A1 (en) 2020-10-15
US10872661B2 (en) 2020-12-22

Similar Documents

Publication Publication Date Title
JP4249992B2 (ja) 半導体記憶装置及びメモリセルの書き込み並びに消去方法
US7692977B2 (en) Voltage generator circuit capable of generating different voltages based on operating mode of non-volatile semiconductor memory device
JP4187197B2 (ja) 半導体メモリ装置の制御方法
JP5450013B2 (ja) 不揮発性半導体記憶装置
US7139192B1 (en) Programming of multi-level memory cells on a continuous word line
JP3284358B2 (ja) 不揮発性メモリ装置
US7630263B2 (en) Exploiting a statistical distribution of the values of an electrical characteristic in a population of auxiliary memory cells for obtaining reference cells
JP5337115B2 (ja) 半導体記憶装置
KR100322470B1 (ko) 고밀도 노어형 플래시 메모리 장치 및 그것의 프로그램 방법
EP0713164A1 (en) A reference circuit
EP3899711B1 (en) Method of programming multi-plane memory device
US5801991A (en) Deselected word line that floats during MLC programming of a flash memory
JP2013062022A (ja) 不揮発性メモリ装置のプログラム方法
KR100501962B1 (ko) 전기적으로프로그램가능한메모리및프로그래밍방법
WO2013095870A1 (en) Energy-efficient row driver for programming phase change memory
CN101123120A (zh) 一种采用电阻存储介质的一次编程存储器及其操作方法
JP7358496B2 (ja) メモリデバイスからデータを読み取る速度を高める方法
JP3802763B2 (ja) 不揮発性半導体メモリ装置およびその消去方法
CN113661540B (zh) 包括用于编程时间缩减的低电流预编程的reram编程方法
CN111627478A (zh) 可变电阻式存储器
JP2007164937A (ja) 不揮発性半導体記憶装置
JP2005538484A (ja) メモリ装置の過剰消去されたビットを回復する方法
KR20010070164A (ko) 불휘발성 반도체 기억 장치의 기입 방법
KR100908662B1 (ko) 불휘발성반도체기억장치
EP1450375B1 (en) Method of programming a multi-level, electrically programmable non-valatile semiconductor memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant