CN107004436A - 用于提升源线电压以减少电阻式存储器中的泄漏的设备 - Google Patents

用于提升源线电压以减少电阻式存储器中的泄漏的设备 Download PDF

Info

Publication number
CN107004436A
CN107004436A CN201580061614.3A CN201580061614A CN107004436A CN 107004436 A CN107004436 A CN 107004436A CN 201580061614 A CN201580061614 A CN 201580061614A CN 107004436 A CN107004436 A CN 107004436A
Authority
CN
China
Prior art keywords
equipment
memory cell
leakage
transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580061614.3A
Other languages
English (en)
Other versions
CN107004436B (zh
Inventor
U·阿斯兰
C·德雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107004436A publication Critical patent/CN107004436A/zh
Application granted granted Critical
Publication of CN107004436B publication Critical patent/CN107004436B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

描述了一种设备，所述设备包括：泄漏跟踪器，所述泄漏跟踪器用于跟踪电阻式存储器单元列的泄漏；以及电路，所述电路用于调整所述电阻式存储器单元列的源线(SL)上的电压。描述了一种设备，所述设备包括：存储器阵列，所述存储器阵列具有电阻式存储器单元行和列；泄漏跟踪器，所述泄漏跟踪器用于跟踪与所述存储器阵列相关联的电阻式存储器单元列的泄漏电流；以及电路，所述电路被耦合到所述泄漏跟踪器，用于在读取操作过程中自适应地提升所述电阻式存储器单元列的SL上的电压。

Description

用于提升源线电压以减少电阻式存储器中的泄漏的设备
优先权声明
本申请要求于2014年12月12日提交的题为“APPARATUS FOR BOOSTING SOURCE-LINE VOLTAGE TO REDUCE LEAKAGE IN RESISTIVE MEMORIES(用于提升源线电压以减少电阻式存储器中的泄漏的设备)”的美国专利申请序列号14/569,573的优先权，并且所述专利申请以其全部内容通过引用结合。
背景技术
电阻式存储器是其中数据由电阻存储元件存储的非易失性随机存取存储器(NVRAM)。电阻式存储器元件可以被置于两种状态(例如，高电阻和低电阻)以存储位数据。一种类型的电阻式存储器单元是1T1R(1个晶体管，1个电阻)存储器单元。1T1R存储器单元由与存取晶体管串联连接的电阻式存储器单元组成，并且存储器单元提供三个端子：字线(WL)、位线(BL)以及源线(SL)。然后将1T1R存储器单元堆叠成列，每列共享BL端子和SL端子。在读/写操作过程中，通过断言接通存取晶体管的WL来访问1T1R存储器单元。通过感测位于BL节点与SL节点之间的电阻式存储器元件的电阻来实现对存储器单元的读取。
在最常见的读取技术中，在BL节点与SL节点之间施加固定的电压，并且由感测放大器来测量出通过电阻式存储器元件的电流。然而，通过与所选择的存储器单元位于相同列中的未选择的存储器单元的泄漏电流与数据信号重叠，降低了感测裕度。与降低的感测裕度相关联的问题因深缩放(deeply-scaled)技术中较高的存取晶体管的泄漏而进一步恶化。一种用于降低亚阈值泄漏的潜在方法是将WL欠驱动到负电压电平。这种方法通常用于动态随机存取存储器(DRAM)中。可以使用片上电荷泵产生用于WL的负电压电平。然而，负电源轨上通过WL驱动器的泄漏需要电荷泵即使没有存储器访问时也是活动的。这进而可以极大地增大DC(直流)电力，特别是对于低功耗应用。此外，负电源轨由于高电压引发的可靠性问题而增加了设计复杂性。
附图说明
从下面给出的详细描述和从本公开的多个不同实施例的附图将更全面地理解本公开的实施例；然而，本公开的实施例不应被视为将本公开限制于特定实施例，而是仅用于解释和理解。
图1根据本公开的一些实施例展示了用于提升电阻式存储器单元列的源线(SL)电压的泄漏传感器的高级框图。
图2根据本公开的一些实施例展示了具有存储器单元复制列的泄漏传感器的晶体管级架构，所述存储器单元复制列可操作用于针对电阻式存储器单元列提升SL电压。
图3根据本公开的一些实施例展示了具有存储器单元复制列的泄漏传感器的晶体管级架构，所述存储器单元复制列可操作用于针对电阻式存储器单元列提升SL电压。
图4根据本公开的一些实施例展示了具有存储器单元复制列的泄漏传感器的晶体管级折叠架构，所述电阻式存储器单元复制列可操作用于针对电阻式存储器单元列提升SL电压。
图5根据本公开的一些实施例展示了具有模拟通过数据列的泄漏的装置的泄漏传感器的晶体管级架构，所述装置可操作用于针对电阻式存储器单元列提升SL电压。
图6根据本公开的一些实施例展示了使用直接来自泄漏传感器的全局SL来针对存储器单元的数据列提升SL电压的架构。
图7根据本公开的一些实施例展示了使用耦合到存储器单元的单位增益缓冲器来提升针对存储器单元的数据列提升SL电压的架构。
图8根据本公开的一些实施例展示了具有多个复制列和(多个)泄漏传感器的存储器阵列的平面图。
图9根据一些实施例展示了具有泄漏传感器的智能装置或计算机系统或SoC(片上系统)，所述泄漏传感器针对电阻式存储器单元列提升SL电压。
具体实施方式
在此描述的多个不同实施例减少了避免DC(直流)电力和与负电源轨相关联的设计复杂性的存储器列泄漏。在一些实施例中，提供了一种用于将源线(SL)电压提升至高于接地电平(Vss)的设备。在一些实施例中，经升压的SL引起存取晶体管(例如，n型晶体管)两端的负的栅源电压(Vgs)，并且因此有效地减小了亚阈值泄漏。在一些实施例中，当存取晶体管是p型晶体管时，经升压的SL引起存取晶体管两端的正的Vgs。
在一些实施例中，由泄漏传感器确定将泄漏减少到指定的目标电平所需的升压量。在一些实施例中，泄漏传感器利用复制存储器列来跟踪高度依赖于工艺、电压和温度(PVT)条件的存取晶体管泄漏。在一些实施例中，泄漏传感器使用模拟通过数据列的泄漏的装置来跟踪存取晶体管泄漏。描述了利用泄漏传感器来控制数据列的SL电压的多个不同实施例。
在存储器阵列中，存取晶体管通常是经优化以满足存储器性能目标的装置，并且因此其泄漏在工艺、温度和电压(PVT)变化中可能与逻辑晶体管的泄漏不完全相关。通过并入泄漏传感器中的复制存储器列，根据一些实施例，泄漏传感器可以精确地跟踪存取晶体管泄漏。在一些实施例中，复制列与负反馈结构组合，其方式为使得泄漏传感器可以有效地确定SL升压电平。
各种实施例有许多技术效果。例如，在一些实施例中，泄漏传感器仅在多个读取操作过程中使能，并且因此防止由电荷泵解决方案引起的DC电力开销。在电荷泵解决方案中，即使没有读/写访问时，电源泵也应该接通(或部分接通)，以便提供WL驱动器的泄漏电流。因此，电荷泵解决方案花费DC电力。在读取操作过程中的动态功耗预计是总读取功率的一小部分，并且比电荷泵的功耗更低(例如，20％至40％)。
SL升压电路(在此也称为泄漏传感器)的总面积成本也小于电荷泵的总面积成本。在一些实施例中，出于各种原因(例如，用于在阵列和外围设备之间的过渡，为WL搭接(strapping)提供空间等)，泄漏传感器利用存储器阵列中通常存在的虚拟列。在一些实施例中，虚拟列可以用作泄漏传感器内的复制列，并且泄漏传感器的其余部分可以装配在虚拟列之下。在一些实施例中，泄漏传感器跟踪工艺/温度，并且自动或自适应地确定SL升压的量，而不需要硅后(post-silicon)修整。各种实施例的其他技术效果对于本领域技术人员将是明显的。
在下面的描述中，讨论了许多细节以提供本公开的多个实施例的更彻底的解释。然而，对于本领域技术人员将明显的是，无需这些具体细节也可以实践本公开的实施例。在其他实例中，为了避免使本公开的实施例变得模糊，以框图形式而不是详细地示出了公知的结构和装置。
应注意，在实施例的对应附图中，用线表示信号。一些线可以更厚，以指示更多组成的信号通路，和/或在一端或多端具有箭头以指示主要信息流方向。这样的指示不旨在是限制性的。相反，所述线与一个或多个示例性实施例结合使用以帮助更容易地理解电路或逻辑单元。取决于设计需要或偏好，任何表示的信号可以实际上包括可以在任一方向上传播的一个或多个信号，并且可以利用任何合适类型的信号方案来实现。
贯穿说明书和权利要求书中，术语“连接”指代在连接的事物之间的直接的电、光学或无线连接，而没有任何中间装置。术语“耦合”指代在连接的事物之间的直接的电、光学或无线连接或者通过一个或多个无源或有源的中间装置的间接连接。术语“电路”指代被安排为彼此配合以提供期望功能的一个或多个无源和/或有源组件。术语“信号”指代至少一个电流信号、电压信号或数据/时钟信号。“一(a)”，“一个(an)”和“所述(the)”的含义包括复数形式。“中(in)”的含义包括“中(in)”和上(on)。
术语“缩放”通常指代将设计(原理图和布局)从一种处理技术转换到另一种处理技术，并且随后减少布局区域。术语“缩放”通常还指代在相同的技术节点内缩小布局和装置。术语“缩放”还可以指代相对于另一个参数(例如供电电平)调整(例如，减慢或加速，即分别为放大或缩小)信号频率。术语“基本上”、“接近”、“近似”、“靠近”和“约”通常指代在目标值的+/-20％内。
除非另有说明，使用序数形容词“第一”、“第二”、“第三”等来描述公共对象仅仅指示相同对象的不同实例被提及，并且不旨在暗示如此描述的对象必须在或者时间上、空间上、排名上、或以任何其它方式处于给定序列中。
为了实施例的目的，各种电路和逻辑块中的晶体管是金属氧化物半导体(MOS)晶体管，所述MOS晶体管包括漏极端子、源极端子、栅极端子和主体端子(bulk terminal)。晶体管还包括三栅极和FinFET晶体管、栅极全域圆柱形晶体管(Gate All AroundCylindrical Transistor)、隧道FET(TFET)、方形线或矩形带状晶体管、或实现诸如碳纳米管或自旋电子装置的晶体管功能的其他装置。MOSFET对称源极端子和漏极端子即相同的端子，并且在此是可互换使用的。另一方面，TFET装置具有不对称的源极端子和漏极端子。本领域技术人员将理解，在不脱离本公开的范围的情况下，可以使用其他晶体管，例如双极结晶体管-BJT PNP/NPN、BiCMOS、CMOS、eFET等。术语“MN”指示n型晶体管(例如，NMOS、NPN BJT等)，并且术语“MP”指示p型晶体管(例如，PMOS、PNP BJT等)。
图1根据本公开的一些实施例展示了用于针对电阻式存储器单元列提升SL电压的高级框图100。在一些实施例中，框图100包括耦合到泄漏传感器102(或SL升压电路)的存储器阵列101，其中泄漏传感器102自适应地生成用于SL的电压电平，以便在读取操作过程中提高其电平。在一些实施例中，存储器阵列101包括电阻式存储器单元行和列。电阻式存储器单元的示例包括：磁隧道结(MTJ)装置；相变存储器单元(PCM)；电阻式随机存取存储器(ReRAM)等。
在一些实施例中，泄漏传感器102包括电流镜103和泄漏电流跟踪器104。在一些实施例中，泄漏电流跟踪器104是配置为处于断开状态的电阻式存储器单元的复制列(例如，n型存取晶体管栅极端子耦合到地)。在一些实施例中，用于存储器架构的读取感测放大器可以容忍的最大列泄漏通过电流镜103作为源进入泄漏电流跟踪器104中。在一些实施例中，泄漏传感器102在存储器阵列101的非读取操作过程中被禁用，并且在读取操作过程中被使能。因此，节省了功耗。在一些实施例中，泄漏传感器102的输出是直接提供给存储器阵列101中的数据列的SL。在一些实施例中，泄漏传感器102的输出SL由单位增益缓冲器缓冲，并且然后提供给存储器阵列101的数据列的SL节点。在此，用于节点和信号的标签是可互换地使用的。例如，SL用于根据句子的上下文来指示节点SL或电压SL。
图2根据本公开的一些实施例展示了具有电阻式存储器单元复制列的传感器102的晶体管级架构200，所述电阻式存储器单元复制列可操作用于针对电阻式存储器单元列提升SL电压。应当指出，具有与任何其他图形的要素相同的附图标记(或名称)的图2的那些要素能够以与所描述的方式类似的任何方式操作或起作用，但不限于此。
在一些实施例中，架构200包括电流镜103，所述电流镜包括：电流源和多个p型晶体管MP1和MP2；复制列102(例如，泄漏追踪器的)；如图所示耦合在一起的n型晶体管MN1和MN2。在一些实施例中，读取感测放大器可以容忍的最大列泄漏电流I目标是由电流源提供的。来自电流源的电流由晶体管MP1和MP2进行镜像，并且被供应给复制存储器列。在一些实施例中，所供应的电流是I目标的倍数或一部分。在一些实施例中，I目标流动经过共源共栅晶体管MN2、复制列102、和脚部晶体管(footer transistor)MN1到达接地节点。
在一些实施例中，复制列102包括与存储器阵列101中的数据列的电阻式存储器单元相同的电阻式存储器单元列。在一些实施例中，电阻式存储器单元列包括与相应的存取晶体管MNa1-N串联耦合的多个电阻装置102a1-N(其中，“N”是整数)，使得存取晶体管的源极端子被耦合到SL，并且电阻装置的一个端子被耦合到BL。在一些实施例中，存取晶体管的栅极端子被耦合到地，以模拟复制列的泄漏行为。
在一些实施例中，脚部晶体管MN1用作电阻器，所述电阻器的电阻由负反馈环路控制，所述负反馈环路将晶体管MP2和MN2的漏极节点耦合到晶体管MN1的栅极端子(即，V控制)。在一些实施例中，SL电压被晶体管MN1提升到一定电平，使得流过复制列102的泄漏等效于由晶体管MP2作为源的I目标(例如，当电流镜比为1∶1时)。在一些实施例中，可以使用不同的电流镜比。例如，如果电流比为1∶N，则根据一些实施例，通过复制列104的泄漏是N*I目标。
在一些实施例中，在非升压列泄漏是高的PVT条件下，V控制由负反馈回路放电到低电压，使晶体管MN1更具阻性，并且因此将SL上的电压提高到更高的电势。在非升压列泄漏是低的PVT条件下，V控制保持在高电势并且SL升压最小。在这样的实施例中，SL电压跟踪PVT，而不需要硅后修整。
在一些实施例中，晶体管MN2用作共源共栅装置，所述共源共栅装置在传感器200被激活之后加速V控制的放电。在一些实施例中，晶体管MN2还限制复制列102上的BL电压，以使得复制列102在与实际数据列类似的电压条件下运行。在一些实施例中，在芯片外部提供晶体管MN2的偏置电压V偏置n。在一些实施例中，偏置晶体管MN2的电压V偏置n被提供在芯片上。
图3根据本公开的一些实施例展示了具有电阻式存储器单元复制列的传感器102的晶体管级架构300，所述电阻式存储器单元复制列可操作用于针对电阻式存储器单元列提升SL电压。应当指出，具有与任何其他图形的要素相同的附图标记(或名称)的图3的那些要素能够以与所描述的方式类似的任何方式操作或起作用，但不限于此。将参考图2描述图3。因此，在此没有详细描述先前讨论的晶体管/装置。
在一些实施例中，传感器300(例如，102)包括具有n型晶体管MN3和MN4的电流源301(或电流参考)；多个电流镜晶体管MP1和MP2、脚部晶体管MN1、共源共栅晶体管MN2、复制列102、SL和BL使能/禁用晶体管MN7和MN8、多个传感器使能晶体管MP3和MN6；以及多个偏置使能晶体管MN4和MN5。
为了不模糊各种实施例，使用在线性区域中工作的n型晶体管MN3来实现电流参考。在所述示例中，晶体管MN3的栅极端子被耦合到Vdd(电源)。在其他实施例中，晶体管的栅极端子MN3可以被耦合到偏置电压。在一些实施例中，电流参考301可以提供相对于PVT偏斜的2x的参考电流变化，根据一些实施例，这对于列泄漏传感器应用可以是可接受的。
在一些实施例中，在不存在对存储器阵列101的读取访问期间，泄漏传感器300/102被断开以防止DC功率消耗。在一些实施例中，晶体管MN4、MN5和MN6被断开以切断在对存储器阵列101的非读取访问期间流动的DC电流。例如，当在存储器阵列101上执行写操作时，晶体管MN4、MN5和MN6被断开以切断DC电流。在一些实施例中，晶体管MP3被接通以将V控制预充电至Vdd。将V控制预充电至Vdd的原因之一是将晶体管MN1调到低电阻状态，并且因此防止刚好在传感器300使能之后由数据列中的输入电流引起的SL上的电压过冲。
在一些实施例中，晶体管MN7和MN8将复制BL和SL节点预放电到Vss(即，接地)，以防止在后续读取操作之间实现潜在的历史影响。在一些实施例中，诸如偏置使能信号和传感器使能信号的控制信号用于唤醒泄漏传感器300/102。在一些实施例中，可以同时断言这些控制信号。在一些实施例中，取决于传感器配置，可以在传感器使能之前(例如，时间上早一到两个时钟相位)断言偏置使能。
在一些实施例中，偏置使能信号通过接通晶体管MN4来使能参考电流路径。在一些实施例中，偏置使能信号还接通晶体管MN5以将复制BL预充电到近似V偏置n-Vtn。在一些实施例中，当传感器300使能时，这种预充电过程会防止V控制由于电荷共享而下冲。在一些实施例中，传感器使能断开晶体管MP3以使能电流镜(即，晶体管MP1和MP2)并且接通晶体管MN6以使能流过复制存储器列102的电流。
图4根据本公开的一些实施例展示了具有电阻式存储器单元复制列的传感器102的晶体管级折叠架构400，所述电阻式存储器单元复制列可操作用于针对电阻式存储器单元列提升SL电压。应当指出，具有与任何其他图形的要素相同的附图标记(或名称)的图4的那些要素能够以与所描述的方式类似的任何方式操作或起作用，但不限于此。
将参考图2描述图4。在一些实施例中，来自电流镜晶体管MP2的电流路径被输入到折叠电路、或具有如图所示耦合在一起的晶体管MP10、MN10和MN1的差分类电路。操作上，传感器400以与传感器200相同的方式操作。在一些实施例中，MP 10偏置V偏置p，并且MN10偏置V偏置n。
图2中描述的实施例包括四个堆叠装置(即，晶体管MP2/MN2/MNa1-N/MN1)，并且因此可以使用大的电压余量，这在先进的技术世代中可能并不总是可用的。为了放松对拓扑200的电压余量要求，可以使用折叠拓扑400。在一些实施例中，折叠拓扑400包括三个堆叠装置。在一些实施例中，三个堆叠装置形成折叠拓扑400中所使用的最大数量的堆叠装置的限制。
折叠拓扑400的一个技术效果是它可以提供更具鲁棒性的晶体管偏置(例如，与传感器200相比)，并且允许V控制的较宽的电压摆幅(例如，与传感器200相比)。在一些实施例中，除了作为源进入复制列的I目标之外，由晶体管MP1和MP2形成的电流镜结构为由晶体管MP10和MN10形成的折叠分支提供偏置电流(I偏置)。
图5根据本公开的一些实施例展示了具有模拟通过数据列的泄漏的装置的传感器102的晶体管级架构500，所述装置可操作用于针对电阻式存储器单元列提升SL电压。应当指出，具有与任何其他图形的要素相同的附图标记(或名称)的图5的那些要素能够以与所描述的方式类似的任何方式操作或起作用，但不限于此。
将参考图2和图4描述图5。在一些实施例中，传感器500包括电流镜(具有晶体管MP1和MP2)、电流源I偏置、以及向存储器阵列101提供经升压的SL的折叠差分类电路。在一些实施例中，折叠差分类电路包括第一分支(即，右侧分支)和第二分支(即，左侧分支)，所述第一分支具有串联耦合到脚部晶体管MN1的泄漏流跟踪器装置104，所述第二分支具有串联耦合的两个偏置晶体管MP10和MN10。在一些实施例中，晶体管MN10和MP10的漏极端子提供V控制以使晶体管MN1偏置。
在一些实施例中，泄漏电流跟踪器装置104是模拟存储器阵列101中的数据电阻式存储器单元列的泄漏行为的n型装置MN11。例如，对于给定的偏置电流和V参考，SL电压跟踪n型装置的阈值电压。当n型装置的阈值电压低并且存储器列泄漏高时，SL电压被提升到高电平，这降低了对于存储器阵列101中的未选择的列的列泄漏。当n型装置的阈值电压高且列泄漏低时，SL电压保持低电平。根据一些实施例，通过改变V参考，可以调节(即调整)SL升压电平。
在一些实施例中，晶体管MN11具有尺寸(W/L)，所述尺寸基本上等于存储器阵列101中的电阻式存储器单元的数据列中的存取晶体管的尺寸。因此，晶体管MN11对通过未选择的数据列的电流泄漏进行建模。在一些实施例中，晶体管MN11的行为(即，I/V特性或泄漏特性)从工艺变化的角度与存取装置相关。例如，当相同类型的装置用于晶体管MN11和存取装置两者时，晶体管M11泄漏行为与存储器阵列101的存取装置相关。
与一些实施例的泄漏电流跟踪器相比，晶体管MN11是复制列102的常开装置而不是常闭装置MNa1-N。在一些实施例中，泄漏电流跟踪器装置104包括与传感器500中的其他晶体管相比不同类型的晶体管。例如，晶体管M11可以是BJT(例如，NPN BJT)装置、二极管、MOS装置，只要晶体管M11模拟存储器阵列101中数据电阻式存储器单元列的泄漏行为即可。
图6根据本公开的一些实施例展示了使用直接来自泄漏传感器的全局SL来提升用于存储器单元的数据列的SL电压的架构600。应当指出，具有与任何其他图形的要素相同的附图标记(或名称)的图6的那些要素能够以与所描述的方式类似的任何方式操作或起作用，但不限于此。
虽然图6中描述的传感器是图3的传感器300，但是在此可以使用参考各种实施例描述的任何传感器来提供经升压的SL(在此标记为全局源线)。例如，图6的传感器300可以被替换为传感器200、400或500等之一。在一些实施例中，存储器阵列101包括‘M’个数据列-数据列[0]到列[M]，其中‘M’是整数。每个数据列包括具有存取晶体管的多个电阻式存储器单元。每个存取晶体管可由WL信号(例如，WL[0]至WL[M])控制，如图所示。
在一些实施例中，每个数据列的SL节点在数据和复制列(命名为“全局源线”)之间短路。由单个泄漏传感器服务的数据列的数量取决于诸如布局限制、互连电阻等实施方式细节。根据一些实施例，由流动经过脚部晶体管MN1的接通和断开列电流两者生成SL升压。在一些实施例中，“传感器使能”信号与“读取使能”信号同步地定时(例如，它们的过渡沿对齐)，以实现传感器的全局源线和多个内部节点的适当的稳定行为(settling behavior)。
在一些实施例中，每个数据列的SL和BL被耦合到使能晶体管MN12和MN13。例如，数据列[M]的BL被耦合到晶体管MN13[M]的源极/漏极端子，其中MN13[M]的漏极/源极端子被耦合到预定电压电平(在此为位线电压VBL)。数据列[M]的SL被耦合到晶体管MN13[M]的源极/漏极端子，其中MN12[M]的漏极/源极端子被耦合到来自传感器的全局源线。同样，数据列[0]的BL被耦合到晶体管MN13[0]的源极/漏极端子，其中MN13[0]的漏极/源极端子被耦合到VBL。数据列[0]的SL被耦合到晶体管MN13[0]的源极/漏极端子，其中MN12[0]的漏极/源极端子被耦合到来自传感器的全局源线。
在一个示例中，对于在110摄氏度下的快速过程，为了实现1μA的目标列泄漏，全局源线被提升到约230mV。继续使用相同的示例，对于在-10摄氏度下的慢速过程，全局源线可以被提升到约20mV。
图7根据本公开的一些实施例展示了使用耦合到存储器单元的单位增益缓冲器来提供全局SL以针对存储器单元的数据列提升SL电压的架构700。应当指出，具有与任何其他图形的要素相同的附图标记(或名称)的图7的那些要素能够以与所描述的方式类似的任何方式操作或起作用，但不限于此。虽然图6中描述的传感器是图3的传感器300，但是在此可以使用参考各种实施例描述的任何传感器来提供经升压的SL。例如，图6的传感器300可以被替换为传感器200、400或500等之一。
为了实现更快的稳定行为，可以对升压电路进行不同地配置。在一些实施例中，复制列和数据列是分离开的。在一些实施例中，泄漏传感器提供参考源线，并且使用分开的负反馈环路来使数据SL电压等于参考SL电压。此第二反馈可以被潜在地设计成更快地响应并且因此提供更快的稳定时间。
为了不模糊各种实施例，将参考图6描述图7。因此，两个附图之间的差异被突出显示。在一些实施例中，全局源线不是直接从传感器提供给存储器阵列101，而是被缓冲。在一些实施例中，单位增益缓冲器701用于缓冲来自传感器的参考源线、并且被提供为全局源线。
图8根据本公开的一些实施例展示了具有多个复制列和泄漏传感器的存储器阵列的平面图800。应当指出，具有与任何其他图形的要素相同的附图标记(或名称)的图8的那些要素能够以与所描述的方式类似的任何方式操作或起作用，但不限于此。
在一些实施例中，泄漏传感器可以使用如图3所述的复制列的存储器阵列101的布局中已经存在的虚拟列，并且如平面图800所示，传感器的其余部分可以装配在虚拟列之下。参照回图8，在一些实施例中，单个传感器可以服务多个数据列。在一些实施例中，多个传感器被耦合到数据列，使得一个传感器与一组数据列相关联。在一些实施例中，当存在对子阵列右侧(即，右扇区)的读取访问，可以激活左侧的复制列以提升SL右。在一些实施例中，在对左扇区进行读取访问的情况下，可以激活右侧的复制列以提升SL左。
图9根据一些实施例展示了具有泄漏传感器的智能装置或计算机系统或SoC(片上系统)，所述泄漏传感器针对电阻式存储器单元列提升SL电压。应当指出，具有与任何其他图形的要素相同的附图标记(或名称)的图11的那些要素能够以与所描述的方式类似的任何方式操作或起作用，但不限于此。
图9展示了可以使用平面接口连接器的移动装置的实施例的框图。在一些实施例中，计算装置1600代表移动计算装置，如计算平板机、移动电话或智能电话、支持无线的电子阅读器、或其他无线移动装置。应理解的是，总体上示出了某些组件，在计算装置1600中没有示出这个装置的全部组件。
在一些实施例中，计算装置1600包括具有泄漏传感器的第一处理器1610，根据所讨论的一些实施例，所述泄漏传感器用于针对电阻式存储器单元列提升SL电压。计算装置1600的其他块还可以包括用于针对一些实施例的电阻式存储器单元列提升SL电压的泄漏传感器。本公开的各种实施例还可以包括1670内的网络接口，例如无线接口，以使得系统实施例可以被并入到无线装置中，例如蜂窝电话或个人数字助理。
在一些实施例中，处理器1610(和/或处理器1690)可以包括一或多个物理装置，如微处理器、应用处理器、微控制器、可编程逻辑装置、或其他处理装置。由处理器1610执行的处理操作包括于其上执行应用和/或器件功能的操作平台或操作系统的执行。处理操作包括与人类用户的或与其他装置的与I/O(输入/输出)有关的操作、与功率管理有关的操作、和/或与将计算装置1600连接到另一个装置有关的操作。处理操作还可以包括与音频I/O和/或显示I/O有关的操作。
在一些实施例中，计算装置1600包括音频子系统1620，其代表与向计算装置提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编解码器)组件。音频功能可以包括扬声器和/或耳机输出以及麦克风输入。用于这种功能的装置可以被集成到计算装置1600中或连接到计算装置1600。在一个实施例中，用户通过提供由处理器1610接收并处理的音频命令来与计算装置1600进行交互。
在一些实施例中，计算装置1600包括显示子系统1630。显示子系统1630代表为用户提供视觉和/或触感显示以便与计算装置1600进行交互的硬件(例如，显示装置)和软件(例如，驱动器)组件。显示子系统1630包括显示界面1632，所述显示界面包括用于提供为用户提供显示的特定屏幕或硬件装置。在一个实施例中，显示界面1632包括与处理器1610分离的逻辑，用于执行与显示有关的至少一些处理。在一个实施例中，显示子系统1630包括向用户提供输出和输入的触摸屏(或触摸板)装置。
在一些实施例中，计算装置1600包括I/O控制器1640。I/O控制器1640表示与用户的交互相关的硬件装置和软件组件。I/O控制器1640可操作用于管理作为音频子系统1620和/或显示子系统1630一部分的硬件。此外，I/O控制器1640展示连接至计算装置1600的附加装置的连接点，通过所述连接点用户可以与所述系统进行交互。例如，可以附接到计算装置1600的装置可以包括麦克风装置、扬声器或立体声系统、视频系统或其他显示装置、键盘或键板装置、或者如读卡器或其他装置的用于特定应用的其他I/O装置。
如上所述，I/O控制器1640可以与音频子系统1620和/或显示子系统1630进行交互。例如，通过麦克风或其它音频装置的输入可为计算装置1600的一个或多个应用或功能提供输入或命令。此外，替代或除了显示输出之外，还可以提供音频输出。在另一个示例中，如果显示子系统1630包括触摸屏，则所述显示装置还充当输入装置，其可以通过I/O控制器1640至少部分地进行管理。在计算装置1600上还可以有额外的按钮或开关用于提供由I/O控制器1640管理的I/O功能。
在一些实施例中，I/O控制器1640管理装置，如加速度度计、相机、光传感器或其他环境传感器、或可以被包括在计算装置1600中的其他硬件。输入可为直接用户交互的一部分，以及向系统提供环境输入以影响其操作(如，过滤噪声、调整用于亮度检测的显示、将闪存应用于相机或者其他特征)。
在一些实施例中，计算装置1600包括功率管理750，所述功率管理对电池功率使用、电池充电以及与节电操作有关的特征进行管理。存储器子系统1660包括用于将信息存储在计算装置1600中的多个存储器装置。存储器可以包括非易失性(即使存储器装置断电也不改变状态)和/或易失性(如果存储器装置断电则状态不定)存储器装置。存储器子系统1660可以存储应用数据、用户数据、音乐、照片、文档或其他数据，以及与计算装置1600的应用和功能的执行有关的系统数据(长期的或者临时的)。
多个实施例的元件还提供了用于存储多个计算机可执行指令(例如，用于实现本文所讨论的任何其他过程的指令)的机器可读介质(例如，存储器1660)。机器可读介质(例如，存储器1660)可以包括但不限于：闪速存储器、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)、或适用于存储电子或计算机可执行指令的其他类型的机器可读介质。例如，本公开的多个实施例可以作为计算机程序(例如，BIOS)进行下载，其中，所述程序可以经由通信链路(例如，调制解调器或网络连接)从远程计算机(例如，服务器)传送至进行请求的计算机(例如，客户端)。
在一些实施例中，计算装置1600包括连接(Connectivity)1670。连接1670包括硬件装置(例如，无线和/或有线连接器以及通信硬件)和软件组件(例如，驱动器、协议栈)，以使计算装置1600能够与外部装置进行通信。计算装置1600可以是单独的装置(如其他计算装置、无线接入点或基站)以及外围装置(如耳机、打印机或其它装置)。
连接1670可以包括多种不同类型的连接。出于概括，以蜂窝连接1672和无线连接1674展示了计算装置1600。蜂窝连接1672总体上指的是由无线载波提供的蜂窝网络连接，如，经由GSM(全球移动通信系统)或其变体或衍生体、CDMA(码分多址)或其变体或衍生体、TDM(时分复用)或其变体或衍生体、或其变体或衍生体或者其他蜂窝服务标准提供的。无线连接(或无线接口)1674指非蜂窝的无线连接，并且可以包括个人局域网(如，蓝牙、近场等)、局域网(例如，Wi-Fi)和/或广域网(例如，WiMax)，或者其他无线通信。
在一些实施例中，计算装置1600包括外围连接1680。外围连接1680包括用于进行外周连接的硬件接口和连接器，以及软件组件(例如，驱动器、协议栈)。应理解的是，计算装置1600可以是到其他计算装置的外围装置(“去往”1682)、也可以具有连接到其的外围装置(“来自”1684)。计算装置1600通常具有用于连接到其他计算装置的“对接”连接器，以用于如管理(例如，下载和/或上载、更改、同步)计算装置1600上的内容。此外，对接连接器可以允许计算装置1600连接到特定外围装置，所述特定外围装置允许计算装置1600控制例如到视听或其他系统的内容输出。
除了专用的对接连接器或其他专用连接硬件以外，计算装置1600可以经由基于公共或标准的连接器进行外围连接1680。公共类型可以包括通用串行总线(USB)连接器(其可以包括任意数量的不同硬件接口)、包括小型显示端口(MDP)的显示端口、高清晰度多媒体接口(HDMI)、火线或其他类型。
说明书中对“实施例”、“一个实施例”、“一些实施例”、或“其他实施例”的引用意味着结合实施例描述的特定特征、构造或特性包括在至少一些实施例中，但不必是全部实施例。“实施例”、“一个实施例”或“一些实施例”的多处出现不必全部指代相同的实施例。例如，如果说明书陈述“可以”、“可能”、或“能够”包括组件、特征、构造或特性，则那个特定组件、特征、构造或特性不要求被包括。如果说明书或权利要求书提及“一个(a)”或“一个(an)”要素，则那并非意味着仅存在一个要素。如果说明书或权利要求书提及“附加的”要素，则那并不排除存在多于一个的附加要素。
此外，在一个或多个实施例中，可以以任何适当的方式来组合特定特征、结构、功能或特性。例如，第一实施例可以与第二实施例在任何地方进行组合，其中，与这两个实施例相关联的具体特征、结构、功能或特性不相互排斥。
虽然已经结合本公开的具体实施例描述了本公开，但是根据前述描述，这些实施例的许多替代、修改和变化对于本领域普通技术人员将是明显的。例如，其他存储器架构(例如动态RAM(DRAM))可以使用所讨论的实施例。本公开的实施例旨在包括落入所附权利要求的广泛范围内的所有这样的替代、修改和变化。
另外，为了简化图示和讨论以及为了不使本公开模糊，可以在所呈现的图内示出或不示出到集成电路(IC)芯片和其他组件的公知的电力/接地连接。此外，安排可以以框图的形式示出，以避免模糊本公开，并且还鉴于以下事实：关于完成这样的框图安排的实现方式的细节高度依赖于在其中实现本公开的平台，即，这样的细节应当完全处在本领域技术人员的视界中。特定细节(例如，电路)被阐述以便描述本公开的示例性实施例，对本领域技术人员来说应当显而易见的是：本公开可以在无需这些细节或者采用这些实施例细节的变化的情况下被实践。描述因此被视为是说明性的而非限制性的。
下面的示例涉及进一步的实施例。可在一个或多个实施例中的任何地方使用示例中的细节。还可以相对于方法或过程实现本文描述的设备的所有任选特征。
例如，提供了一种设备，所述设备包括：泄漏跟踪器，所述泄漏跟踪器用于跟踪电阻式存储器单元列的泄漏电流；以及电路，所述电路被耦合到所述泄漏跟踪器，用于调整所述电阻式存储器单元列的SL上的电压。在一些实施例中，所述电路用于自适应地调整所述SL上的所述电压。在一些实施例中，所述泄漏跟踪器包括电阻式存储器单元复制列，并且其中，所述复制列包括BL和SL。在一些实施例中，所述电路包括电流镜。在一些实施例中，所述电路包括负反馈路径，所述负反馈路径用于控制晶体管的栅极端子上的电压以使得通过所述复制列的泄漏电流基本上等于所述电流镜的电流比。
在一些实施例中，所述复制列的所述SL电短路至数据列的SL。在一些实施例中，所述电阻式存储器单元中的至少一者包括具有耦合到地的栅极端子的存取晶体管，并且其中，所述存取晶体管包括耦合到所述SL的源极/漏极端子。在一些实施例中，所述电路可操作用于在存储器读取操作过程中接通。在一些实施例中，所述电路可操作用于在非读取操作过程中断开。在一些实施例中，所述复制列被定位在存储器阵列的数据列内。
在一些实施例中，所述电阻式存储器单元包括以下各项中的至少一者：磁隧道结器件；相变存储器单元；或者电阻式随机存取存储器。在一些实施例中，所述泄漏跟踪器包括模拟电阻式存储器单元列的泄漏行为的一个或多个晶体管。在一些实施例中，所述一个或多个晶体管与所述电路的晶体管是相同或不同类型的。在一些实施例中，所述泄漏跟踪器在结构上与数据列基本上相同。在一些实施例中，所述设备包括：耦合到所述电路的单位增益放大器，其中，所述单位增益放大器用于针对所述电阻式存储器单元列生成经升压的SL电压。
在另一示例中，提供了一种系统，所述系统包括：存储器；处理器，所述处理器耦合到所述存储器，所述处理器包括根据上述设备的设备；以及无线接口，所述无线接口用于允许所述处理器与另一装置进行通信。
在另一示例中，一种设备包括：存储器阵列，所述存储器阵列具有电阻式存储器单元行和列；泄漏跟踪器，所述泄漏跟踪器用于跟踪与所述存储器阵列相关联的电阻式存储器单元列的泄漏电流；以及电路，所述电路被耦合到所述泄漏跟踪器，用于在读取操作过程中自适应地提升所述电阻式存储器单元列的SL上的电压。在一些实施例中，所述泄漏跟踪器包括电阻式存储器单元复制列，所述复制列包括BL和SL。在一些实施例中，所述电路包括电流镜，并且其中，所述电路包括负反馈路径，所述负反馈路径用于控制到晶体管的栅极端子上的电压以使得通过所述复制列的泄漏电流基本上等于所述电流镜的电流比。
在另一示例中，提供了一种系统，所述系统包括：存储器；处理器，所述处理器耦合到所述存储器，所述处理器包括根据上述设备的设备；以及无线接口，所述无线接口用于允许所述处理器与另一装置进行通信。
在另一示例中，提供了一种方法，所述方法包括：跟踪电阻式存储器单元列的泄漏电流；以及调整所述电阻式存储器单元列的SL上的电压。在一些实施例中，所述方法包括：自适应地调整所述SL上的所述电压。在一些实施例中，所述设备包括：提供负反馈路径，所述负反馈路径用于控制晶体管的栅极端子上的电压以使得通过复制列的泄漏电流基本上等于电流镜的电流比。在一些实施例中，所述方法包括将所述复制列的所述SL电短路至数据列的SL。在一些实施例中，所述电阻式存储器单元包括以下各项中的至少一者：磁隧道结器件；相变存储器单元；或者电阻式随机存取存储器。在一些实施例中，所述方法包括：模拟电阻式存储器单元列的泄漏行为。在一些实施例中，所述方法包括：针对所述电阻式存储器单元列生成经升压的SL电压。
在另一示例中，提供了一种设备，所述设备包括：用于跟踪电阻式存储器单元列的泄漏电流的装置(means)；以及用于调整所述电阻式存储器单元列的SL上的电压的装置。在一些实施例中，所述设备包括：用于自适应地调整所述SL上的所述电压的装置。在一些实施例中，所述设备包括：用于提供负反馈路径的装置，所述负反馈路径用于控制晶体管的栅极端子上的电压以使得通过复制列的泄漏电流基本上等于电流镜的电流比。
在一些实施例中，所述设备包括：用于将所述复制列的所述SL电短路至数据列的SL的装置。在一些实施例中，所述电阻式存储器单元包括以下各项中的至少一者：磁隧道结器件；相变存储器单元；或者电阻式随机存取存储器。在一些实施例中，所述设备包括：用于模拟电阻式存储器单元列的泄漏行为的装置。在一些实施例中，所述设备包括：用于针对所述电阻式存储器单元列生成经升压的SL电压的装置。
在另一示例中，提供了一种系统，所述系统包括：存储器；处理器，所述处理器耦合到所述存储器，所述处理器包括根据上述设备的设备；以及无线接口，所述无线接口用于允许所述处理器与另一装置进行通信。
提供摘要以允许读者断定本技术公开的本质和主旨。基于本摘要将不被用于限制或者解释权利要求书的范围或者含义的理解提交所述摘要。据此将以下权利要求结合到具体实施方式中，其中每一项权利要求独立地代表一个单独的实施例。

Claims (25)

1.一种设备，包括：
泄漏跟踪器，所述泄漏跟踪器用于跟踪电阻式存储器单元列的泄漏电流；以及
电路，所述电路被耦合到所述泄漏跟踪器，用于调整所述电阻式存储器单元列的源线(SL)上的电压。
2.如权利要求1所述的设备，其中，所述电路用于自适应地调整所述SL上的所述电压。
3.如权利要求1所述的设备，其中，所述泄漏跟踪器包括电阻式存储器单元复制列，并且其中，所述复制列包括位线(BL)和SL。
4.如权利要求3所述的设备，其中，所述电路包括电流镜。
5.如权利要求4所述的设备，其中，所述电路包括负反馈路径，所述负反馈路径用于控制晶体管的栅极端子上的电压以使得通过所述复制列的泄漏电流基本上等于所述电流镜的电流比。
6.如权利要求3所述的设备，其中，所述复制列的所述SL被电短路至数据列的SL。
7.如权利要求3所述的设备，其中，所述电阻式存储器单元中的至少一个包括具有耦合到地的栅极端子的存取晶体管，并且其中，所述存取晶体管包括耦合到所述SL的源极/漏极端子。
8.如权利要求1所述的设备，其中，所述电路可操作用于在存储器读取操作期间接通。
9.如权利要求1所述的设备，其中，所述电路可操作用于在非读取操作期间断开。
10.如权利要求1所述的设备，其中，所述复制列被定位在存储器阵列的数据列内。
11.如权利要求1所述的设备，其中，所述电阻式存储器单元包括以下各项中的至少一者：
磁隧道结器件；
相变存储器单元；或者
电阻式随机存取存储器。
12.如权利要求1所述的设备，其中，所述泄漏跟踪器包括模拟电阻式存储器单元列的泄漏行为的一个或多个晶体管。
13.如权利要求12所述的设备，其中，所述一个或多个晶体管与所述电路的晶体管是相同或不同类型的。
14.如权利要求1所述的设备，其中，所述泄漏跟踪器在结构上与数据列基本上相同。
15.如权利要求1所述的设备，包括耦合到所述电路的单位增益放大器，其中，所述单位增益放大器用于针对所述电阻式存储器单元列生成经升压的SL电压。
16.一种设备，包括：
存储器阵列，所述存储器阵列具有电阻式存储器单元行和列；
泄漏跟踪器，所述泄漏跟踪器用于跟踪与所述存储器阵列相关联的电阻式存储器单元列的泄漏电流；以及
电路，所述电路被耦合到所述泄漏跟踪器，用于在读取操作期间自适应地提升所述电阻式存储器单元列的源线(SL)上的电压。
17.如权利要求16所述的设备，其中，所述泄漏跟踪器包括电阻式存储器单元复制列，所述复制列具有位线(BL)和SL。
18.如权利要求18所述的设备，其中，所述电路包括电流镜，并且其中，所述电路包括负反馈路径，所述负反馈路径用于控制到晶体管的栅极端子上的电压以使得通过所述复制列的泄漏电流基本上等于所述电流镜的电流比。
19.一种系统，包括：
存储器；
处理器，所述处理器耦合到所述存储器，所述处理器包括根据权利要求1至15中任一项所述的设备；以及
无线接口，所述无线接口用于允许所述处理器与另一装置进行通信。
20.一种系统，包括：
存储器；
处理器，所述处理器耦合到所述存储器，所述处理器包括根据权利要求16至18中任一项所述的设备；以及
无线接口，所述无线接口用于允许所述处理器与另一装置进行通信。
21.一种方法，包括：
跟踪电阻式存储器单元列的泄漏电流；以及
调整所述电阻式存储器单元列的源线(SL)上的电压。
22.如权利要求21所述的方法，包括：自适应地调整所述SL上的所述电压。
23.如权利要求21所述的方法，包括：
提供负反馈路径，所述负反馈路径用于控制晶体管的栅极端子上的电压以使得通过复制列的泄漏电流基本上等于电流镜的电流比；以及
将所述复制列的所述SL电短路至数据列的SL。
24.如权利要求21所述的方法，包括：模拟电阻式存储器单元列的泄漏行为。
25.如权利要求21所述的方法，包括：针对所述电阻式存储器单元列生成经升压的SL电压。
CN201580061614.3A 2014-12-12 2015-11-06 用于提升源线电压以减少电阻式存储器中的泄漏的设备 Active CN107004436B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/569,573 2014-12-12
US14/569,573 US9418761B2 (en) 2014-12-12 2014-12-12 Apparatus for boosting source-line voltage to reduce leakage in resistive memories
PCT/US2015/059533 WO2016093996A1 (en) 2014-12-12 2015-11-06 Apparatus for boosting source-line voltage to reduce leakage in resistive memories

Publications (2)

Publication Number Publication Date
CN107004436A true CN107004436A (zh) 2017-08-01
CN107004436B CN107004436B (zh) 2021-11-02

Family

ID=56107908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580061614.3A Active CN107004436B (zh) 2014-12-12 2015-11-06 用于提升源线电压以减少电阻式存储器中的泄漏的设备

Country Status (5)

Country Link
US (1) US9418761B2 (zh)
EP (1) EP3230984A4 (zh)
KR (1) KR102419928B1 (zh)
CN (1) CN107004436B (zh)
WO (1) WO2016093996A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113661540A (zh) * 2019-04-10 2021-11-16 微芯片技术股份有限公司 包括用于编程时间缩减的低电流预编程的reram编程方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8415650B2 (en) 2009-07-02 2013-04-09 Actel Corporation Front to back resistive random access memory cells
US10181358B2 (en) 2016-10-26 2019-01-15 Mediatek Inc. Sense amplifier
US9947389B1 (en) * 2016-11-30 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Single ended memory device
US9842638B1 (en) 2017-01-25 2017-12-12 Qualcomm Incorporated Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for process variations
US10522224B2 (en) * 2017-08-11 2019-12-31 Microsemi Soc Corp. Circuitry and methods for programming resistive random access memory devices
US10431278B2 (en) 2017-08-14 2019-10-01 Qualcomm Incorporated Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for ambient temperature
US10643677B2 (en) 2018-06-26 2020-05-05 Sandisk Technologies Llc Negative kick on bit line control transistors for faster bit line settling during sensing
KR20200009460A (ko) 2018-07-19 2020-01-30 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그것의 구동 방법
US10643713B1 (en) 2019-02-08 2020-05-05 Sandisk Technologies Llc Toggling power supply for faster bit line settling during sensing
US11145382B1 (en) * 2020-05-11 2021-10-12 Nxp Usa, Inc. Non-volatile memory with a well bias generation circuit
CN112634958A (zh) * 2020-12-30 2021-04-09 南京低功耗芯片技术研究院有限公司 一种降低sram睡眠状态漏电的电路
US11495288B2 (en) * 2021-01-07 2022-11-08 Globalfoundries U.S. Inc. Low-leakage sense circuit, memory circuit incorporating the low-leakage sense circuit, and method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1421866A (zh) * 2001-11-29 2003-06-04 株式会社东芝 磁随机存取存储器及其读出电路、它的制造方法
US20060181915A1 (en) * 2005-02-16 2006-08-17 Hyung-Rok Oh Phase change memory device providing compensation for leakage current
US20080298124A1 (en) * 2002-12-06 2008-12-04 Samsung Electronics Co., Ltd. Parallel programming of multiple-bit-per-cell memory cells by controlling program pulsewidth and programming voltage
CN102834872A (zh) * 2010-09-07 2012-12-19 松下电器产业株式会社 电阻变化型非易失性存储装置的检查方法及电阻变化型非易失性存储装置
US20130308374A1 (en) * 2012-05-17 2013-11-21 Everspin Technologies, Inc. Circuit and method for controlling mram cell bias voltages

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19959793B4 (de) * 1999-12-07 2007-03-08 Siemens Ag Differentialschutzverfahren
US6252806B1 (en) 2000-05-26 2001-06-26 International Business Machines Corporation Multi-generator, partial array Vt tracking system to improve array retention time
US8559209B2 (en) * 2011-06-10 2013-10-15 Unity Semiconductor Corporation Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements
US7508697B1 (en) * 2007-05-09 2009-03-24 Purdue Research Foundation Self-repairing technique in nano-scale SRAM to reduce parametric failures
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
KR101498219B1 (ko) * 2008-11-04 2015-03-05 삼성전자주식회사 가변 저항 메모리 장치 및 그것을 포함하는 메모리 시스템
US7948821B2 (en) 2008-12-15 2011-05-24 Micron Technology, Inc. Reduced signal interface memory device, system, and method
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8681579B2 (en) 2010-04-30 2014-03-25 Hewlett-Packard Development Company, L.P. Programmable current-limited voltage buffer, integrated-circuit device and method for current-limiting a memory element
KR101926603B1 (ko) * 2011-12-08 2018-12-10 삼성전자 주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 번-인 테스트 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1421866A (zh) * 2001-11-29 2003-06-04 株式会社东芝 磁随机存取存储器及其读出电路、它的制造方法
US20080298124A1 (en) * 2002-12-06 2008-12-04 Samsung Electronics Co., Ltd. Parallel programming of multiple-bit-per-cell memory cells by controlling program pulsewidth and programming voltage
US20060181915A1 (en) * 2005-02-16 2006-08-17 Hyung-Rok Oh Phase change memory device providing compensation for leakage current
CN102834872A (zh) * 2010-09-07 2012-12-19 松下电器产业株式会社 电阻变化型非易失性存储装置的检查方法及电阻变化型非易失性存储装置
US20130021838A1 (en) * 2010-09-07 2013-01-24 Hiroshi Tomotani Method of inspecting variable resistance nonvolatile memory device and variable resistance nonvolatile memory device
US20130308374A1 (en) * 2012-05-17 2013-11-21 Everspin Technologies, Inc. Circuit and method for controlling mram cell bias voltages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113661540A (zh) * 2019-04-10 2021-11-16 微芯片技术股份有限公司 包括用于编程时间缩减的低电流预编程的reram编程方法

Also Published As

Publication number Publication date
WO2016093996A1 (en) 2016-06-16
US9418761B2 (en) 2016-08-16
KR102419928B1 (ko) 2022-07-13
EP3230984A1 (en) 2017-10-18
KR20170093795A (ko) 2017-08-16
CN107004436B (zh) 2021-11-02
EP3230984A4 (en) 2018-07-04
US20160172059A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
CN107004436A (zh) 用于提升源线电压以减少电阻式存储器中的泄漏的设备
JP5932133B2 (ja) 書込マージンを改善されたメモリセル
US20170345496A1 (en) Asymmetrical write driver for resistive memory
US9865322B2 (en) Low resistance bitline and sourceline apparatus for improving read and write operations of a nonvolatile memory
US20130028010A1 (en) Fast MTJ Switching Write Circuit For MRAM Array
JP2003288779A5 (zh)
CN103531235A (zh) 用于电阻型存储器的感测放大器电路
TW529024B (en) Signal amplification circuit and semiconductor memory device including same
US20170025186A1 (en) Reduced Power Read Sensing for One-Time Programmable Memories
US9727680B2 (en) Structure for reducing pre-charge voltage for static random-access memory arrays
KR20120045197A (ko) 온도에 의존하는 저장 매체를 포함하는 메모리 장치 및 그 구동방법
CN105493189A (zh) 用于优化stt-mram尺寸和写入误差率的装置和方法
US9330747B2 (en) Non-volatile latch using spin-transfer torque memory device
US9911481B1 (en) Selection circuit with autobooting for magnetic memory and methods therefor
WO2021051551A1 (zh) 忆阻器存储芯片及其操作方法
CN110383383A (zh) 用于老化保护带减少的自适应电压系统
US7149142B1 (en) Methods and apparatuses for memory array leakage reduction using internal voltage biasing circuitry
US20200286549A1 (en) Row based memory write assist and active sleep bias
US20100149887A1 (en) Semiconductor memory device and method of controlling power source
US8830769B2 (en) Memory device and signal driving device thereof
CN110120699A (zh) 用于对集成电路电源预充电的方法和对应的集成电路
US20230037885A1 (en) Sense amplifier with reduced voltage offset
US11217294B2 (en) Techniques for adjusting current based on operating parameters
JPH0329196A (ja) センス増幅器
CN102122527B (zh) 存储器电路以及控制存储器电路的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant