CN110383383A - 用于老化保护带减少的自适应电压系统 - Google Patents

用于老化保护带减少的自适应电压系统 Download PDF

Info

Publication number
CN110383383A
CN110383383A CN201880015510.2A CN201880015510A CN110383383A CN 110383383 A CN110383383 A CN 110383383A CN 201880015510 A CN201880015510 A CN 201880015510A CN 110383383 A CN110383383 A CN 110383383A
Authority
CN
China
Prior art keywords
circuit
power supply
memory
coupled
rvm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880015510.2A
Other languages
English (en)
Inventor
M·曹
J·库尔卡尼
C·托库纳加
M·科拉
J·茨陈兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN110383383A publication Critical patent/CN110383383A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/06—Acceleration testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/227—Timing of memory operations based on dummy memory elements or replica circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

提供了一种设备，该设备包括：第一电源节点；第二电源节点；存储器位单元，耦合到第二电源节点；电路，耦合到第一电源节点和第二电源节点，该电路用于在二极管连接模式下操作；以及晶体管，该晶体管并联耦合到电路，其中晶体管能由数字信号控制，使得当晶体管导通时，其用于向存储器位单元施加电压应力和/或电流应力。

Description

用于老化保护带减少的自适应电压系统
优先权声明
本申请要求2017年4月3日提交的名称为“ADAPTIVE VOLTAGE SYSTEM FOR AGINGGUARD-BAND REDUCTION(用于老化保护带减少的自适应电压系统)”的美国专利申请序列第15/477,913号的优先权，该申请通过引用整体结合于此。
背景
在先进的处理技术节点中，过程(P)、电压(V)和温度(T)变化(也称为“PVT”变化)和老化行为会降低设计的性能和可靠性。为了减轻这些问题，现代微处理器和/或片上系统(SoC)设计增加了固定电压/定时余裕保护带或余裕，以保证微处理器或SoC的目标性能和可靠性。而且，这些PVT变化和老化本质上可能不常见。因此，添加保护带或余裕以避免由变化引起的错误会损害能量效率和性能。
附图说明
通过以下给出的详细描述及通过本公开的各实施例的附图将更全面地理解本公开的实施例，然而，不应当将其认为是将本公开限于特定实施例，而是仅用于解释和理解。
图1示出了根据本公开的一些实施例的自适应电压系统的高级架构。
图2示出了根据本公开的一些实施例的具有用于存储器阵列的保持Vmin(V最小)监视器(RVM)的自适应电压系统的高级架构。
图3A-F示出了根据本公开的一些实施例的RVM电路。
图4A-B分别示出了在老化之前和老化之后的静态噪声容限(SNM)的曲线图。
图5A示出了根据一些实施例的示出了具有和不具有RVM电路的跨过程变化和老化的存储器阵列的Vmin(V最小)的曲线图。
图5B示出了根据一些实施例的示出存储器位单元和双堆叠二极管连接的RVM的具有老化周期的Vmin(V最小)的曲线图。
图6示出了根据本公开的一些实施例的具有示出采样和应力时序图的波形的曲线图。
图7A-B示出了使用一些实施例的RVM电路的功率节省的曲线图。
图8示出了根据一些实施例的具有自适应电压系统的智能设备或计算机系统或SoC(片上系统)。
具体实施方式
由于晶体管的老化效应取决于集成电路(IC或芯片)的用户的使用和条件而不同地发生，所以即使较大的固定老化保护带或余裕可能最终被添加到老化程度较低的芯片(或IC)中，这进而又增加了芯片寿命期间的功耗。晶体管或器件老化发生在IC的存储器阵列和逻辑两者中，这增加了器件的阈值电压，从而导致较高的传播延迟和较高的活跃Vmin(V最小)。这里，术语“Vmin”通常是指最小操作电源电压，低于该最小操作电源电压时，逻辑或存储器不能正常工作。例如，存储器的Vmin是最小电源电压，低于该最小电源电压时，存储器位单元可能丢失其数据或无法向其写入数据。然而，增加IC或芯片的电源电压将增加芯片老化晶体管的速度。因此，为半导体芯片指定了更大的Vmin，以便在芯片的寿命期间向芯片的晶体管提供足够的电源电压，从而允许芯片在其整个寿命期间至少以最小的指定时钟速度工作。
另外，在存储器电路(例如，静态随机存取存储器(SRAM))的情况下，随着存储器单元的晶体管老化，需要向存储器单元提供更大的电源电压以防止存储器单元丢失其存储的数据。因此，为半导体芯片指定了更大的Vmin，使得足够的电源电压施加到存储器电路的存储器单元，使得它们在半导体芯片的寿命期间保持其数据。
因此，半导体芯片的指定Vmin在芯片的操作寿命的较早时间帧期间被设置为人为的高电源电平。在芯片寿命的早期阶段，半导体芯片的晶体管基本上没有老化。因此，它们可以在较低的电源电压下工作。然而，最小电源电压被建立到更高的电压电平，以确保当晶体管最终在半导体芯片的寿命中老化时，晶体管将接收足够的电源电压。在其寿命早期供应给半导体芯片的人为高电源电压对应于半导体芯片的低效率。否则，这种低效率会在人为的高电源电压下消耗的功率比所需的功率更多。半导体芯片中具有非常低的激活概率的存储器阵列(例如，SRAM位单元的行和列)对于大多数时间处于保持模式(例如，低功率模式、待机模式、睡眠模式等)。因此，保持Vmin减少/监测被用于减轻老化引入的降级。
一些实施例描述了一种自适应电压系统(AVS)，该系统使用可调复制电路(TRC)作为逻辑老化监视器、存储器阵列的可调复制位(TRB)电路以及作为存储器阵列老化监视器的位单元保持vmin监视器(RVM)电路。在一些实施例中，TRC预先检测定时余裕和误差，并向功率管理单元(PMU)提供输出。在一些实施例中，TRB电路为存储器阵列提供定时余裕。当TRC跟踪逻辑块的Vmin并且TRB电路跟踪存储器阵列的定时余裕时，TRC和TRB电路可能不跟踪存储器位单元保持Vmin。
一些实施例描述了用于存储器阵列的RVM电路，以跟踪跨操作模式(例如，正常模式或活动模式，以及低功率模式或睡眠模式)的位单元老化。在一些实施例中，RVM电路向PMU提供输出。在一些实施例中，PMU调制用于存储器阵列的(例如，由电压调节器、低压差(LDO)电路、DC-DC转换器等产生)电源电压以及用于避免由于老化引入的退化而导致任何逻辑/存储器故障。
在下面的描述中，讨论了很多细节以提供对本公开的实施例的更彻底的解释。然而，对于本领域的技术人员将明显的是，本公开的实施例可在没有这些具体细节的情况下实践。在其他实例中，以框图形式而非详细地示出了众所周知的结构和设备以避免模糊本公开的实施例。
注意，在实施例的对应附图中，利用线条来表示信号。某些线条可能更粗从而指示更多的成分信号路径，和/或在一端或多端具有箭头从而指示主要信息流动方向。这种指示并非旨在是限制性的。而是，这种线条与一个或多个示例性实施例结合使用以帮助更容易地理解电路或逻辑单元。如设计需要或偏好所指示的，任何表示的信号实际上可以包括可以在任一方向上传播的一个或多个信号，并且可以使用任何合适类型的信号方案来实现。
在整个说明书中，以及在权利要求书中，术语“连接(connected)”指已连接的物体之间的直接连接(比如，电、机械、或磁性连接)，不存在任何中介设备。术语“耦合(coupled)”指直接或间接连接，例如已连接的物体之间的直接电、机械、或磁性连接，或者通过一个或多个无源或有源中介设备的间接连接。术语“电路(circuit)”或“模块(module)”可以指被安排用于彼此合作以提供期望功能的一个或多个无源和/或有源组件。术语“信号(signal)”可以指至少一个电流信号、电压信号、磁信号、或数据/时钟信号。“一个(a)”、“一种(an)”以及“所述(the)”的意义包括复数引用。_“在……中”(“in”)的意思包括“在……中”(“in”)和“在……上”(“on”)。
术语“基本上(substantially)”、“接近(close)”、“大约(approximately)”、“近似(near)”和“约(about)”通常指在目标值的+/-10％内。除非另有说明，使用序数形容词“第一”、“第二”、“第三”等来描述公共对象，仅仅指示相同对象的不同实例被提及，并且不旨在暗示如此描述的对象必须在或者时间上、空间上、排名上、或以任何其他方式处于给定序列中。
对于本公开的目的，短语“A和/或B”和“A或B”的意思是(A)、(B)或(A和B)。对于本公开的目的，短语“A、B和/或C”意思是(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
为了实施例的目的，此处描述的各个电路和逻辑块中的晶体管是金属氧化物半导体(MOS)晶体管及其衍生物，其中MOS晶体管包括漏极、源极、栅极和升压端子。所述晶体管和/或MOS晶体管衍生物还包括三栅极和鳍式FET(FinFET)晶体管、环栅圆柱形晶体管(GateAll Around Cylindrical Transistors)、隧道FET(TFET)、方线、或矩形带状晶体管、铁电FET(FeFET)或实现与碳纳米管或自旋电子设备类似的晶体管功能的其他设备。MOSFET对称的源极端子和漏极端子即为完全相同的端子,并且在此可互换地使用。另一方面，TFET器件具有非对称的源极端子和漏极端子。本领域的技术人员将理解的是，在不背离本公开的范围的情况下，可以使用其他晶体管(例如，双极结型晶体管—BJT PNP/NPN、BiCMOS、CMOS、eFET等)。术语“MN”表示n型晶体管(例如，NMOS、NPN BJT等)，并且术语“MP”指示p型晶体管(例如，PMOS、PNP BJT等)。
图1示出了根据本公开的一些实施例的自适应电压系统(AVS)100的高级架构。系统100包括位单元阵列101、逻辑102(例如，列多路复用器、解码器等)、TRB电路101a、RVM电路101b、TRC 102a、PMU电路108、电源发生器电路104、输入电源105、输出电源106、监视器节点107、和电源控制节点108。
在一些实施例中，位单元阵列101是存储器阵列(例如，内容可寻址存储器(CAM)、四晶体管(4T)SRAM、6T SRAM、8T SRAM、寄存器文件(RF)、双端口存储器等)。在一些实施例中，存储器阵列101具有相关联的TRB电路101a和RVM电路101b。在一些实施例中，TRB电路101a和RVM电路101b可以与存储器阵列101的存储器单元完全集成。在一些实施例中，TRB电路101a测量存储器阵列的存储单元的速度/定时。在一些实施例中，RVM电路101b包括RVM单元，该RVM单元测量存储器阵列101的存储器单元所需的Vmin以保留或保持其数据。
在一些实施例中，逻辑102(其可以是芯片中的任何逻辑)具有相关联的TRC 102a。在一些实施例中，TRC 102a监测逻辑102中的某些逻辑单元(例如，与(AND)门中的晶体管)的速度/定时。
在一些实施例中，PMU 103(或功率管理控制器或电路)用于定期监测TRB电路101a、RVM电路101b、和TRC 102a的信息或输出(例如，每几毫秒、纳秒、和/或皮秒)并控制电源发生器104以调制一个或多个电源节点上的电源。出于简化的目的，一个电源节点106被示出为对于存储器阵列101和逻辑102而言被共享。然而，半导体芯片可以具有许多电压域和不同的电源发生器，以用于向不同的电压域提供电源。在那种情况下，PMU103可以根据诸如TRB电路101a、RVM电路101b、和TRC102a的监测电路来指示不同的电源发生器调节对不同电压域的电源。在一些实施例中，除了RVM单元101b故障之外，如果TRB电路101a或TRC 102a单元表现出足够的故障，也可以提高节点106上的电源电压。这样，在一些实施例中，这些测试单元101a、101b、和102a中的每一个耦合到PMU 403，该PMU 403响应于测试单元101a、101b、和102a的输出经由电源发生器404控制电源电压。
在一些实施例中，电源发生器104是DC-DC转换器，该DC-DC转换器接收节点105上的输入电源并在节点106上生成经调节的电源。在一些实施例中，电源发生器104是低压差(LDO)调节器。例如，电源发生器104包括数字LDO、模拟LDO、或它们的组合。任何合适的电源发生器可以用于发生器104，其可操作用于根据控制108调制节点106上的电源。
在一些实施例中，RVM电路101b充当与存储器阵列101相关联的测试单元，该测试单元被设计用于测量存储器阵列101的存储单元可以可靠地保持其存储的信息的最小电源电压。最初，在半导体芯片的早期寿命中，RVM电路101b指示存储器阵列101中的存储单元可以以特别低的电源电压保持其数据。在一些实施例中，来自RVM电路101b的数据经由监视器节点107到达PMU电路103。在一些实施例中，PMU电路103为存储器101和逻辑102设置低电源电压。这样，上述低效率得以缓解，因为半导体芯片(这里，由存储器101和逻辑102指示)能够在其早期寿命期间以较低的电源电压操作。
随着时间的推移，随着半导体芯片的晶体管老化，RVM电路101b指示节点106上需要更高的电源电压以确保存储器阵列单元能够保持其数据。来自RVM电路101b的数据到达PMU电路103，该PMU电路103请求电源发生器104将其在节点106上的电源电压增加到更高的电压电平。例如，PMU103提供新的电压标识(VID)108给电源发生器104以将节点106上的电源电压设置为更高的电压。
这种行为随着时间的推移而增加，其中RVM电路101b指示需要甚至更高的电压，并且PMU电路103在半导体芯片100的寿命期间在节点106上提供更高的电压。以这种方式，避免上述电源电压低效率，因为半导体芯片100根据需要扩大其供电电压，而不是在其整个寿命周期内最坏的情况下运行其电源电压。
图2示出了根据本公开的一些实施例的具有用于存储器阵列的RVM的自适应电压系统的高级架构200。应指出的是，图2的具有与任何其他图的元件相同的附图标号(或名称)的那些元件可以采用与所描述的方式类似的任何方式操作或运行，但不限于这样的方式。
架构200提供存储器101的详细视图。在该示例中，RVM电路101b被集成在存储器阵列101内。存储器101包括存储器位单元2011-N的行/列，其中“N”是整数。在一些实施例中，RVM电路101b包括RVM位单元2021-M，其中“M”是整数(例如，M＝16)。在一些实施例中，RVM位单元2021-M具有与存储器位单元相同的电路。例如，当存储器位单元是6T SRAM位单元时，RVM位单元也是6T位单元。在一些实施例中，RVM电路101b包括电源电压调制器203。在一些实施例中，电源电压调制器203从节点106接收电源并调制该电源以对RVM位单元施加应力，然后对受压的RVM位单元的行为进行采样或感测。例如，电源电压调制器203在节点106上接收电压并向RVM位单元2021-M提供电源204。
在一些实施例中，RVM电路101b跟踪RVM位单元2021-M的保持Vmin，该保持Vmin受晶体管老化和其他变化的影响。自适应电压系统200周期性地对RVM输出107进行采样。老化是一种缓慢变化的行为，因此周期性采样可能比芯片的时钟频率慢得多。例如，自适应电压系统200每隔一天对RVM输出107进行采样。当RVM电路101b检测到由于老化引起的Vmin变化时，它经由节点107向PMU 103提供警告信号，以通过电源发生器104适应节点106上的Vcc。在此，对RVM老化传感器101b和存储器位单元2011-N应用相同的应力条件。
在此，存储单元故障是制造工艺变化的函数，其导致一些晶体管比其他晶体管更快老化。因此，根据一些实施例，将多个RVM单元设计到相同的半导体芯片中提供了更大的RVM单元性能扩展(例如，一些RVM单元将在其他RVM单元之前失效)。根据一些实施例，由于RVM单元(多个)故障，关于何时应该升高节点106上的电源电压的决策点可以根据例如已经观察到失效的RVM单元的数量。
例如，如果RVM单元2021-M被设计成在测量读取期间特别弱(例如，它们具有多个上拉晶体管和降低的读取电源电压)，则升高节点106上电源电压的决定可能需要多个RVM单元的故障。在一些实施例中，如果RVM单元2021-M被设计成在测量读取期间较弱(例如，在测量读取期间仅实现小的电源电压降)，则升高电源电压的决策可能涉及RVM单元2021-M中较少(例如，仅一个)RVM单元的故障。
在一些实施例中，通过将它们的输入节点和输出节点连接在一起来平均RVM单元2021-M的性能。在一些实施例中，每个RVM单元有效地并联耦合，因为其输入节点和输出节点耦合到同一节点。以这种方式耦合RVM单元2021-M允许多个机制在测量读取期间触发错误，根据一些实施例，这进而反映了该组RVM单元2021-M的整体性能。
例如，在一些实施例中，如果出现以下任何情况，则可以在输出处读取不正确的数据：超过一半的RVM单元2021-M弱失效(例如，每个单元仅将输出数据节点较弱地拉向错误的逻辑电平，但是以这种方式拉拔的单元中的超过一半足以将整个数据节点拉向错误的电平)，一些RVM单元2021-M以一定的强度失效(例如，一些失效的RVM单元以足够的强度拉动数据输出节点以覆盖其他正确工作的RVM单元并将输出数据节点置于错误的逻辑电平)，或者，单元2021-M中的一个RVM单元以极大的强度失效(例如，一个单元以足够的强度拉动数据输出节点以覆盖所有其他RVM单元)。
在一些实施例中，与RVM电路101b中的RVM位单元2021-M相关联的一个或多个感测放大器(未示出)用于确定在施加电压应力和/或电流应力到RVM位单元2021-M之前和之后，RVM位单元2021-M中存储的逻辑状态。这样，PMU 103确定RVM位单元2021-M是否在通过电源节点204施加电压应力和/或电流应力时保持其数据。
图3A-F分别示出了根据本公开的各种实施例的RVM电路300、320、330、340、350、和360。需要指出的是，图3A至图3F的具有与任何其他图的元件相同的参考数字(或名称)的那些元件可以采用与所描述的方式类似的任何方式操作或运行，但不限于这样的方式。所有RVM电路都跟踪阵列101的保持Vmin的老化趋势。
图3A的RVM电路300示出了电源电压调制器203作为电路303的实施例。这里，电路303包括耦合到节点106和节点204的p型器件MP。在一些实施例中，p型器件MP的栅极端子耦合到地。在一些实施例中，当p型器件MP完全导通时(例如，当其栅极接地时)，RVM位单元2021-M受到来自节点106的全部Vcc的应力。在一些实施例中，预期p型器件MP将揭示：老化问题逼近，同时实际存储器单元2011-N开始失效。因此，由电路303跟踪老化的灵敏度水平低，这可能使系统几乎没有时间调整其存储器电源电压106。
在另一实施例中，p型器件MP的栅极耦合到使p型器件MP偏置的控制节点。在一些实施例中，控制节点上的控制电压影响提供给RVM位单元2021-M的节点204上的电源电压。例如，控制节点上的控制电压仅较弱地或适度地接通p型器件MP，这增加了其沟道电阻，从而引入跨p型器件MP的电压降。跨p型器件MP的电压降又降低了施加到存储单元的节点204上的电源电压。在电源电压降低的情况下，RVM单元2021-M在存储器阵列101中的实际存储单元2011-N之前表现出故障。例如，RVM单元2021-M的电压余裕被设计小于存储器阵列101中的实际存储单元2011-N的电压余裕。
然而，因为RVM单元2021-M连续地接收较低的电源电压，所以它们可能不会受到与存储器阵列101中的实际存储单元2011-N相同程度的应力(由于它们的单元不包括p型器件MP，所以实际存储单元2011-N从节点106的电压接收更高的电源)。由RVM单元2021-M接收的较小应力抵消了由于其较小的电源电压而更快地表现出错误的趋势。
图3B的RVM电路320示出了作为电路323的电源电压调制器203的实施例，其包括并联耦合在一起的至少两个p型器件MP1和p型器件MP2，并且可以分别在节点325和节点324上提供的两个不同的控制信号控制。RVM电路320组合RVM电路300的两个实施例，其中一个p型器件MP1由提供给节点325的模拟信号控制，而另一个器件p型MP2是数字控制的。在一些实施例中，PMU 103通过接通p型器件MP2 324将电压应力施加到RVM位单元2021-M。在一些实施例中，PMU 103通过关闭p型器件MP2并向p型器件MP1的栅极端子提供模拟电压来感测RVM单元2021-M的保持能力，使得RVM位单元2021-M对保持故障更敏感。根据各种实施例，对于保持故障的感测机制越敏感，故障的检测越早。在一些实施例中，偏置电路(或可编程分压器)用于在节点325上提供偏置电压。
尽管在此的各种实施例将电源电压调节器203描述为仅具有p型晶体管，但在一些实施例中，n型晶体管也可单独使用或与p型晶体管组合使用，以向位单元提供电压应力，然后感测保持故障。此外，根据各种实施例，单个晶体管的图示可以用并联耦合的多个晶体管代替并且可控制用于接通以调整应力水平和/或保持灵敏度水平。
图3C的RVM电路330示出了作为电路333的电源电压调制器203的实施例，该电路333包括并联耦合到器件MP2的二极管连接器件MPd，该器件MP2由节点324控制。在一些实施例中，二极管连接器件MPd导致在电源电压轨上发生正向偏置电压降，该电源电压轨供给RVM存储单元2011-M的同时，在测量或采样模式期间读取它们的存储的数据。
在一些实施例中，到RVM存储单元2011-M的电源电压路径包括两条电路径。第一路径是通过器件MP2，该器件MP2将全电源电压施加到RVM存储单元2011-M，以便以使存储器阵列101中的实际存储单元2011-N受到应力的方式大致相同的方式对单元施加应力。第二路径是通过二极管连接器件MPd，该二极管连接器件MPd当其被测量以理解在当前应力水平下降低的电源电压是否低至足以导致RVM存储单元2011-M无法正确存储其数据时，将降低的电源电压施加到RVM存储单元2011-M。如果是，则RVM存储单元2011-M将提供“早期警告”，即电源电压尚未达到，但很快将达到，存储器阵列101的单元1011-N将开始出现错误的水平。利用可行的预警指示器，可以在存储器阵列中的任何单元实际开始失效之前提高电源电压。
在一些实施例中，在采样模式下，器件MP2被截止以迫使电源电流通过二极管连接的器件MPd从节点106流到节点204，从而引起上述电源电压降。在一些实施例中，由二极管连接的器件MPd感应的电源电压降“减弱”RVM单元保持其存储的数据的能力，类似于图3B的控制器件MP1。
返回参考图3C，在一些实施例中，RVM单元2021-M仅在用于在测量模式(也被称为采样模式或感测模式)期间执行的读取操作的电源电压较低的情况下被减弱。在一些实施例中，在应力模式期间，RVM单元2021-M基本上不通过二极管连接的器件MPd供应，但是替代地通过在RVM单元2021-M受到应力时强烈接通的应力器件MP2供应。因为应力器件MP2在应力模式期间强烈接通，所以根据一些实施例，应力器件MP2具有非常低的沟道电阻并且因此其上的电压降可以忽略不计。
因此，在应力模式期间，RVM单元2021-M经由节点204接收完整的Vcc电源电压。如这里所提到的，根据一些实施例，为了在延长的应力时间之间的(例如，周期性)测量模式期间测量单元的存储数据，应力器件MP2被截止，这迫使所有电源电流流过二极管连接器件MPd，该二极管连接器件MPd通过在读取模式期间降低其电源电压来减弱单元。
图3D的RVM电路340示出了作为电路343的电源电压调制器203的实施例，该电路343包括两个或更多个串联耦合的二极管连接的器件MPd1和MPd2，它们一起并联耦合到器件MP2，该器件MP2由节点324上的电压/电流控制。在该示例中，示出了串联耦合的两个二极管连接的器件。然而，也可以串联耦合多于两个此类设备以调整保持故障的灵敏度水平。
与RVM电路330类似，根据一些实施例，RVM电路340在测量读取模式期间沿电源电压路径引入电压降，但是引入比图3C的电路更多的电源电压降。例如，虽然图3C的RVM电路330在测试模式期间沿电源轨引入一个正向偏置电压降，但相比之下，RVM电路340在测试模式期间通过一对二极管连接的器件MPd1和器件MPd2沿电源轨引入两个正向偏置电压降。因此，根据一些实施例，RVM电路340可以提供比RVM电路330甚至更早的警告信号。尽管图3D的实施例示出了串联耦合的两个二极管连接的器件，但是更多二极管连接的器件可以串联地级联以进一步增加保持故障灵敏度。
图3E的RVM电路350示出了作为电路353的电源电压调制器203的实施例，该电路353包括沿着每条支路(例如，右支路和左支路)的多个上拉器件(例如，MPul1和MPur1)，而不仅仅是每条支路上的单个上拉晶体管。这里，术语“支路”通常是指RVM位单元的晶体管MP1和MN1到地或低电位节点的电路径，或者RVM位单元的器件MP2和MN2到地或低电位节点的电路径。在该示例中，示出了6T RVM位单元，然而，实施例适用于4T SRAM、8T SRAM、双端口、或CAM位单元等。6T RVM位单元2021包括位线BL、位线条BLB(其提供与BL上的信号相反的信号)、字线(WL)、字线条(WLB)(其提供与WLB上的信号相反的信号)、接入器件MNa1和MNa2、交叉耦合的反相器件MP1、MN1、MP2、和MN2，以及如图所示耦合在一起的存储节点n0和n1。
在一些实施例中，链接在一起的上拉晶体管更多，其上拉效应越弱。因此，根据一些实施例，RVM单元2021的输出节点n0和n1具有被下拉而不是被上拉的倾向。例如，如果上拉晶体管353的增益通过老化而减小，则当输出节点处的逻辑高对应于正确存储的数据时，RVM单元2021可能达到其输出节点中的一者不能被上拉到逻辑高的点。在达到此类点时，RVM单元2021失效，这对应于警告信号，即至存储器阵列101的节点106上的电源电压应该很快升高。
在一些实施例中，RVM电路350在读取模式期间不包括沿其电源轨(例如，节点204a和节点204b)的电压降。例如，RVM单元2021用电路353的额外上拉晶体管而不是用较低的电源电压减弱。因为此类电路353可能不需要两个电源路径，如图3B至图3D的方法那样。返回参考图3E，在一些实施例中，RVM单元2021直接连接到电源电压，因此其组成晶体管与存储器阵列101中的实际存储单元2011-N的晶体管同步受到应力。
图3F的RVM电路360示出了作为电路363的电源电压调制器203的实施例，该电路363包括沿着一条支路的多个上拉器件(例如，器件MPur1)。例如，多个上拉设备耦合在节点106和节点204b之间。在一些实施例中，RVM存储单元2021是差分的，因为数据的存储由一条支路保持逻辑高而另一条支路保持逻辑低来实现。例如，RVM存储单元2021的操作可以被视为是平衡的。其中仅仅一条支路具有多个上拉器件MPur1，RVM存储单元2021的平衡特性可能受到不利影响。例如，相比于仅具有一个上拉器件(例如，器件MPup1)的支路，具有多个上拉晶体管363的支路可以具有将其输出节点(n0或n1)上拉到逻辑高更小的能力。
根据一些实施例，利用这种不平衡或不对称性，RVM存储单元2021可能无法存储与具有多个上拉晶体管的支路上的逻辑高值对应的逻辑值(第一状态)和其能存储与具有多个上拉晶体管的支路上的逻辑低值(第二状态)一样可靠。例如，RVM存储单元2021可能具有粘在第二状态而不是第一状态的趋势。在一些实施例中，RVM存储单元2021加载有对应于第一状态的数据，并且当观察到RVM存储单元2021已经翻转到第二状态时，该故障对应于电源电压应该很快升高的早期警告信号。在一些实施例中，电路363可能不需要两个电源路径，如图3B至图D的方法，因为RVM存储单元2021直接连接到节点106上的电源电压。因此，RVM存储单元2021晶体管与存储器阵列101中的实际存储单元2011-N的晶体管同步地受到应力。
这里的一些实施例仅仅是如下的方式中的一些：其中RVM存储单元可以被减弱以用于其测量，但是仍将在全电源电压下受到应力，并且可以利用大量其他RVM单元设计来实现各种实施例的这个特定目的。
图4A-B分别示出了在老化之前和老化之后的静态噪声容限(SNM)的曲线图400和曲线图420。图4A示出了在0.7V和110℃温度下老化之前的226mV的SNM，而图4B示出了在5.6年老化之后存储器阵列101的零SNM，其未能将数据保持在存储器阵列101中。各种实施例使用RVM电路101b以在IC的整个寿命期间保持下降SNM。
图5A图示了根据一些实施例的示出了跨过程变化和老化的存储器阵列的Vmin的曲线图500。曲线图500示出了两个保持Vmin监视器跟踪具有少量差异的工艺角(例如，σ)的存储器阵列的保持Vmin。在此示例中，每个RVM具有不同的Vmin跟踪。波形501是2堆叠二极管连接的RVM的Vmin(例如，图3D)，波形502是1堆叠二极管连接的RVM(例如，图3C)的Vmin，并且波形503是存储器位单元(例如，2011)的Vmin。基于仿真结果，2堆叠二极管连接的RVM显示出跨过程和老化变化的具有最小余裕的更好的跟踪。这里，具有0到大约3σ的2堆叠二极管连接的RVM(例如，图3D)具有比具有6σ的位单元的Vmin稍高的Vmin。
图5B展示了根据一些实施例的示出存储器位单元和2堆叠二极管连接的RVM的具有老化周期的Vmin的曲线图520。波形521是具有信号3的2堆叠二极管连接的RVM(例如，图3D)的Vmin，波形522是具有σ1的2堆叠二极管连接的RVM(例如，图3D)的Vmin，并且波形523是存储器位单元(例如，2011)的Vmin。曲线520示出了具有2堆叠二极管连接的RVM和阵列101的Vmin趋势，其中RVM和阵列的Vmin随着年数增加。在此，RVM跨工艺角很好地跟踪阵列的保持Vmin。
图6示出了根据本公开的一些实施例的具有示出采样和应力时序图的波形的曲线图600。应指出的是，图6的具有与任何其他图的元件相同的附图标号(或名称)的那些元件可以采用与所描述的方式类似的任何方式操作或运行，但不限于这样的方式。这里，x轴是时间，并且每个波形的y轴是电压。通过在RVM电路203的p型器件头部上选择采样和应力信号，RVM位单元2021受到全摆幅应力并连续地对位单元2021的保持Vmin进行采样。在一些实施例中，当阵列功能之前的RVM误差信号失效时，PMU 103经由电压发生器104的108改变电压电平(例如，通过改变VID码)，直到节点107上的误差信号消失。
图7A-B示出了分别使用各种实施例的RVM电路功率节省的曲线图700和曲线图720。曲线图700示出了使用经由PMU 103和电源发生器104的RVM电路101b调节的节点106上的固定Vcc 701和自适应Vcc随时间的变化。曲线720示出了与节点106上的固定Vcc 721和自适应Vcc 722相关联的对应功率。各种实施例的自适应电压缩放(AVS)可以比固定的Vcc场景开始更低的Vcc，该固定的Vcc场景从一开始就沉积老化的保护带或边缘。根据一些实施例，由于较低的Vcc启动，AVS在整个IC使用过程中消耗较小的功率。
图8示出了根据一些实施例的具有自适应电压系统的智能设备或计算机系统或SoC(片上系统)。应指出的是，图8的具有与任何其他图的元件相同的附图标号(或名称)的那些元件可以采用与所描述的方式类似的任何方式操作或运行，但不限于这样的方式。
图8展示了可以使用平整表面接口连接器的移动装置的实施例的框图。在一些实施例中，计算设备1600表示移动计算设备(诸如计算平板电脑、移动电话或智能电话、支持无线的电子阅读器或其他无线移动设备)。应理解的是，总体上示出了某些组件，在计算设备1600中没有示出这个设备的全部组件。
在一些实施例中，根据一些实施例所讨论的，计算设备1600包括具有自适应电压系统的第一处理器1610。根据一些实施例，计算设备1600其他块还可以包括自适应电压系统。在一些实施例中，整个SoC设置有自适应电压系统。本公开的各种实施例还可以包括1670内的网络接口(诸如无线接口)使得系统实施例可以合并到无线设备(例如，蜂窝电话或个人数字助理)中。
在一些实施例中，处理器1610可以包括一个或多个物理设备，诸如微处理器、应用处理器、微控制器、可编程逻辑器件或其他处理装置。由处理器1610执行的处理操作包括操作平台或操作系统的执行，应用程序和/或设备功能在该操作平台或操作系统上执行。处理操作包括与人类用户或与其他设备的I/O(输入/输出)相关的操作，与功率管理相关的操作，和/或与将计算设备1600连接到另一设备相关的操作。处理操作还可以包括与音频I/O和/或显示I/O有关的操作。
在一些实施例中，计算设备1600包括音频子系统1620，其表示与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编解码器)组件。音频功能可包括扬声器和/或耳机输出，以及麦克风输入。用于这些功能的设备可以集成到计算设备1600中，或者连接到计算设备1600。在一个实施例中，用户通过提供由处理器1610接收和处理的音频命令来与计算设备1600交互。
在一些实施例中，计算设备1600包括显示子系统1630。显示子系统1630代表为用户提供视觉和/或触感显示以便与计算设备1600进行交互的硬件(例如，显示设备)和软件(例如，驱动程序)组件。显示子系统1630包括显示接口1632，该显示接口2132包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示器接口1632包括与处理器1610分离以执行与显示器相关的至少一些处理的逻辑。在一个实施例中，显示子系统1630包括向用户提供输出和输入的触摸屏(或触摸板)设备。
在一些实施例中，计算设备1600包括I/O控制器1640。I/O控制器1640表示与用户的交互相关的硬件设备和软件组件。I/O控制器1640可操作用于管理作为音频子系统1620和/或显示子系统1630的一部分的硬件。另外，I/O控制器1640示出连接至计算设备1600的附加设备的连接点，用户可以通过所述连接点与所述系统进行交互。例如，可以附接到计算设备1600的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或键区设备、或者用于特定应用(诸如读卡器或其他设备)的其他I/O设备。
如上面提到的，I/O控制器1640可与音频子系统1620和/或显示子系统1630交互。例如，通过麦克风或其他音频设备的输入可以为计算设备1600的一个或多个应用或功能提供输入或命令。另外，替代显示输出或除了显示输出之外，还可以提供音频输出。在另一示例中，如果显示子系统1630包括触摸屏，则该显示设备还充当输入设备，该输入设备可以通过I/O控制器1640至少部分地进行管理。在计算设备1600上还可以有附加的按钮或开关用于提供由I/O控制器1640管理的I/O功能。
在一些实施例中，I/O控制器1640管理设备，诸如加速度计、相机、光传感器或其他环境传感器、或可包括在计算设备1600中的其他硬件。输入可以是直接用户交互的一部分，以及向系统提供环境输入以影响其操作(诸如过滤噪声、调整显示以用于亮度检测、将闪光灯应用于相机、或者其他特征)。
在一些实施例中，计算设备1600包括功率管理1650，所述功率管理对电池电力使用情况、电池充电以及与节电操作有关的特征进行管理。存储器子系统1660包括用于将信息存储在计算设备1600中的存储器设备。存储器可以包括非易失性(如果存储器设备断电则状态不改变)和/或易失性(如果存储器设备断电则状态不确定)存储器设备。存储器子系统1660可以存储应用数据、用户数据、音乐、照片、文档或其他数据，以及与计算设备1600的应用和功能的执行有关的系统数据(无论长期的还是临时的)。
实施例的元件还作为用于存储计算机可执行指令(例如，用于实现在此所讨论的任何其他过程的指令)的机器可读介质(例如，存储器1660)被提供。机器可读介质(例如，存储器1660)可以包括但不限于：闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)、或适用于存储电子或计算机可执行指令的其他类型的机器可读介质。例如，本公开的实施例可以被下载作为计算机程序(例如，BIOS)，所述计算机程序可以经由通信链路(例如，调制解调器或网络连接)以数据信号的方式从远程计算机(例如，服务器)被传送至进行请求的计算机(例如，客户端)。
在一些实施例中，计算设备1600包括连接1670。连接1670包括硬件设备(例如，无线和/或有线连接器以及通信硬件)和软件部件(例如，驱动器、协议栈)，以使计算设备1600与外部设备进行通信。计算设备1600可以是单独的设备(诸如其他计算设备、无线接入点或基站)以及外围设备(如头戴式设备、打印机或其它设备)。
连接1670可以包括多种不同类型的连接。出于概括，以蜂窝连接1672和无线连接1674展示了计算设备1600。蜂窝连接1672总体上指的是由无线运营商提供的蜂窝网络连接，如，经由GSM(全球移动通信系统)或其变体或衍生体、CDMA(码分多址)或其变体或衍生体、TDM(时分复用)或其变体或衍生体、或其他蜂窝服务标准提供的蜂窝网络连接。无线连接(或无线接口)1674指非蜂窝的无线连接，并且可以包括个域网(诸如，蓝牙、近场等)、局域网(诸如，Wi-Fi)和/或广域网(例如，WiMAX)，或者其他无线通信。
在一些实施例中，计算设备1600包括外围连接1680。外围连接1680包括用于进行外围连接的硬件接口和连接器、以及软件组件(例如，驱动器、协议栈)。应理解的是，计算设备1600可以是去往其他计算设备(“去往”1682)的外围设备，并且可以具有与其连接的外围设备(“来自”1684)。计算设备1600通常具有用于连接到其他计算设备的“对接”连接器，以用于诸如管理(例如，下载和/或上传、更改、同步)计算设备1600上的内容的目的。另外，对接连接器可以允许计算设备1600连接至某些外围设备，这些外围设备允许计算设备1600控制例如对视听或其他系统的内容输出。
除了专用的对接连接器或其他专用连接硬件以外，计算设备1600可以经由基于公共或标准的连接器进行外围连接1680。公共类型可包括通用串行总线(USB)连接器(其可包括任意数量的不同硬件接口)、包括小型显示端口(MDP)的显示端口、高清多媒体接口(HDMI)、火线(Firewire)或其他类型。
在本说明书中对“实施例”、“一个实施例”、“某些实施例”或“其它实施例”的引用意味着结合这些实施例所描述的特定特征、结构或特性被包括在至少某些实施例中，但不一定被包括在所有实施例中。“实施例”、“一个实施例”、或“一些实施例”的多处出现不必全部指代相同的实施例。如果说明书陈述组件、特征、构造或特性“可以”、“可能”、或“能够”被包括，则不需要包括该特定组件、特征、构造或特性。如果说明书或权利要求书提及“一(a)”或“一个(an)”要素，则并非意味着仅存在一个要素。如果说明书或权利要求书提及“附加”要素，则那并不排除存在多于一个的附加要素。
此外，可在一个或多个实施例中以任何合适的方式组合特定特征、结构、功能或特性。例如，只要与第一实施例和第二实施例相关联的特定特征、结构、功能或特性不相互排斥，就可将第一实施例与第二实施例组合。
尽管结合本公开的特定实施例描述了本公开，但根据前面的描述，此类实施例的许多替代方案、修改和变型对本领域普通技术人员来说将是显而易见的。本公开的实施例旨在涵盖落入所附权利要求书的宽范围内的全部此类替代方案、修改和改变。
此外，为了说明和讨论简单起见并且为了不使本公开模糊，在所呈现的附图内可以或可以不示出公知的到集成电路(IC)芯片和其他组件的功率/接地连接。此外，为了避免使本公开模糊，并且还考虑到关于此类框图布置的实现方式的细节很大程度上取决于将实现本公开的平台的事实，能以框图形式示出布置(即此类细节完全应当在本领域技术人员的认知范围内)。在陈述特定细节(例如，电路)以描述本公开的示例实施例的情况下，对本领域普通技术人员应当显而易见的是，可以在没有这些特定细节或在这些特定细节的变型的情况下实施本公开。说明书因此被视为是说明性的而不是限制性的。
下列示例涉及进一步的实施例。可在一个或多个实施例中的任何地方使用示例中的细节。本文中所描述的装置的所有任选特征也可相对于方法或过程来实现。这里的各种实施例可以与任何其他实施例组合，从而允许各种组合。
示例1是一种设备，该设备包括：第一电源节点；第二电源节点；存储器位单元，耦合到第二电源节点；电路，耦合到第一电源节点和第二电源节点，该电路用于在二极管连接模式下操作；以及晶体管，该晶体管并联耦合到电路，其中晶体管能由数字信号控制，使得当晶体管导通时，其用于向存储器位单元施加电压应力和/或电流应力。
示例2包括示例1的所有特征，其中示例2的设备包括功率管理电路，用于生成数字信号，使得晶体管在低功率模式或保持模式下导通，并且用于在正常模式或活跃模式下截止。
示例3包括示例2的所有特征，其中示例2的设备包括感测放大器，用于在将电压应力和/或电流应力施加到存储器位单元之前和之后确定存储器位单元中存储的逻辑状态。
示例4包括示例3的所有特征，其中示例4的设备包括耦合到功率管理电路的电压调节器，其中电压调节器用于向第一电源节点提供电源。
示例5包括示例4的所有特征，其中功率管理电路用于指示电压调节器根据与存储器位单元相关联的感测放大器的输出来调整电源。
示例6包括示例5的所有特征，其中功率管理电路用于调整电压标识(VID)代码的值以调整电源。
示例7是根据示例2至6中的任一项，其中，功率管理电路用于使第一电源节点上的电源随时间逐渐上升。
示例8是根据示例1至6中的任一项，其中存储器位单元是静态随机存取存储器位单元。
示例9是根据示例1至6中的任一项，其中所述电路包括以下之一：二极管连接的晶体管堆叠或单个二极管连接的晶体管。
示例10是根据示例1至示例6中的任一项，其中，电路和晶体管由一列存储器位单元共享，并且其中，所述一列存储器位单元用于在待机或保持模式期间提供对存储器故障的早期检测。
示例11是一种设备，包括：第一电源节点；保持Vmin监视器(RVM)，其耦合到存储器，其中RVM用于检测存储器的老化故障，其中RVM和存储器耦合到第一电源节点，并且其中RVM包括：存储器位单元，其耦合到第二电源节点；电路，耦合到第一电源节点和第二电源节点，该电路用于在二极管连接模式下操作；以及晶体管，该晶体管并联耦合到电路，其中晶体管能由数字信号控制，使得当晶体管导通时，其用于向存储器位单元施加电压应力和/或电流应力。
示例12包括示例11的所有特征，其中示例12的设备包括耦合到存储器的可调复制位(TRB)电路，其中TRB电路用于检测存储器的时序余裕。
示例13包括示例12的所有特征，其中示例12的设备包括耦合到逻辑块的可调复制电路(TRC)，其中TRC用于检测逻辑块的时序余裕和误差，其中逻辑块和TRC耦合到第一电源节点。
示例14包括示例13的所有特征，其中示例13的设备包括通信地耦合到TRB电路、TRC、和RVM的功率管理逻辑。
示例15包括示例14的所有特征，其中示例14的设备包括耦合到功率管理逻辑的电压调节器，其中功率管理逻辑用于使电压调节器根据TRB、TRC、和RVM的输出调制提供给第一电源节点的电源。
实施例16是一种系统，该系统包括：电压调节器；电压管理逻辑，其耦合到电压调节器；第一电源节点，耦合到电压调节器；以及处理器，耦合到第一电源节点和功率管理逻辑，其中处理器包括存储器，该存储器具有耦合到第一电源节点和第二电源节点的存储器位单元，其中处理器包括：电路，耦合到第一电源节点和第二电源节点，该电路用于在二极管连接模式下操作；以及晶体管，其与电路并联耦合，其中晶体管能由数字信号控制，使得当晶体管导通时，它用于向存储器位单元施加电压应力和/或电流应力。
示例17包括示例16的所有特征，其中示例16的系统包括无线接口以允许处理器与另一装置通信。
示例18包括示例16的所有特征，其中功率管理逻辑用于生成数字信号，使得晶体管在低功率模式或保持模式下导通，并且用于在正常模式模式下截止。
示例19包括示例18的所有特征，其中示例19的设备包括感测放大器，用于在将电压应力和/或电流应力施加到存储器位单元之前和之后确定存储器位单元中存储的逻辑状态。
示例20包括示例19的所有特征，其中功率管理电路用于指示电压调节器根据与存储器位单元相关联的感测放大器的输出来调整第一电源节点上的电源。
示例21包括示例16的所有特征，其中电路和晶体管由一列存储器位单元共享，并且其中，所述一列存储器位单元用于在待机模式期间提供对存储器故障的早期检测。
示例22包括示例16的所有特征，其中电压调节器用于向第一电源节点提供电源。
示例23包括示例16的所有特征，其中功率管理电路用于调整电压标识(VID)代码的值以调整第一电源节点上的电源。
实施例24是一种系统，该系统包括：存储器；处理器，耦合到存储器，处理器包括根据示例11到示例15中任一项的设备；以及无线接口，用于允许处理器与另一装置通信。
示例25是一种方法，该方法包括：在二极管连接模式下操作；其中该电路耦合到第一电源节点和第二电源节点，其中第二电源节点耦合到存储器位单元；并且由数字信号控制晶体管，使得当晶体管导通时，其用于向存储器位单元施加电压应力和/或电流应力。
示例26包括示例25的所有特征，其中示例26的方法包括：生成数字信号，使得晶体管在低功率模式或保持模式下导通，并且用于在正常模式或活跃模式下截止。
示例27包括示例26的所有特征，其中示例27的方法包括：在将电压应力和/或电流应力施加到存储器位单元之前和之后确定存储器位单元中存储的逻辑状态。
示例28包括示例27的所有特征，其中示例28的方法包括：向第一电源节点提供电源。
示例29包括示例28的所有特征，其中示例29的方法包括指示电压调节器根据与存储器位单元相关联的所确定的逻辑状态来调整电源。
示例30包括示例29的所有特征，其中示例30的方法包括：调整电压标识(VID)代码的值以调整电源。
示例31包括示例25的所有特征，其中示例31的方法包括：使第一电源节点上的电源随时间逐渐上升。
示例32根据示例25至31中的任一项，其中存储器位单元是静态随机存取存储器位单元。
示例33根据示例25至31中的任一项，其中所述电路包括以下之一：二极管连接的晶体管堆叠或单个二极管连接的晶体管。
示例34是根据示例25至示例31中的任一项，其中，电路和晶体管由一列存储器位单元共享，并且其中，所述一列存储器位单元用于在待机或保持模式期间提供对存储器故障的早期检测。
示例35是一种设备，包括：用于在二极管连接模式下操作的装置；其中该电路耦合到第一电源节点和第二电源节点，其中第二电源节点耦合到存储器位单元；以及用于由数字信号控制晶体管的装置，使得当晶体管导通时，其用于向存储器位单元施加电压应力和/或电流应力。
示例36包括示例35的所有特征，其中示例36的设备包括：用于生成数字信号使得晶体管在低功率模式或保持模式下导通并且在正常模式或活跃模式下截止的装置。
示例37包括示例36的所有特征，其中示例37的设备包括：用于在将电压应力和/或电流应力施加到存储器位单元之前和之后确定存储器位单元中存储的逻辑状态的装置。
示例38包括示例37的所有特征，其中示例38的设备包括：用于向第一电源节点提供电源的装置。
示例39包括示例38的所有特征，其中示例39的设备包括：用于指示电压调节器根据与存储器位单元相关联的所确定的逻辑状态来调整电源的装置。
示例40包括示例39的所有特征，其中示例40的装置包括：用于调整电压标识(VID)代码的值以调整电源的装置。
示例41包括示例35的所有特征，其中示例41的设备包括：用于使第一电源节点上的电源随时间逐渐上升的装置。
示例42根据示例35至41中的任一项，其中存储器位单元是静态随机存取存储器位单元。
示例43根据示例35至41中的任一项，其中所述电路包括以下之一：二极管连接的晶体管堆叠或单个二极管连接的晶体管。
示例44是根据示例35至示例41中的任一项，其中，电路和晶体管由一列存储器位单元共享，并且其中，所述一列存储器位单元用于在待机或保持模式期间提供对存储器故障的早期检测。
实施例45是一种系统，该系统包括：存储器；处理器，耦合到存储器，处理器具有根据示例35到示例44中任一项的设备；以及无线接口，用于允许处理器与另一装置通信。
提供了将允许读者弄清本技术公开的本质和主旨的摘要。应当理解，摘要将不用来限制权利要求的范围或含义。所附的权利要求由此被结合到具体实施方式中，每一项权利要求本身作为单独的实施例。

Claims (24)

1.一种设备，包括：
第一电源节点；
第二电源节点；
存储器位单元，所述存储器位单元耦合到所述第二电源节点；
电路，所述电路耦合到所述第一电源节点和所述第二电源节，所述电路用于在二极管连接模式下操作；以及
晶体管，所述晶体管与所述电路并联耦合，其中所述晶体管能由数字信号控制，使得当所述晶体管导通时，所述晶体管用于向所述存储器位单元施加电压应力和/或电流应力。
2.如权利要求1所述的设备，包括功率管理电路，用于生成所述数字信号使得所述晶体管在低功率模式下或保持模式下导通并且在正常模式下或活跃模式下截止。
3.如权利要求2所述的设备，包括感测放大器，用于在将所述电压应力和/或电流应力施加到所述存储器位单元之前和之后确定所述存储器位单元中存储的逻辑状态。
4.如权利要求3所述的设备，包括电压调节器，所述电压调节器耦合到所述功率管理电路，其中所述电压调节器用于向所述第一电源节点提供电源。
5.如权利要求4所述的设备，其特征在于，所述功率管理电路用于指示所述电压调节器根据与所述存储器位单元相关联的感测放大器的输出来调整所述电源。
6.如权利要求5所述的设备，其特征在于，所述功率管理电路用于调整电压标识(VID)代码的值以调整所述电源。
7.如权利要求2至6中任一项所述的设备，其特征在于，所述功率管理电路用于使所述第一电源节点上的电源随时间逐渐上升。
8.如权利要求1至6中任一项所述的设备，其特征在于，所述存储器位单元是静态随机存取存储器位单元。
9.如权利要求1到6中任一项所述的设备，其特征在于，所述电路包括下列其中之一：二极管连接的晶体管的堆叠或单个二极管连接的晶体管。
10.如权利要求1至6中任一项所述的设备，其特征在于，所述电路和所述晶体管由一列存储器位单元共享，并且其中，所述一列存储器位单元用于在待机或保持模式期间提供对存储器故障的早期检测。
11.一种设备，包括：
第一电源节点；以及
保持Vmin监视器(RVM)，所述保持Vmin监视器(RVM)耦合到存储器，其中所述RVM用于检测所述存储器的老化故障，其中所述RVM和所述存储器耦合到所述第一电源节点，并且其中所述RVM包括：
存储器位单元，所述存储器位单元耦合到第二电源节点；
电路，所述电路耦合到所述第一电源节点和所述第二电源节点，所述电路用于在二极管连接模式下操作；以及
晶体管，所述晶体管并联耦合到所述电路，其中所述晶体管能由数字信号控制，使得当所述晶体管导通时，所述晶体管用于向所述存储器位单元施加电压应力和/或电流应力。
12.如权利要求11所述的设备，包括可调复制位(TRB)电路，所述可调复制位(TRB)电路耦合到存储器,其中所述TRB电路用于检测所述存储器的定时余裕。
13.如权利要求12所述的设备，包括可调复制电路(TRC)，所述可调复制电路(TRC)耦合到逻辑块，其中所述TRC用于提前检测所述逻辑块的定时余裕和误差，其中所述逻辑块和所述TRC耦合到所述第一电源节点。
14.如权利要求13所述的设备，包括功率管理逻辑，所述功率管理逻辑通信地耦合到TRB电路、TRC、和RVM。
15.如权利要求14所述的设备，包括电压调节器，所述电压调节器耦合到所述功率管理逻辑，其中所述功率管理逻辑用于使所述电压调节器根据TRB、TRC、和RVM的输出调制提供给所述第一电源节点的电源。
16.一种系统，包括：
电压调节器；
功率管理逻辑，所述功率管理逻辑耦合到所述电压调节器；
第一电源节点，所述第一电源节点耦合到所述电压调节器；以及
处理器，所述处理器耦合到所述第一电源节点和所述功率管理逻辑，其中所述处理器包括存储器，所述存储器具有耦合到所述第一电源节点和所述第二电源节点的存储器位单元，其中所述处理器包括：
电路，所述电路耦合到所述第一电源节点和所述第二电源节，所述电路用于在二极管连接模式下操作；以及
晶体管，所述晶体管并联耦合到所述电路，其中所述晶体管能由数字信号控制，使得当所述晶体管导通时，所述晶体管用于向所述存储器位单元施加电压应力和/或电流应力。
17.如权利要求16所述的系统，包括无线接口，用于允许所述处理器与另一装置通信。
18.如权利要求16所述的系统，其特征在于，所述功率管理逻辑用于生成所述数字信号，使得所述晶体管在低功率模式或保持模式下导通，并且用于在正常模式截止。
19.如权利要求18所述的系统，包括感测放大器，用于在将所述电压应力和/或电流应力施加到所述存储器位单元之前和之后确定存储器位单元中存储的逻辑状态。
20.如权利要求19所述的系统，其特征在于，所述功率管理电路用于指示所述电压调节器根据与所述存储器位单元相关联的感测放大器的输出来调整所述第一电源节点上的电源。
21.如权利要求16所述的系统，其特征在于，所述电路和所述晶体管由一列存储器位单元共享，并且其中，所述一列存储器位单元用于在待机模式期间提供对存储器故障的早期检测。
22.如权利要求16所述的系统，其特征在于，所述电压调节器用于向所述第一电源节点提供电源。
23.如权利要求16所述的系统，其特征在于，所述功率管理电路用于调整电压标识(VID)代码的值以调整所述第一电源节点上的电源。
24.一种系统，包括：
存储器；
处理器，所述处理器耦合到所述存储器，所述处理器包括根据权利要求11至15中任一项所述的设备；以及
无线接口，用于允许所述处理器与另一装置通信。
CN201880015510.2A 2017-04-03 2018-03-02 用于老化保护带减少的自适应电压系统 Pending CN110383383A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/477,913 2017-04-03
US15/477,913 US10122347B2 (en) 2017-04-03 2017-04-03 Adaptive voltage system for aging guard-band reduction
PCT/US2018/020607 WO2018186957A1 (en) 2017-04-03 2018-03-02 Adaptive voltage system for aging guard-band reduction

Publications (1)

Publication Number Publication Date
CN110383383A true CN110383383A (zh) 2019-10-25

Family

ID=63670963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880015510.2A Pending CN110383383A (zh) 2017-04-03 2018-03-02 用于老化保护带减少的自适应电压系统

Country Status (5)

Country Link
US (1) US10122347B2 (zh)
EP (1) EP3607415A4 (zh)
KR (1) KR102626213B1 (zh)
CN (1) CN110383383A (zh)
WO (1) WO2018186957A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109664894A (zh) * 2018-12-03 2019-04-23 盐城工学院 基于多源异构数据感知的疲劳驾驶安全预警系统
CN109635436B (zh) * 2018-12-12 2023-08-18 上海华力集成电路制造有限公司 一种电路结构
US11145359B2 (en) * 2019-04-10 2021-10-12 Stmicroelectronics International N.V. Reduced retention leakage SRAM
TWI782693B (zh) * 2021-09-06 2022-11-01 國立中正大學 記憶體裝置及其操作方法
US11972823B2 (en) 2022-09-11 2024-04-30 Apple Inc. Mitigation of transistor reliability degradation within memory circuits

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005339041A (ja) * 2004-05-25 2005-12-08 Matsushita Electric Ind Co Ltd 半導体記憶装置、および動作タイミングの制御方法
US20120033509A1 (en) * 2010-08-09 2012-02-09 Paolo Menegoli Memory data reading and writing technique
US20120194222A1 (en) * 2011-01-28 2012-08-02 Hoefler Alexander B Memory having a latching sense amplifier resistant to negative bias temperature instability and method therefor
US20130163357A1 (en) * 2011-12-27 2013-06-27 Broadcom Corporation Quantifying the Read and Write Margins of Memory Bit Cells
US20130258760A1 (en) * 2012-04-02 2013-10-03 Arm Limited Handling of write operations within a memory device
US20140036609A1 (en) * 2012-08-06 2014-02-06 Texas Instruments Incorporated Testing retention mode of an sram array
WO2015148074A1 (en) * 2014-03-28 2015-10-01 Intel Corporation Assist circuit for memory

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0973784A (ja) * 1995-09-07 1997-03-18 Nec Corp 半導体装置及びその制御回路
US6285213B1 (en) * 1997-11-19 2001-09-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device
KR100297139B1 (ko) * 1998-04-20 2001-10-29 가네꼬 히사시 반도체 집적회로
DE10120790A1 (de) * 2001-04-27 2002-11-21 Infineon Technologies Ag Schaltungsanordnung zur Verringerung der Versorgungsspannung eines Schaltungsteils sowie Verfahren zum Aktivieren eines Schaltungsteils
JP4388274B2 (ja) * 2002-12-24 2009-12-24 株式会社ルネサステクノロジ 半導体記憶装置
US7020041B2 (en) * 2003-12-18 2006-03-28 Intel Corporation Method and apparatus to clamp SRAM supply voltage
US7149142B1 (en) * 2004-05-28 2006-12-12 Virage Logic Corporation Methods and apparatuses for memory array leakage reduction using internal voltage biasing circuitry
US20070047364A1 (en) * 2005-08-31 2007-03-01 International Business Machines Corporation Methods and apparatus for varying a supply voltage or reference voltage using independent control of diode voltage in asymmetrical double-gate devices
US7492627B2 (en) * 2006-11-17 2009-02-17 Freescale Semiconductor, Inc. Memory with increased write margin bitcells
JP2008276826A (ja) * 2007-04-26 2008-11-13 Hitachi Ulsi Systems Co Ltd 半導体装置
US7760575B2 (en) * 2007-12-31 2010-07-20 Virage Logic Corp. Memory leakage control circuit and method
US8064279B2 (en) * 2009-07-14 2011-11-22 Texas Instruments Incorporated Structure and method for screening SRAMS
US9535473B2 (en) 2009-10-30 2017-01-03 Apple Inc. Compensating for aging in integrated circuits
US8767428B2 (en) * 2011-06-29 2014-07-01 STMicroelectronics International N. V. Canary based SRAM adaptive voltage scaling (AVS) architecture and canary cells for the same
US9111600B2 (en) 2012-03-30 2015-08-18 Intel Corporation Memory cell with improved write margin
US9601203B2 (en) 2012-06-09 2017-03-21 Synopsys, Inc. Floating gate non-volatile memory bit cell
US8762804B2 (en) * 2012-08-06 2014-06-24 Texas Instruments Incorporated Error prediction in logic and memory devices
US9236096B2 (en) * 2012-09-12 2016-01-12 Texas Instruments Incorporated Initializing dummy bits of an SRAM tracking circuit
US9766678B2 (en) 2013-02-04 2017-09-19 Intel Corporation Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
US9672902B1 (en) * 2016-08-03 2017-06-06 Apple Inc. Bit-cell voltage control system

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005339041A (ja) * 2004-05-25 2005-12-08 Matsushita Electric Ind Co Ltd 半導体記憶装置、および動作タイミングの制御方法
US20120033509A1 (en) * 2010-08-09 2012-02-09 Paolo Menegoli Memory data reading and writing technique
US20120194222A1 (en) * 2011-01-28 2012-08-02 Hoefler Alexander B Memory having a latching sense amplifier resistant to negative bias temperature instability and method therefor
US20130163357A1 (en) * 2011-12-27 2013-06-27 Broadcom Corporation Quantifying the Read and Write Margins of Memory Bit Cells
US20130258760A1 (en) * 2012-04-02 2013-10-03 Arm Limited Handling of write operations within a memory device
US20140036609A1 (en) * 2012-08-06 2014-02-06 Texas Instruments Incorporated Testing retention mode of an sram array
WO2015148074A1 (en) * 2014-03-28 2015-10-01 Intel Corporation Assist circuit for memory
US20150279438A1 (en) * 2014-03-28 2015-10-01 Jaydeep P. Kulkarni Assist circuit for memory

Also Published As

Publication number Publication date
EP3607415A1 (en) 2020-02-12
US10122347B2 (en) 2018-11-06
KR102626213B1 (ko) 2024-01-18
KR20190127705A (ko) 2019-11-13
EP3607415A4 (en) 2021-01-06
US20180287592A1 (en) 2018-10-04
WO2018186957A1 (en) 2018-10-11

Similar Documents

Publication Publication Date Title
CN110383383A (zh) 用于老化保护带减少的自适应电压系统
CN105531767B (zh) 电阻式存储器的低功率写和读操作的装置
CN107533860B (zh) 具有非易失性留存的基于铁电的存储器单元
CN102047339B (zh) 采用下降电压的存储器单元
US9418761B2 (en) Apparatus for boosting source-line voltage to reduce leakage in resistive memories
TWI259939B (en) A power gating structure with concurrent data retention and intermediate modes
US7417469B2 (en) Compensation for leakage current from dynamic storage node variation by the utilization of an automatic self-adaptive keeper
TW525185B (en) Semiconductor memory device having normal and standby modes, semiconductor integrated circuit and mobile electronic unit
TWI485705B (zh) 具備列式讀取及／或寫入輔助電路之記憶體電路
CN105981104B (zh) 用于存储器的自适应写入辅助的设备
CN105493193B (zh) 使用电阻式存储器的具有保持力的存储器单元
EP2515305A1 (en) Controlled value reference signal of resistance based memory circuit
US20070211517A1 (en) System and method for operating a memory circuit
US20140071745A1 (en) Magnetoresistive memory device
US20130064004A1 (en) Sram cell writability
US20140036578A1 (en) Sram read preferred bit cell with write assist circuit
US8947970B2 (en) Word line driver circuits and methods for SRAM bit cell with reduced bit line pre-charge voltage
US20140016402A1 (en) Sram bit cell with reduced bit line pre-charge voltage
US7190628B2 (en) Semiconductor memory device having self refresh mode and related method of operation
US9922702B1 (en) Apparatus for improving read stability
US20140036612A1 (en) BTI-Independent Source Biasing of Memory Arrays
TW200638421A (en) Megnetic random access memory device
JP2004039219A (ja) スタンバイ時のメモリ・アレイ及びワードライン・ドライバ供給電圧差
US20200286549A1 (en) Row based memory write assist and active sleep bias
US9147454B2 (en) Magnetic tunneling junction non-volatile register with feedback for robust read and write operations

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination