CN113629060A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN113629060A
CN113629060A CN202011309738.8A CN202011309738A CN113629060A CN 113629060 A CN113629060 A CN 113629060A CN 202011309738 A CN202011309738 A CN 202011309738A CN 113629060 A CN113629060 A CN 113629060A
Authority
CN
China
Prior art keywords
slit
region
semiconductor device
layer
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011309738.8A
Other languages
English (en)
Inventor
卢侑炫
边多英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113629060A publication Critical patent/CN113629060A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Abstract

本申请提供了半导体装置及半导体装置的制造方法。一种半导体装置包括：层叠结构，其包括导电层和绝缘层彼此交替层叠的第一区域以及牺牲层和绝缘层彼此交替层叠的第二区域；第一狭缝结构，其位于第一区域和第二区域之间的边界处并且包括穿过层叠结构的第一贯通部分和从第一贯通部分的侧壁延伸的第一突出部；第二狭缝结构，其位于边界处并且包括穿过层叠结构的第二贯通部分和从第二贯通部分的侧壁延伸并联接至第一突出部的第二突出部；电路，其位于层叠结构下方；以及接触插塞，其穿过层叠结构的第二区域并电连接到电路。

Description

半导体装置及半导体装置的制造方法
技术领域
各种实施方式涉及电子装置，并且更具体地，涉及半导体装置及半导体装置的制造方法。
背景技术
非易失性存储器装置与电源开/关状况无关地保留存储的数据。近来其中存储器单元以单层形式形成于基板上的二维非易失性存储器装置的集成密度的增加已经受到限制。因此，已经提出了其中存储器单元在垂直方向上层叠于基板上的三维非易失性存储器装置。
三维非易失性存储器装置可以包括彼此交替层叠的层间绝缘层和栅电极以及穿过其中的沟道层，其中存储器单元沿着沟道层层叠。已经开发出各种结构和制造方法以提高三维非易失性存储器装置的操作可靠性。
发明内容
根据实施方式，一种半导体装置可以包括：层叠结构，其包括层叠在彼此之上的绝缘层，该层叠结构包括导电层和绝缘层彼此交替层叠的第一区域以及牺牲层和绝缘层彼此交替层叠的第二区域；第一狭缝结构，其位于第一区域和第二区域之间的边界处并且包括穿过层叠结构的第一贯通部分和从第一贯通部分的侧壁延伸的第一突出部；第二狭缝结构，其位于边界处并且包括穿过层叠结构的第二贯通部分和从第二贯通部分的侧壁延伸并联接至第一突出部的第二突出部；电路，其位于层叠结构下方；以及接触插塞，其穿过层叠结构的第二区域并电连接到电路。
一种半导体装置可以包括：层叠结构，其包括层叠在彼此之上的绝缘层，该层叠结构包括导电层和绝缘层彼此交替层叠的第一区域以及牺牲层和绝缘层彼此交替层叠的第二区域；狭缝绝缘层，其位于第一区域和第二区域之间的边界处并且包括穿过层叠结构的贯通部分和将贯通部分彼此联接的突出部；电路，其位于层叠结构下方；以及接触插塞，其穿过层叠结构的第二区域并电连接到电路，其中，每个绝缘层穿过狭缝绝缘层以在突出部之间支撑狭缝绝缘层。
一种制造半导体装置的方法可以包括：形成包括牺牲层和绝缘层彼此交替层叠的层叠结构；形成穿过层叠结构的第一狭缝；形成穿过层叠结构并与第一狭缝间隔开的第二狭缝；通过蚀刻通过第一狭缝和第二狭缝暴露出的牺牲层来形成将第一狭缝和第二狭缝彼此联接的第一开口；在第一狭缝、第二狭缝和第一开口中形成狭缝结构，通过选择性地去除位于狭缝结构的一侧的牺牲层来形成第二开口；以及在第二开口中形成导电层。
附图说明
图1是例示根据本公开的实施方式的半导体装置的结构的图；
图2A、图2B、图2C、图2D和图2E是例示根据本公开的实施方式的半导体装置的结构的图；
图3A、图3B、图3C、图3D和图3E是例示根据本公开的实施方式的半导体装置的结构的图；
图4A和图4B是例示根据本公开的实施方式的半导体装置的结构的布局图；
图5A和图5B是例示根据本公开的实施方式的半导体装置的结构的布局图；
图6A、图6B、图6C和图6D，图7A、图7B、图7C和图7D，图8A、图8B、图8C和图8D，图9A、图9B、图9C和图9D以及图10A、图10B、图10C和图10D是例示根据本公开的实施方式的半导体装置的制造方法的图；
图11A、图11B、图11C和图11D，图12A、图12B、图12C和图12D，图13A、图13B、图13C和图13D，图14A、图14B、图14C和图14D，图15A、图15B、图15C和图15D以及图16A、图16B、图16C和图16D是例示根据本公开的实施方式的半导体装置的制造方法的图；
图17是例示根据本公开的实施方式的存储器系统的配置的框图；
图18是例示根据本公开的实施方式的存储器系统的配置的框图；
图19是示出根据本公开的实施方式的计算系统的配置的框图；以及
图20是例示根据本公开的实施方式的计算系统的框图。
具体实施方式
根据本说明书中公开的构思的实施方式的示例的具体结构性描述或功能性描述仅是被例示以描述根据这些构思的实施方式的示例，并且根据这些构思的实施方式的示例可以以各种形式来施行，但是这些描述不限于本说明书中描述的实施方式的示例。
在实施方式的以下描述中，将理解，术语“第一”和“第二”旨在标识元件，而不是用于仅限定元件本身或表示特定顺序。另外，当元件被称为位于另一元件“上”、“上方”、“之上”、“下方”或“之下”时，其旨在表示相对位置关系，而不用于限制元件直接接触另一元件的某些情况，或者在它们之间存在至少一个中间元件。因此，本文所使用的诸如“上”、“上方”、“之上”、“下方”、“之下”、“下”等的术语仅是出于描述特定实施方式的目的，并非旨在限制本公开的范围。此外，当元件称为“连接”或“联接”到另一元件时，该元件可以直接电地或机械地连接或联接到另一元件，或者可以通过替换它们之间的另一元件而形成连接关系或联接关系。在整个说明书中，相同的附图标记指代相同的元件。因此，即使未参照附图提及或描述附图标记，也可以参照另一附图提及或描述该附图标记。另外，即使在附图中未示出附图标记，也可以参照另一附图来提及或描述该附图标记。在以下实施方式的描述中，当参数被称为“预定”时，它可以旨在表示该参数的值在处理或算法中使用该参数时被预先确定。可以在处理或算法开始时设置参数的值，或者可以在执行处理或算法的时段期间设置参数的值。
本公开的各种实施方式提供具有稳定的结构和改善的特性的半导体装置，以及该半导体装置的制造方法。
图1是例示半导体装置的结构的图。更具体地，图1是示出根据本公开的实施方式的狭缝结构SLS的立体图。
参照图1，狭缝结构SLS可以是用于将第一区域R1与第二区域R2分离的隔离结构。第一区域R1可以位于狭缝结构SLS的一侧，第二区域R2可以位于狭缝结构SLS的另一侧。第一区域R1和第二区域R2可以在第二方向II上彼此相邻，并且狭缝结构SLS介于它们之间。第二方向II可以与第一方向I交叉。狭缝结构SLS可以包括绝缘材料并且可以是狭缝绝缘层。
狭缝结构SLS可以包括贯通部分TH1和TH2以及突出部P。贯通部分TH1和TH2以及突出部P可以彼此一体地联接以形成单层。贯通部分TH1和TH2可以在第三方向III上延伸。第三方向III可以与第一方向I和第二方向II交叉。第三方向III可以从由第一方向I和第二方向II限定的平面突出。第一贯通部分TH1和第二贯通部分TH2可以在第一方向I上彼此相邻并且彼此间隔开。
突出部P可以从贯通部分TH1和TH2的侧壁突出。第一贯通部分TH1和第二贯通部分TH2可以通过突出部P彼此联接。多个突出部P可以在第三方向III上彼此分离。因此，突出部P可以在预定水平处将第一贯通部分TH1和第二贯通部分TH2彼此联接。
根据上述结构，第一区域R1和第二区域R2可以通过狭缝结构SLS彼此分离。此外，第一区域R1和第二区域R2可以选择性地仅在第三方向III上的预定水平处彼此分离。第一区域R1和第二区域R2可以在与突出部P相对应的预定水平处彼此分离，并且第一区域R1和第二区域R2可以在其余水平处彼此联接。
另外，狭缝结构SLS可以具有高的纵横比，使得狭缝结构SLS在第三方向III上的高度大于由第一方向I和第二方向II限定的区域。然而，由于在第二方向II上施加至第一区域R1或第二区域R2的应力，具有高纵横比的结构可能弯曲、倾斜或破裂。因此，为了减小由应力引起的变形，狭缝结构SLS可以包括贯通部分TH1和TH2以及突出部P。在第一贯通部分TH1和第二贯通部分TH2之间或者在突出部P之间可以存在空间SP。第一区域R1和第二区域R2可以通过空间SP彼此联接。因此，狭缝结构SLS可以由填充空间SP的材料支撑，使得狭缝结构SLS可以具有结构稳定性。
在实施方式中，狭缝结构SLS可以包括具有在第一方向I上延伸的线状形状的平面。然而，本公开不限于此。例如，狭缝结构SLS的平面可以具有闭合的弯曲形状，诸如圆形、椭圆形、矩形或多边形。另外，闭合的弯曲形状的内部和外部可以通过狭缝结构SLS彼此分离。
图2A至图2E是例示根据本公开的实施方式的半导体装置的结构的图。图2A是第一水平LV1的平面图，并且图2B是第二水平LV2的平面图。图2C是沿着A-A′的截面图，图2D是沿着B-B′的截面图，并且图2E是沿着C-C′的截面图。在下面的描述中，为了简洁起见，省略了上面讨论的某些元件的描述。
参照图2A至图2E，半导体装置可以包括层叠结构ST、狭缝结构SLS和接触插塞16。另外，半导体装置可以进一步包括源极层10、第三狭缝结构15等。狭缝结构SLS可以包括第一狭缝结构17和第二狭缝结构18。源极层10可以位于层叠结构ST下方。源极层10可以包括诸如多晶硅、钨、金属等的导电材料。
层叠结构ST可以包括层叠在彼此之上的绝缘层12。另外，层叠结构ST可以包括介于绝缘层12之间的牺牲层11和导电层13。
在制造过程期间，牺牲层11可以保留而不被导电层13替换。牺牲层11可以包括相对于绝缘层12具有高蚀刻选择性的材料。例如，牺牲层11可以包括诸如氧化物或氮化物之类的绝缘材料。导电层13可以是选择晶体管、存储器单元等的栅电极。导电层13可以包括诸如多晶硅、钨、金属等的导电材料。绝缘层12可以设置为使层叠的导电层13彼此绝缘。绝缘层12可以包括诸如氧化物和氮化物之类的绝缘材料。
层叠结构ST可以包括第一区域R1和第二区域R2。层叠结构ST中的第一区域R1可以是指层叠结构ST的导电层13和绝缘层12彼此交替层叠的部分。层叠结构ST中的第二区域R2可以是指牺牲层11和绝缘层12彼此交替层叠的部分。第一区域R1和第二区域R2可以在第二方向II上彼此相邻。可以在第二方向II上顺序地限定第一区域R1、第二区域R2和第一区域R1。狭缝结构SLS可以位于第一区域R1和第二区域R2之间的边界处。第一区域R1可以是狭缝结构SLS的一侧，并且第二区域R2可以是狭缝结构SLS的另一侧。在实施方式中，第一狭缝结构17和第二狭缝结构18可以位于第一区域R1和第二区域R2之间的边界处。
尽管在图2A至图2E中未示出，但是层叠结构ST可以包括用于使导电层13暴露的焊盘结构。例如，层叠结构ST的一部分可以具有阶梯结构。
第一狭缝结构17可以包括第一贯通部分17_TH和第一突出部17_P。第一贯通部分17_TH可以在第三方向III上穿过层叠结构ST。第一突出部17_P可以从第一贯通部分17_TH的侧壁突出。第一突出部17_P可以位于与导电层13和牺牲层11相对应的水平处。第一突出部17_P可以在绝缘层12之间突出，并且可以在第一方向I或第二方向II上突出。
第二狭缝结构18可以包括第二贯通部分18_TH和第二突出部18_P。第二贯通部分18_TH可以在第三方向III上穿过层叠结构ST。第二突出部18_P可以从第二贯通部分18_TH的侧壁突出。第二突出部18_P可以位于与导电层13和牺牲层11相对应的水平处。第二突出部18_P可以在绝缘层12之间突出并且在第一方向I或第二方向II上延伸。第二突出部18_P可以联接至位于相同水平处的第一突出部17_P。
第三狭缝结构15可以穿过层叠结构ST并在第一方向I上延伸。第三狭缝结构15可以在第二方向II上与第一狭缝结构17相邻。狭缝结构SLS可以位于在第二方向II上彼此相邻的第三狭缝结构15之间。第三狭缝结构15可以包括诸如氧化物或氮化物之类的绝缘材料。第一区域R1可以与第三狭缝结构15相邻，并且第二区域R2可以与第三狭缝结构15间隔开。
参照图2B、图2C和图2D，位于相同水平的导电层13和牺牲层11可以通过狭缝结构SLS彼此分离。第一区域R1中的导电层13和第二区域R2中的牺牲层11可以彼此分离。参照图2A、图2D和图2E，第一区域R1中的绝缘层12和第二区域R2中的绝缘层12可能没有彼此分离。参照图2E，第一突出部17_P和第二突出部18_P可以与绝缘层12交替层叠。因此，绝缘层12可以穿过狭缝结构SLS并且在第二方向II上从第一区域R1延伸到第二区域R2。位于相同水平的第一区域R1中的绝缘层12和第二区域R2中的绝缘层12可以是单层。因此，狭缝结构SLS可以由绝缘层12支撑。
参照图2A和图2B，接触插塞16可以穿过层叠结构ST。接触插塞16可以在第三方向III上穿过层叠结构ST的第二区域R2。接触插塞16可以在第二方向II上与狭缝结构SLS相邻。接触插塞16可以位于在第二方向II上相邻的狭缝结构SLS之间。接触插塞16和导电层13可以通过牺牲层11彼此绝缘。
接触插塞16和狭缝结构SLS可以具有基本相同或不同的高度。根据实施方式，接触插塞16的上表面和狭缝结构SLS的上表面可以位于基本相同的水平。接触插塞16的上表面和狭缝结构SLS的上表面可以与层叠结构ST的上表面位于基本相同的平面中。根据实施方式，接触插塞16的下表面和狭缝结构SLS的下表面可以位于基本相同的水平。
根据上述结构，通过使用狭缝结构SLS，第一区域R1和第二区域R2可以在第二水平LV2中彼此分离。另外，在第一水平LV1中，具有高纵横比的狭缝结构SLS可以由穿过狭缝结构SLS的绝缘层12支撑。因此，狭缝结构SLS可以具有高纵横比的稳定结构。
图3A至图3E是例示根据本公开的实施方式的半导体装置的结构的图。图3A是第一水平LV1的平面图，并且图3B是第二水平LV2的平面图。图3C是沿着A-A′的截面图，图3D是沿着B-B′的截面图，并且图3E是沿着C-C′的截面图。在下面的描述中，为了简洁起见，省略了上面讨论的某些元件的描述。
参照图3A至图3E，半导体装置可以包括层叠结构ST、狭缝结构SLS和接触插塞26。另外，半导体装置可以进一步包括源极层20、绝缘层24、第三狭缝结构25等。狭缝结构SLS可以包括第一狭缝结构27和第二狭缝结构28。
层叠结构ST可以包括层叠在彼此之上的绝缘层22以及介于绝缘层22之间的牺牲层21和导电层23。层叠结构ST可以包括第一区域R1和第二区域R2。源极层20可以位于层叠结构ST下方。绝缘层24可以位于层叠结构ST上方。
第一狭缝结构27可以包括第一贯通部分27_TH和第一突出部27_P。第二狭缝结构28可以包括第二贯通部分28_TH和第二突出部28_P。第二突出部28_P可以联接至位于相同水平的第一突出部27_P。第一突出部27_P和第二突出部28_P可以与绝缘层22交替层叠。第三狭缝结构25可以穿过层叠结构ST并且在第一方向I上延伸。狭缝结构SLS可以位于在第二方向II上相邻的第三狭缝结构25之间。
接触插塞26可以包括贯通部分26_TH和突出部26_P。贯通部分26_TH可以在第三方向III上穿过层叠结构ST的第二区域R2。突出部26_P可以从贯通部分26_TH的侧壁延伸。接触插塞26的突出部26_P可以位于与导电层23和牺牲层21对应的水平。接触插塞26的突出部26_P可以位于与狭缝结构SLS的突出部27_P和28_P相对应的水平。接触插塞26的突出部26_P可以与狭缝结构SLS的突出部27_P和28_P间隔开。
接触插塞26和狭缝结构SLS可以具有基本不同的高度。根据实施方式，接触插塞26的上表面和狭缝结构SLS的上表面可以位于彼此基本不同的水平处。狭缝结构SLS的上表面可以高于接触插塞26的上表面。接触插塞26的上表面可以与层叠结构ST的上表面位于基本相同的平面。狭缝结构SLS可以穿过绝缘层24和层叠结构ST。狭缝结构SLS的上表面可以与绝缘层24的上表面位于基本相同的平面。狭缝结构SLS的下表面可以与源极层20的上表面位于基本相同的平面或在源极层20内部。
根据上述结构，通过使用狭缝结构SLS，第一区域R1和第二区域R2可以在第二水平LV2中彼此分离。另外，在第一水平LV1中，具有高纵横比的狭缝结构SLS可以由穿过狭缝结构SLS的绝缘层22支撑。因此，狭缝结构SLS可以具有高纵横比的稳定结构。
图4A和图4B是例示根据本公开的实施方式的半导体装置的结构的布局图。在下面的描述中，为了简洁起见，省略了上面讨论的某些元件的描述。
参照图4A，半导体装置可以包括狭缝结构SLS、第三狭缝结构15、第四狭缝结构19、接触插塞16和层叠结构ST。狭缝结构SLS可以包括第一狭缝结构17和第二狭缝结构18。层叠结构ST可以包括层叠在彼此的顶部上的导电层13和介于导电层13之间的绝缘层(例如，图2A至图2E所示的绝缘层12)。导电层13和绝缘层12可以交替地层叠在沿第二方向II彼此相邻的狭缝结构SLS和第三狭缝结构15之间。牺牲层11和绝缘层12可以交替地层叠在沿第二方向II相邻的狭缝结构SLS之间。
第四狭缝结构19可以穿过层叠结构ST。导电层13可以围绕第四狭缝结构19的侧壁。绝缘层12可以围绕第四狭缝结构19的侧壁。第四狭缝结构19可以位于狭缝结构SLS和第三狭缝结构15之间。第四狭缝结构19可以接触第三狭缝结构15。
第四狭缝结构19可以与狭缝结构SLS具有相似的截面形状。第四狭缝结构19可以包括穿过层叠结构ST的贯通部分和从贯通部分的侧壁延伸的突出部。当第四狭缝结构19接触第三狭缝结构15时，在第四狭缝结构19的与第三狭缝结构15接触的侧壁上可能没有形成突出部，而可以在第四狭缝结构19的其余侧壁上形成突出部。
参照图4B，半导体装置可以包括狭缝结构SLS、第三狭缝结构25、第四狭缝结构29、接触插塞26和层叠结构ST。狭缝结构SLS可以包括第一狭缝结构27和第二狭缝结构28。层叠结构ST可以包括层叠在彼此的顶部上的导电层23和介于导电层23之间的绝缘层(诸如，图3A至图3E所示的绝缘层22)。导电层23和绝缘层22可以交替地层叠在沿第二方向II彼此相邻的狭缝结构SLS和第三狭缝结构25之间。牺牲层21和绝缘层22可以交替地层叠在沿第二方向II相邻的狭缝结构SLS之间。
第四狭缝结构29可以穿过层叠结构ST。导电层23可以围绕第四狭缝结构29的侧壁。绝缘层22可以围绕第四狭缝结构29的侧壁。第四狭缝结构29可以位于狭缝结构SLS和第三狭缝结构25之间。第四狭缝结构29可以接触第三狭缝结构25。
第四狭缝结构29可以具有与狭缝结构SLS或接触插塞26类似的截面形状。第四狭缝结构29可以包括穿过层叠结构ST的贯通部分和从贯通部分的侧壁延伸的突出部。当第四狭缝结构29接触第三狭缝结构25时，在第四狭缝结构29的与第三狭缝结构25接触的侧壁上可能没有形成突出部，而可以在第四狭缝结构29的其余侧壁上形成突出部。
然而，在本公开中，狭缝结构(SLS、15、19、25或29)的形状、数量和布置可以在本公开的精神内变化。
图5A和图5B是例示根据本公开的实施方式的半导体装置的结构的布局图。
参照图5A和图5B，半导体装置可以包括基底40、电路C、第一层间绝缘层45、源极层30、层叠结构ST、第二层间绝缘层37、沟道结构34、接触插塞36、第一互连结构35、第二互连结构44、放电接触插塞46和第三互连结构38。在图5A中可以示出存储器单元所位于的单元区域，在图5B中可以示出用于向导电层33施加偏压的焊盘所位于的接触区域。
基底40可以是基板或半导体基板。第一层间绝缘层45或第二层间绝缘层37可以包括诸如氧化物之类的绝缘材料。层叠结构ST可以包括层叠在彼此之上的绝缘层32，以及介于绝缘层32之间的牺牲层31和导电层33。导电层33可以电连接到以上参照2A至图2E所描述的导电层13或以上参照图3A至图3E所描述的导电层23，或者可以与以上参照2A至图2E所描述的导电层13或以上参照图3A至图3E所描述的导电层23相同。
参照图5A，沟道结构34可以穿过层叠结构ST并且联接在源极层30和第一互连结构35之间。第一互连结构35可以包括布线、接触插塞等。第一互连结构35可以包括位线。沟道结构34可以包括沟道层34B，并且可以还包括存储器层34A或间隙填充层34C。沟道层34B可以是指形成存储器单元、选择晶体管等的沟道的区域，并且可以包括诸如多晶硅之类的半导体材料或纳米结构。存储器层34A可以包括浮置栅、电荷捕获材料、多晶硅、氮化物、可变电阻材料、相变材料、纳米结构等。间隙填充层34C可以包括氧化物。存储器单元、选择晶体管等可以位于沟道结构34和导电层33之间的交叉处。
参照图5B，电路C可以位于基底40上。电路C可以是用于驱动单元阵列的外围电路C。电路C可以包括晶体管TR、电容器、寄存器、电感器、放大器、逻辑电路等。晶体管TR可以包括栅极绝缘层42、栅电极43和结41。第二互连结构44可以电连接到电路C。第二互连结构44可以包括布线、接触插塞等，并且可以电连接至结41或栅电极43。放电接触插塞46可以穿过源极层30并且电连接到第二互连结构44。放电接触插塞46可以被设置为对在制造过程期间源极层30中的电荷进行放电。放电接触插塞46可以提供接触插塞36和电路C之间的电连接。在一些实施方式中，电路C可以包括第二互连结构44和晶体管TR。在其它实施方式中，电路C可以包括晶体管TR。
接触插塞36可以通过放电接触插塞46电连接到电路。接触插塞36可以通过放电接触插塞46和第二互连结构44电连接到晶体管TR。接触插塞36可以是如以上参照图2A至图2E所描述的接触插塞16，或者如以上参照图3A至图3E所描述的接触插塞26。
第三互连结构38可以位于层叠结构ST上方并形成在第二层间绝缘层37中。第三互连结构38可以包括布线、接触插塞等，并且电连接到接触插塞36。
根据上述结构，电路可以位于包括单元阵列的层叠结构ST下方。源极层30可以位于电路和层叠结构ST之间。另外，通过使用穿过层叠结构ST的接触插塞36，可以相对于设置在层叠结构ST下方的电路提供电连接。
图6A至图6D、图7A至图7D、图8A至图8D、图9A至图9D、以及图10A至图10D是例示根据本公开的实施方式的半导体装置的制造方法的图。图6A、图7A、图8A、图9A和图10A是布局图，图6B、图7B、图8B、图9B和图10B是沿着A-A′的截面图，图6C、图7C、图8C、图9C和图10C是沿着B-B′的截面图，并且图6D、图7D、图8D、图9D和图10D是沿着C-C′的截面图。在下面的描述中，为了简洁起见，省略了上面讨论的某些元件的描述。
参照图6A至图6D，层叠结构ST可以形成于源极结构50上。源极结构50可以包括源极层和用于形成源极层的牺牲层。源极结构50可以形成在下部结构上。例如，源极结构50可以位于包括电路的基板上，并且可以在形成穿过源极结构50的放电接触插塞之后形成层叠结构ST。层叠结构ST可以包括彼此交替层叠的牺牲层51和绝缘层52。牺牲层51可以包括相对于绝缘层52具有高蚀刻选择性的材料。例如，牺牲层51可以包括诸如氮化物之类的牺牲材料，并且绝缘层52可以包括诸如氧化物之类的绝缘材料。
随后，第一狭缝SL1和第二狭缝SL2可以形成为穿过层叠结构ST。第二狭缝SL2可以与第一狭缝SL1间隔开。第一狭缝SL1和第二狭缝SL2可以在第一方向I上彼此相邻。第一狭缝SL1和第二狭缝SL2可以具有足够深度以暴露出源极结构50。在第一方向I上彼此相邻的第一狭缝SL1和第二狭缝SL2之间的距离W1可以小于在第二方向II上相邻的第一狭缝SL1之间的距离W2。
例如，当形成第一狭缝SL1和第二狭缝SL2时，可以进一步形成狭缝。例如，可以附加地形成狭缝，以形成如参照图4A所描述的第四狭缝结构19。另外，第一狭缝SL1和第二狭缝SL2中的每个可以具有恒定宽度的上部和下部，或者可以朝向源极结构50减小宽度。
参照图7A至图7D，可以形成将第一狭缝SL1和第二狭缝SL2彼此联接的开口OP1和OP2。通过部分地蚀刻通过第一狭缝SL1暴露出的牺牲层51，可以形成第一开口OP1。第一开口OP1可以联接到第一狭缝SL1。通过部分地蚀刻通过第二狭缝SL2暴露出的牺牲层51，可以形成第二开口OP2。第二开口OP2可以联接到第二狭缝SL2。当形成第一开口OP1时，可以形成第二开口OP2。
位于相同水平的第一开口OP1和第二开口OP2可以在第一狭缝SL1和第二狭缝SL2之间彼此联接。第一狭缝SL1和第二狭缝SL2可以通过第一开口OP1和第二开口OP2彼此联接。然而，由于沿第二方向II相邻的第一狭缝SL1彼此充分地间隔开，所以这些第一狭缝SL1不会通过第一开口OP1彼此联接。
由于通过选择性地蚀刻牺牲层51来形成第一开口OP1和第二开口OP2，因此形成于在第一方向I上彼此相邻的第一狭缝SL1和第二狭缝SL2之间的绝缘层52可以保留而不被蚀刻。因此，第一开口OP1和第二开口OP2以及绝缘层52可以交替地层叠在第一狭缝SL1和第二狭缝SL2之间。
参照图8A至图8D，可以在第一狭缝SL1、第二狭缝SL2、第一开口OP1和第二开口OP2中形成狭缝结构53。狭缝结构53可以是狭缝绝缘层。狭缝结构53可以包括第一狭缝结构53A和第二狭缝结构53B。
第一狭缝结构53A可以包括形成在第一狭缝SL1中的第一贯通部分53A_TH和形成在第一开口OP1中的第一突出部53A_P。第二狭缝结构53B可以包括形成在第二狭缝SL2中的第二贯通部分53B_TH和形成在第二开口OP2中的第二突出部53B_P。位于相同水平的第一突出部53A_P和第二突出部53B_P可以彼此联接。形成于彼此联接的第一狭缝SL1、第二狭缝SL2、第一开口OP1和第二开口OP2中的狭缝结构53可以形成为单层。突出部53A_P和53B_P可以与绝缘层52交替地层叠在沿第一方向I彼此相邻的第一贯通部分53A_TH和第二贯通部分53B_TH之间。
参照图9A至图9D，第三狭缝SL3可以形成在狭缝结构53的一侧。狭缝结构53的一侧可以是第一区域R1，而狭缝结构53的另一侧可以是第二区域R2。第二区域R2可以限定在沿第二方向II相邻的狭缝结构SLS之间。第三狭缝SL3可以形成为穿过层叠结构ST的第一区域R1。第三狭缝SL3可以在第二方向II上与第一狭缝SL1和第二狭缝SL2相邻并且在第一方向I上延伸。第三狭缝SL3可以足够深以暴露出全部的牺牲层51。
随后，可以通过经由第三狭缝SL3选择性地去除牺牲层51来形成第三狭缝开口OP3。通过第三狭缝SL3引入的蚀刻组合物可以选择性地蚀刻第一区域R1中的牺牲层51。由于第二区域R2中的牺牲层51由狭缝结构53保护，因此牺牲层51可以保留而不被蚀刻。狭缝结构53可以用作用于将第一区域R1中的牺牲层51和第二区域R2中的牺牲层51彼此分离的隔离结构。另外，当去除牺牲层51时，第一区域R1中的绝缘层52可以由狭缝结构53有效地支撑。具体而言，绝缘层52可以由突出部53A_P和53B_P有效地支撑。
随后，可以在第三开口中形成导电层55。导电层55可以包括诸如钨之类的金属。随后，可以在第三狭缝SL3中形成狭缝结构56。狭缝结构56可以是狭缝绝缘层。另选地，层叠结构ST可以包括电连接至源极结构50的导电层以及介于导电层和层叠结构ST之间的绝缘间隔件。
参照图10A至图10D，可以在狭缝结构53的另一侧上形成接触插塞57。在穿过层叠结构ST的第二区域R2形成接触插塞之后，可以用导电材料填充接触孔，从而形成接触插塞57。接触插塞57可以穿过层叠结构ST，并且可以通过放电接触插塞、互连结构等电连接到位于源极结构50下方的电路(未示出)。接触插塞57和导电层55可以通过保留在第二区域R2中的牺牲层51而彼此绝缘。
尽管图10A至图10D中未示出，但是可以进一步执行用于形成沟道结构的工艺。例如，在形成第一狭缝SL1和第二狭缝SL2之前，可以形成沟道结构CH。另外，可以进一步执行用源极层替换源极结构50中所包括的牺牲层的工艺。例如，可以通过第三狭缝SL3由源极层替换源极结构中所包括的牺牲层。源极层替换工艺可以在导电层55替换工艺之前或之后执行。
根据上述制造方法，通过经由第一狭缝SL1和第二狭缝SL2选择性地蚀刻牺牲层51，第一狭缝SL1和第二狭缝SL2可以仅在预定水平处联接。另外，可以通过在彼此联接的第一狭缝SL1、第二狭缝SL2以及开口OP1和OP2中形成绝缘材料来形成仅在预定水平处将一侧与另一侧分离的狭缝结构53。因此，可以形成具有高纵横比和稳定的结构的狭缝结构53。
图11A至图11D、图12A至图12D、图13A至图13D、图14A至图14D、图15A至图15D、以及图16A至图16D是例示根据本公开的实施方式的半导体装置的制造方法的图。图11A、图12A、图13A、图14A、图15A和图16A是布局图。图11B、图12B、图13B、图14B、图15B和图16B是沿着A-A′的截面图，图11C、图12C、图13C、图14C、图15C和图16C是沿着B-B′的截面图，并且图11D、图12D、图13D、图14D、图15D和16D是沿着C-C′的截面图。在下面的描述中，为了简洁起见，省略了上面讨论的某些元件的描述。
参照图11A至图11D，可以在源极结构70上形成层叠结构ST。层叠结构ST可以包括彼此交替层叠的牺牲层71和绝缘层72。牺牲层71可以包括牺牲材料，并且绝缘层72可以包括绝缘材料。
随后，第一狭缝SL1、第二狭缝SL2和接触孔CTH可以形成为穿过层叠结构ST。第一狭缝SL1和第二狭缝SL2可以在第一方向I上彼此相邻。接触孔CTH可以位于沿第二方向II相邻的第一狭缝SL1之间，或者沿第二方向II相邻的第二狭缝SL2之间。然而，另选地，层叠结构ST可以保留在沿第一方向I彼此相邻的第一狭缝SL1和第二狭缝SL2之间，并且接触孔CTH可以位于与保留的部分相对应的位置。
第一狭缝SL1可以具有在第一方向I上的长度和在第二方向II上的宽度。第一狭缝SL1可以具有依据其区域而变化的宽度。第一狭缝SL1可以包括对应于接触孔CTH的第一部分和不对应于接触孔CTH的第二部分。第一狭缝SL1的第二部分可以比其第一部分具有更大的宽度。类似于第一狭缝SL1，第二狭缝SL2可以具有依据其区域而变化的宽度。
接触孔CTH可以具有圆形、椭圆形、矩形或多边形的平面。接触孔CTH可以具有在第一方向I上的长度比第一狭缝SL1或第二狭缝SL2短的平面。第一狭缝SL1或第二狭缝SL2可以是具有线状形状的开口，并且接触孔CTH可以是具有孔形状的开口。
第一狭缝SL1、第二狭缝SL2和接触孔CTH可以同时形成，或者通过分开的工艺形成。例如，当形成第一狭缝SL1和第二狭缝SL2时，可以形成接触孔CTH。在该示例中，第一狭缝SL1、第二狭缝SL2和接触孔CTH可以具有基本相同的深度。
例如，当形成第一狭缝SL1、第二狭缝SL2或接触孔CTH时，可以还形成狭缝。例如，可以附加地形成狭缝，以形成如参照图4B所描述的第四狭缝结构29。
参照图12A至图12D，可以通过蚀刻通过第一狭缝SL1暴露出的牺牲层51来形成第一开口OP1。通过蚀刻通过第二狭缝SL2暴露出的牺牲层51，可以形成第二开口OP2。第一狭缝SL1和第二狭缝SL2可以通过第一开口OP1和第二开口OP2彼此联接。通过蚀刻通过接触孔CTH暴露出的牺牲层51，可以形成第三开口OP3。第三开口OP3可以联接至接触孔CTH。第三开口OP3可以与第一开口OP1和第二开口OP2分离。第一开口OP1、第二开口OP2和第三开口OP3可以同时形成，或者通过分开的工艺形成。
参照图13A至图13D，导电材料73可以形成为填充第一狭缝SL1、第二狭缝SL2、接触孔CTH、第一开口OP1、第二开口OP2和第三开口OP3。导电材料73可以包括诸如钨之类的金属。
结果，可以在第一狭缝SL1和第一开口OP1中形成第一导电层73A，可以在第二狭缝SL2和第二开口OP2中形成第二导电层73B，并且可以在接触孔CTH和第三开口OP3中形成第三导电层73C。第三导电层73C可以包括形成于接触孔CTH中的贯通部分73C_TH和形成于第三开口OP3中的突出部73C_P。第三导电层73C可以是接触插塞。第一导电层73A和第二导电层73B可以彼此联接并且形成为单层。
参照图14A至图14D，可以在层叠结构ST上形成绝缘层74和掩模图案75。掩模图案75可以用作用于选择性地去除第一导电层73A和第二导电层73B的蚀刻阻挡层。掩模图案75可以包括位于与第一狭缝SL1和第二狭缝SL2相对应的位置处的开口，并且可以覆盖第三狭缝SL3。
随后，可以使用掩模图案75作为蚀刻阻挡层来蚀刻绝缘层74和层叠结构ST，以暴露出第一导电层73A和第二导电层73B。结果，可能不会暴露出第三导电层73C，而可以选择性地暴露出第一导电层73A和第二导电层73B。
参照图15A至图15D，可以选择性地去除第一导电层73A和第二导电层73B。可以使用掩模图案75作为蚀刻阻挡层来选择性地蚀刻第一导电层73A和第二导电层73B。结果，第一狭缝SL1、第二狭缝SL2、第一开口OP1和第二开口OP2可以再次敞开。
随后，可以在第一狭缝SL1、第二狭缝SL2、第一开口OP1和第二开口OP2中形成狭缝结构76。狭缝结构76可以是狭缝绝缘层。狭缝结构76可以包括第一狭缝结构76A和第二狭缝结构76B。
第一狭缝结构76A可以包括形成于第一狭缝SL1中的第一贯通部分76A_TH和形成于第一开口OP1中的第一突出部76A_P。第二狭缝结构76B可以包括形成于第二狭缝SL2中的第二贯通部分76B_TH和形成于第二开口OP2中的第二突出部76B_P。位于相同水平的第一突出部76A_P和第二突出部76B_P可以彼此联接。
参照图16A至图16D，第三狭缝SL3可以形成在狭缝结构76的一侧。狭缝结构76的一侧可以是第一区域R1，而其另一侧可以是第二区域R2。第三狭缝SL3可以形成为穿过层叠结构ST的第一区域R1。
随后，可以通过经由第三狭缝SL3选择性地去除牺牲层71来形成第三狭缝开口OP3。第一区域R1中的牺牲层51可以被选择性地蚀刻，而第二区域R2中的牺牲层51可以保留而不被蚀刻。随后，可以在第三开口OP3中形成导电层77。随后，可以在第三狭缝SL3中形成狭缝结构78。狭缝结构78可以是狭缝绝缘层。
根据上述制造方法，可以形成用于在与导电层77相对应的水平处将第一区域R1和第二区域R2彼此分离的狭缝结构76。因此，可以形成具有高纵横比和稳定结构的狭缝结构76。
图17是例示根据本公开的实施方式的存储器系统1000的配置的框图。
参照图17，根据本公开的实施方式的存储器系统1000可以包括存储器装置1200和控制器1100。
存储器装置1200可以用于存储诸如文本、图形和软件代码之类的各种类型的数据。存储器装置1200可以是非易失性存储器装置。另外，存储器装置1200可以包括参照图1至图16D描述的以上配置，并且可以通过参照图1至图16D描述的方法来制造。根据实施方式，存储器装置1200可以包括：层叠结构，其包括层叠在彼此之上的绝缘层，该层叠结构包括导电层和绝缘层彼此交替层叠的第一区域以及牺牲层和绝缘层彼此交替层叠的第二区域；第一狭缝结构，其位于第一区域和第二区域之间的边界处并且包括穿过层叠结构的第一贯通部分和从第一贯通部分的侧壁延伸的第一突出部；第二狭缝结构，其位于边界处并且包括穿过层叠结构的第二贯通部分和从第二贯通部分的侧壁延伸并联接至第一突出部的第二突出部；电路，其位于层叠结构下方；以及接触插塞，其穿过层叠结构的第二区域并电连接到电路。由于存储器装置1200以与上述相同的方式配置和制造，因此将省略其详细描述。
控制器1100可以联接到主机和存储器装置1200，并且被配置为响应于来自主机的请求而访问存储器装置1200。例如，控制器1100可以控制存储器装置1200的读取操作、写入操作、擦除操作和后台操作。
控制器1100可以包括随机存取存储器(RAM)1110、中央处理单元(CPU)1120、主机接口1130、纠错码(ECC)电路1140和存储器接口1150。
RAM 1110可以用作CPU 1120的操作存储器、在存储器装置1200与主机之间的高速缓冲存储器、以及在存储器装置1200与主机之间的缓冲存储器。作为参考，可以用静态随机存取存储器(SRAM)、只读存储器(ROM)等代替RAM 1110。
CPU 1120可以控制控制器1100的整体操作。例如，CPU 1120可以操作诸如存储在RAM 1110中的闪存转换层(FTL)之类的固件。
主机接口1130可以与主机接口连接。例如，控制器1100可以通过诸如通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PCI-快速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、以及集成驱动电子设备(IDE)协议、专用协议等的各种接口协议中的至少一种与主机通信。
ECC电路1140可以使用纠错码(ECC)来检测和纠正从存储器装置1200读取的数据中的错误。
存储器接口1150可以与存储器装置1200接口连接。例如，存储器接口1150可以包括NAND接口或NOR接口。
作为参考，控制器1100可以进一步包括用于临时存储数据的缓冲存储器(未示出)。缓冲存储器可以用于临时存储要从主机接口1130向外部装置传输的数据，或者要从存储器接口1150向存储器装置1200传输的数据。此外，控制器1100还可以包括存储用于与主机接口连接的代码数据的ROM。
由于根据实施方式的存储器系统1000包括具有改善的集成密度和特性的存储器装置1200，因此存储器系统1000也可以因此而具有改善的集成密度和特性。
图18是例示根据本公开的实施方式的存储器系统1000′的配置的框图。在下文中，将省略以上已经提到的组件的任何重复性详细描述。
参照图18，根据实施方式的存储器系统1000′可以包括存储器装置1200′和控制器1100。控制器1100可以包括RAM 1110、CPU 1120、主机接口1130、ECC电路1140和存储器接口1150。
存储器装置1200′可以是非易失性存储器装置。另外，存储器装置1200′可以包括如参照图1至图16D描述的以上配置，并且可以通过参照图1至图16D描述的方法来制造。根据实施方式，存储器装置1200′可以包括：层叠结构，其包括层叠在彼此之上的绝缘层，该层叠结构包括导电层和绝缘层彼此交替层叠的第一区域以及牺牲层和绝缘层彼此交替层叠的第二区域；第一狭缝结构，其位于第一区域和第二区域之间的边界处并且包括穿过层叠结构的第一贯通部分和从第一贯通部分的侧壁延伸的第一突出部；第二狭缝结构，其位于边界处并且包括穿过层叠结构的第二贯通部分和从第二贯通部分的侧壁延伸并联接至第一突出部的第二突出部；电路，其位于层叠结构下方；以及接触插塞，其穿过层叠结构的第二区域并电连接到电路。由于存储器装置1200′以与上述相同的方式配置和制造，因此将省略其详细描述。
此外，存储器装置1200′可以是包括多个存储器芯片的多芯片封装件。多个存储器芯片可以分为多个组，多个组可以分别通过第一通道CH1至第k通道CHk与控制器1100通信。另外，包括在单个组中的存储器芯片可以适合于通过公共通道与控制器1100通信。作为参考，可以修改存储器系统1000′，使得每个存储器芯片可以联接到相应的单个通道。
如上所述，由于根据实施方式的存储器系统1000′包括具有改善的集成度和特性的存储器装置1200′，所以存储器系统1000′的集成度和特性也可以得到改善。具体而言，由于存储器装置1200′形成为多芯片封装件，因此可以进一步增加存储器系统1000′的数据储存容量和驱动速度。
图19是例示根据本公开的实施方式的计算系统2000的配置的框图。在下面的描述中，为了简洁起见，省略了上面讨论的某些元件的描述。
参照图19，根据本公开的实施方式的计算系统2000可以包括存储器装置2100、CPU2200、RAM 2300、用户接口2400、电源2500、系统总线2600等。
存储器装置2100可以存储经由用户接口2400提供的数据、由CPU 2200处理的数据等。存储器装置2100可以通过系统总线2600电连接至CPU 2200、RAM 2300、用户接口2400和电源2500。例如，存储器装置2100可以经由控制器(未示出)联接到系统总线2600，或者直接联接到系统总线2600。当存储器装置2100直接联接到系统总线2600时，控制器的功能可以由CPU 2200和RAM 2300执行。
存储器装置2100可以是非易失性存储器。另外，存储器装置2100可以包括如参照图1至图16D描述的以上配置，并且可以通过参照图1至图16D描述的方法来制造。根据实施方式，存储器装置2100可以包括：层叠结构，其包括层叠在彼此之上的绝缘层，该层叠结构包括导电层和绝缘层彼此交替层叠的第一区域以及牺牲层和绝缘层彼此交替层叠的第二区域；第一狭缝结构，其位于第一区域和第二区域之间的边界处并且包括穿过层叠结构的第一贯通部分和从第一贯通部分的侧壁延伸的第一突出部；第二狭缝结构，其位于边界处并且包括穿过层叠结构的第二贯通部分和从第二贯通部分的侧壁延伸并联接至第一突出部的第二突出部；电路，其位于层叠结构下方；以及接触插塞，其穿过层叠结构的第二区域并电连接到电路。由于存储器装置2100以与上述相同的方式配置和制造，因此将省略其详细描述。
另外，如以上参照图18所描述的，存储器装置2100可以是由多个存储器芯片组成的多芯片封装件。
具有上述配置的计算系统2000可以被提供为诸如计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、游戏机、导航装置、黑匣子、数码相机、3维电视、数字音频记录仪、数字音频播放器、数字图片记录仪、数字图片播放器、数字视频记录仪、数字视频播放器、能够在无线环境中发送/接收信息的装置、用于形成家庭网络的各种装置、用于形成计算机网络的各种电子装置之一、用于形成远程信息处理网络的各种电子装置之一、RFID装置等的电子装置的各种元件之一。
如上所述，由于根据实施方式的计算系统2000包括具有改善的集成度和特性的存储器装置2100，所以计算系统2000的特性也得到改善。
图20是示出根据实施方式的计算系统3000的框图。
如图20所示，根据实施方式的计算系统3000可以包括具有操作系统3200、应用3100、文件系统3300和转换层3400的软件层。计算系统3000可以包括诸如存储器装置3500之类的硬件层。
操作系统3200可以管理计算系统3000的软件和硬件资源。操作系统3200可以控制中央处理单元的程序执行。应用3100可以包括由计算系统3000执行的各种应用程序。应用3100可以是由操作系统3200执行的实用程序。
文件系统3300可以是指被配置为管理计算系统3000中存在的数据和文件的逻辑结构。文件系统3300可以根据给定规则来组织文件或数据并将它们存储在存储器装置3500中。可以依据计算系统3000中使用的操作系统3200来确定文件系统3300。例如，当操作系统3200是基于Microsoft Windows的系统时，文件系统3300可以是文件分配表(FAT)或NT文件系统(NTFS)。另外，操作系统3200是Unix/Linux系统，文件系统3300可以是扩展文件系统(EXT)、Unix文件系统(UFS)、日志文件系统(JFS)等。
图20以分开的方框例示了操作系统3200、应用3100和文件系统3300。然而，应用3100和文件系统3300可以包括在操作系统3200中。
转换层3400可以响应于来自文件系统3300的请求，将地址转换为用于存储器装置3500的合适形式。例如，转换层3400可以将文件系统3300生成的逻辑地址转换为存储器装置3500的物理地址。逻辑地址和物理地址的映射信息可以存储在地址转换表中。例如，转换层3400可以是闪存转换层(FTL)、通用闪存链接层(ULL)等。
存储器装置3500可以是非易失性存储器。另外，存储器装置3500可以包括如参照图1至图16D描述的以上配置，并且可以通过参照图1至图16D描述的方法来制造。根据实施方式，存储器装置3500可以包括：层叠结构，其包括层叠在彼此之上的绝缘层，该层叠结构包括导电层和绝缘层彼此交替层叠的第一区域以及牺牲层和绝缘层彼此交替层叠的第二区域；第一狭缝结构，其位于第一区域和第二区域之间的边界处并且包括穿过层叠结构的第一贯通部分和从第一贯通部分的侧壁延伸的第一突出部；第二狭缝结构，其位于边界处并且包括穿过层叠结构的第二贯通部分和从第二贯通部分的侧壁延伸并联接至第一突出部的第二突出部；电路，其位于层叠结构下方；以及接触插塞，其穿过层叠结构的第二区域并电连接到电路。由于存储器装置3500以与上述相同的方式配置和制造，因此将省略其详细描述。
具有上述配置的计算系统3000可以划分为在上层区域中操作的操作系统层和在下层区域中操作的控制器层。应用3100、操作系统3200和文件系统3300可以包括在操作系统层中，并且可以由计算系统3000的操作存储器来驱动。转换层3400可以包括在操作系统层或控制器层中。
如上所述，由于根据实施方式的计算系统3000包括具有改善的集成密度和特性的存储器装置3500，所以计算系统3000的特性也得到改善。
根据本公开的各种实施方式，可以提供具有稳定结构和改善的可靠性的半导体装置。
相关申请的交叉引用
本申请要求于2020年5月7日向韩国知识产权局提交的韩国专利申请No.10-2020-0054722的优先权，其全部公开内容通过引用合并于此。

Claims (26)

1.一种半导体装置，该半导体装置包括：
层叠结构，所述层叠结构包括层叠在彼此之上的绝缘层，所述层叠结构包括导电层和所述绝缘层彼此交替层叠的第一区域以及牺牲层和所述绝缘层彼此交替层叠的第二区域；
第一狭缝结构，所述第一狭缝结构位于所述第一区域和所述第二区域之间的边界处并且包括穿过所述层叠结构的第一贯通部分和从所述第一贯通部分的侧壁延伸的第一突出部；
第二狭缝结构，所述第二狭缝结构位于所述边界处并且包括穿过所述层叠结构的第二贯通部分和从所述第二贯通部分的侧壁延伸并联接至所述第一突出部的第二突出部；
电路，所述电路位于所述层叠结构下方；以及
接触插塞，所述接触插塞穿过所述层叠结构的所述第二区域并且电连接到所述电路。
2.根据权利要求1所述的半导体装置，其中，所述第一突出部和所述第二突出部位于与所述导电层和所述牺牲层相对应的水平处。
3.根据权利要求1所述的半导体装置，其中，所述第一突出部和所述第二突出部与所述绝缘层交替地层叠在所述第一贯通部分和所述第二贯通部分之间。
4.根据权利要求1所述的半导体装置，其中，每个所述绝缘层在所述第一贯通部分和所述第二贯通部分之间延伸以穿越所述边界，并且支撑所述第一狭缝结构和所述第二狭缝结构。
5.根据权利要求1所述的半导体装置，其中，所述第一狭缝结构和所述第二狭缝结构中的每一个包括绝缘材料。
6.根据权利要求1所述的半导体装置，其中，所述第一狭缝结构和所述第二狭缝结构彼此联接以形成单层。
7.根据权利要求1所述的半导体装置，其中，所述第一狭缝结构的上表面和所述接触插塞的上表面位于相同的水平处。
8.根据权利要求1所述的半导体装置，其中，所述第一狭缝结构的上表面比所述接触插塞的上表面位于更高的水平处。
9.根据权利要求1所述的半导体装置，该半导体装置还包括：
源极层，所述源极层位于所述电路和所述层叠结构之间；以及
放电接触插塞，所述放电接触插塞穿过所述源极层并电连接到所述电路，
其中，所述接触插塞通过所述放电接触插塞电连接到所述电路。
10.根据权利要求1所述的半导体装置，其中，所述接触插塞包括从所述接触插塞的侧壁延伸的第三突出部。
11.根据权利要求10所述的半导体装置，其中，所述第三突出部位于与所述导电层和所述牺牲层相对应的水平处。
12.根据权利要求1所述的半导体装置，其中，所述第一狭缝结构和所述第二狭缝结构在第一方向上彼此相邻。
13.根据权利要求12所述的半导体装置，该半导体装置还包括第三狭缝结构，所述第三狭缝结构穿过所述第一区域并且在与所述第一方向交叉的第二方向上与所述第一狭缝结构相邻。
14.根据权利要求13所述的半导体装置，其中，所述第一区域被定位为与所述第三狭缝结构相邻，并且所述第二区域与所述第三狭缝结构间隔开。
15.一种半导体装置，该半导体装置包括：
层叠结构，所述层叠结构包括层叠在彼此之上的绝缘层，所述层叠结构包括导电层和绝缘层彼此交替层叠的第一区域以及牺牲层和所述绝缘层彼此交替层叠的第二区域；
狭缝绝缘层，所述狭缝绝缘层位于所述第一区域和所述第二区域之间的边界处并且包括穿过所述层叠结构的贯通部分和将所述贯通部分彼此联接的突出部；
电路，所述电路位于所述层叠结构下方；以及
接触插塞，所述接触插塞穿过所述层叠结构的所述第二区域并且电连接到所述电路，
其中，每个所述绝缘层穿过所述狭缝绝缘层以在多个所述突出部之间支撑所述狭缝绝缘层。
16.根据权利要求15所述的半导体装置，其中，所述突出部和所述绝缘层彼此交替地层叠在多个所述贯通部分之间。
17.根据权利要求15所述的半导体装置，其中，每个所述绝缘层从所述第一区域延伸到所述第二区域。
18.一种制造半导体装置的方法，该方法包括以下步骤：
形成包括彼此交替层叠的牺牲层和绝缘层的层叠结构；
形成穿过所述层叠结构的第一狭缝；
形成穿过所述层叠结构并与所述第一狭缝间隔开的第二狭缝；
通过蚀刻通过所述第一狭缝和所述第二狭缝暴露出的牺牲层而形成将所述第一狭缝和所述第二狭缝彼此联接的第一开口；
在所述第一狭缝、所述第二狭缝和所述第一开口中形成狭缝结构，
通过选择性地去除位于所述狭缝结构的一侧的所述牺牲层而形成第二开口；以及
在所述第二开口中形成导电层。
19.根据权利要求18所述的方法，其中，所述狭缝结构包括位于所述第一狭缝中的第一贯通部分、位于所述第二狭缝中的第二贯通部分和位于所述第一开口中的突出部，并且所述突出部与所述绝缘层交替地层叠。
20.根据权利要求18所述的方法，其中，形成所述第二开口的步骤包括以下步骤：
形成位于所述狭缝结构的所述一侧并且穿过所述层叠结构的第三狭缝；以及
通过所述第三狭缝来选择性地蚀刻所述牺牲层。
21.根据权利要求18所述的方法，该方法还包括以下步骤：在形成所述导电层之后，形成位于所述狭缝结构的另一侧并且穿过所述牺牲层和所述绝缘层的接触插塞。
22.根据权利要求21所述的方法，该方法还包括以下步骤：在形成所述层叠结构之前，在基底上形成电路，
其中，所述接触插塞电连接到所述电路。
23.根据权利要求18所述的方法，该方法还包括以下步骤：
形成穿过所述层叠结构的接触孔；
通过蚀刻通过所述接触孔暴露出的牺牲层来形成第三开口；
在所述第一狭缝、所述第二狭缝、所述第一开口、所述接触孔和所述第三开口中形成导电层；以及
从所述第一狭缝、所述第二狭缝和所述第一开口中选择性地去除所述导电层。
24.根据权利要求23所述的方法，其中，当形成所述第一狭缝和所述第二狭缝时，形成所述接触孔。
25.根据权利要求23所述的方法，其中，选择性地去除所述导电层的步骤包括以下步骤：
在所述层叠结构和所述导电层上形成掩模图案以暴露出所述第一狭缝和所述第二狭缝；以及
蚀刻通过所述掩模图案暴露出的所述导电层。
26.根据权利要求23所述的方法，其中，在形成所述狭缝结构之前，执行形成所述导电层的步骤和选择性地去除所述导电层的步骤。
CN202011309738.8A 2020-05-07 2020-11-20 半导体装置及半导体装置的制造方法 Pending CN113629060A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200054722A KR20210136455A (ko) 2020-05-07 2020-05-07 반도체 장치 및 반도체 장치의 제조 방법
KR10-2020-0054722 2020-05-07

Publications (1)

Publication Number Publication Date
CN113629060A true CN113629060A (zh) 2021-11-09

Family

ID=78377818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011309738.8A Pending CN113629060A (zh) 2020-05-07 2020-11-20 半导体装置及半导体装置的制造方法

Country Status (3)

Country Link
US (2) US11610913B2 (zh)
KR (1) KR20210136455A (zh)
CN (1) CN113629060A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130084434A (ko) * 2012-01-17 2013-07-25 삼성전자주식회사 3차원 반도체 장치의 제조 방법
US20130334589A1 (en) * 2012-06-18 2013-12-19 SK Hynix Inc. Semiconductor device and method of manufacturing the same
US20150162342A1 (en) * 2013-12-09 2015-06-11 SK Hynix Inc. Semiconductor device and method of manufacturing the same
CN105374795A (zh) * 2014-08-28 2016-03-02 爱思开海力士有限公司 具有稳定结构的半导体器件及其制造方法
CN105977257A (zh) * 2015-03-11 2016-09-28 爱思开海力士有限公司 半导体器件及其制造方法
CN106409837A (zh) * 2015-07-27 2017-02-15 旺宏电子股份有限公司 存储器及其制作方法
CN108063142A (zh) * 2016-11-08 2018-05-22 爱思开海力士有限公司 半导体装置及其制造方法
US20180294274A1 (en) * 2017-04-10 2018-10-11 Samsung Electronics Co., Ltd. Three-dimensional semiconductor device
CN109346469A (zh) * 2017-08-01 2019-02-15 爱思开海力士有限公司 半导体器件及其制造方法
WO2020005335A1 (en) * 2018-06-27 2020-01-02 Sandisk Technologies Llc Three-dimensional memory device containing multilevel drain select gate isolation and methods of making the same
CN110767657A (zh) * 2018-07-25 2020-02-07 爱思开海力士有限公司 半导体装置及半导体装置的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102635435B1 (ko) 2017-08-31 2024-02-13 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20190026418A (ko) 2017-09-05 2019-03-13 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20200107341A (ko) * 2019-03-07 2020-09-16 삼성전자주식회사 반도체 메모리 소자

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130084434A (ko) * 2012-01-17 2013-07-25 삼성전자주식회사 3차원 반도체 장치의 제조 방법
US20130334589A1 (en) * 2012-06-18 2013-12-19 SK Hynix Inc. Semiconductor device and method of manufacturing the same
US20150162342A1 (en) * 2013-12-09 2015-06-11 SK Hynix Inc. Semiconductor device and method of manufacturing the same
CN105374795A (zh) * 2014-08-28 2016-03-02 爱思开海力士有限公司 具有稳定结构的半导体器件及其制造方法
CN105977257A (zh) * 2015-03-11 2016-09-28 爱思开海力士有限公司 半导体器件及其制造方法
CN106409837A (zh) * 2015-07-27 2017-02-15 旺宏电子股份有限公司 存储器及其制作方法
CN108063142A (zh) * 2016-11-08 2018-05-22 爱思开海力士有限公司 半导体装置及其制造方法
US20180294274A1 (en) * 2017-04-10 2018-10-11 Samsung Electronics Co., Ltd. Three-dimensional semiconductor device
CN109346469A (zh) * 2017-08-01 2019-02-15 爱思开海力士有限公司 半导体器件及其制造方法
WO2020005335A1 (en) * 2018-06-27 2020-01-02 Sandisk Technologies Llc Three-dimensional memory device containing multilevel drain select gate isolation and methods of making the same
CN110767657A (zh) * 2018-07-25 2020-02-07 爱思开海力士有限公司 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
US20210351198A1 (en) 2021-11-11
KR20210136455A (ko) 2021-11-17
US20230200064A1 (en) 2023-06-22
US11610913B2 (en) 2023-03-21

Similar Documents

Publication Publication Date Title
US11037939B2 (en) Semiconductor device and method of manufacturing the same
US10930657B2 (en) Semiconductor device and method of manufacturing the same
US9524903B2 (en) Interconnection structure, semiconductor device, and method of manufacturing the same
US10930666B2 (en) Semiconductor device and method of manufacturing the same
CN108933141B (zh) 半导体器件及其制造方法
US10283518B2 (en) Semiconductor device and method of manufacturing the same
US10014058B2 (en) Semiconductor device and method of manufacturing the same
CN109346469B (zh) 半导体器件及其制造方法
CN108630694B (zh) 半导体器件及其制造方法
CN111863831A (zh) 半导体装置的制造方法
US20240107769A1 (en) Semiconductor memory device including a plurality of memory blocks and method of manufacturing the same
CN113629060A (zh) 半导体装置及半导体装置的制造方法
CN113078162A (zh) 半导体装置及该半导体装置的制造方法
US11848266B2 (en) Three-dimensional semiconductor device
US20230032560A1 (en) Semiconductor device and method of manufacturing the semiconductor device
US20230126213A1 (en) Semiconductor memory device and method of manufacturing the semiconductor memory device
CN115483214A (zh) 半导体装置和制造半导体装置的方法
CN116782656A (zh) 三维半导体设备和制造三维半导体设备的方法
KR20220120974A (ko) 메모리 장치 및 그 제조방법
CN112563279A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination