CN113611684A - 半导体结构及半导体布局结构 - Google Patents
半导体结构及半导体布局结构 Download PDFInfo
- Publication number
- CN113611684A CN113611684A CN202110464090.XA CN202110464090A CN113611684A CN 113611684 A CN113611684 A CN 113611684A CN 202110464090 A CN202110464090 A CN 202110464090A CN 113611684 A CN113611684 A CN 113611684A
- Authority
- CN
- China
- Prior art keywords
- isolation
- semiconductor
- structures
- active regions
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000002955 isolation Methods 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000007664 blowing Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910001092 metal group alloy Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Semiconductor Lasers (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种半导体结构及半导体布局结构，半导体布局结构包含基板、多个栅极结构及多个导电结构。基板包含沿第一方向延伸的多个主动区，其中多个主动区通过隔离结构彼此分隔。多个栅极结构沿垂直于第一方向的第二方向构横跨多个主动区，其中每个主动区包含一对源极/漏极部分位于栅极结构的相对侧。多个导电结构嵌入在隔离结构的第一部分中，其中隔离结构设置在第一方向上相邻的多个主动区之间，多个导电结构沿第二方向延伸，并通过隔离结构与源极/漏极部分分隔。借此，本发明的半导体布局结构可以减小单位单元的尺寸，从而达到高装置密度。
Description
技术领域
本发明是有关于一种半导体结构及半导体布局结构。更具体地，本发明是有关于具有反熔丝结构的半导体结构及半导体布局结构。
背景技术
熔丝(fuse)元件常用于半导体装置中，例如半导体存储器或逻辑装置。反熔丝具有与熔丝相反的电气特性，并且可以通过将有缺陷的单元更换为冗余单元来修复有缺陷的单元。
通常，一个反熔丝需要由与其相邻的一个控制栅极来控制。因此，将一个记忆胞(unit cell)定义为1T1C，表示一个晶体管(栅极)和一个电容(反熔丝)。但是，当反熔丝数量增加时，传统的1T1C结构将占据很大的面积。为了实现高密度记忆单元或冗余，记忆胞应尽可能小。
发明内容
本发明的目的在于提供一种半导体结构及半导体布局结构，可以减小单位单元的尺寸，从而达到高装置密度。
根据本发明的各种实施方式，提供一种半导体布局结构包含基板、多个栅极结构及多个导电结构。基板包含沿第一方向延伸的多个主动区，其中主动区通过隔离结构彼此分隔。栅极结构沿垂直于第一方向的第二方向构横跨主动区，其中每个主动区包含一对源极/漏极部分位于栅极结构的相对侧。导电结构嵌入在隔离结构的第一部分中，其中隔离结构设置在第一方向上相邻的主动区之间，导电结构沿第二方向延伸，并通过隔离结构与源极/漏极部分分隔。
根据本发明的某些实施方式，隔离结构的第一部分包含设置在主动区之间的底部隔离结构、及设置在底部隔离结构之上，且沿第一方向延伸到隔离结构的第一部分的相对侧的主动区中的顶部隔离结构。
根据本发明的某些实施方式，导电结构具有侧壁，侧壁的一部分被顶部隔离结构覆盖。
根据本发明的某些实施方式，隔离结构的第一部分具有宽度大于导电结构在第一方向上的宽度。
根据本发明的某些实施方式，隔离结构还包含第二部分设置于第二方向上的主动区域之间。
根据本发明的某些实施方式，第一栅极结构及第二栅极结构设置在主动区上，且主动区具有共用源极/漏极部分与第一栅极结构及第二栅极结构共享。
根据本发明的某些实施方式，半导体布局结构还包含分别连接至导电结构、源极/漏极部分、及栅极结构的多个接触插塞。
根据本发明的某些实施方式，半导体布局结构还包含沿第一方向延伸，且通过接触插塞连接至栅极结构的多条连接线。
根据本发明的各种实施方式，提供一种半导体结构包含基板、第一晶体管及第二晶体管、隔离结构、以及导电结构。基板具有彼此分隔的第一主动区及第二主动区。第一晶体管及第二晶体管分别设置在第一主动区及第二主动区中。隔离结构设置在第一晶体管及第二晶体管之间，其中隔离结构具有突出部分横向地延伸至第一主动区及第二主动区中。导电结构嵌入在隔离结构中，其中导电结构与第一晶体管及第二晶体管通过隔离结构的突出部分分隔。
根据本发明的某些实施方式，导电结构具有侧壁，侧壁的一部分被隔离结构的突出部分覆盖。
根据本发明的某些实施方式，隔离结构具有宽度大于导电结构的宽度。
根据本发明的某些实施方式，第一晶体管及第二晶体管分别包含栅极结构位于基板上、以及一对源极/漏极部分位于基板中。
根据本发明的某些实施方式，源极/漏极部分具有下表面位于导电结构的下表面下方。
根据本发明的某些实施方式，隔离结构的突出部分具有上表面与源极/漏极部分的上表面齐平。
根据本发明的某些实施方式，半导体结构还包含多个接触插塞分别连接至导电结构、源极/漏极部分中远离导电结构的一个、以及栅极结构。
与现有技术相比，根据本发明的半导体结构及半导体布局结构，可以减小单位单元的尺寸，从而达到高装置密度。
附图说明
当读到随附的附图时，从以下详细的叙述可充分了解本发明的各方面。值得注意的是，根据工业上的标准实务，各种特征不是按比例绘制。事实上，为了清楚的讨论，各种特征的尺寸可任意增加或减少。
图1为根据本发明的某些实施方式绘示的半导体布局结构的俯视图。
图2为根据本发明的某些实施方式的沿图1的线段A-A截取的截面图。
图3为根据本发明的某些实施方式绘示的具有一对烧断(blown out)反熔丝结构的半导体布局结构的俯视图。
图4为根据本发明的某些实施方式的沿图3的线段A-A截取的截面图。
主要附图标记说明：
100-基板，102a、102b、102c、104a、104b、104c、106a、106b、106c-主动区，200-隔离结构，202-第一部分，204-第二部分，202U-顶部隔离结构，202L-底部隔离结构，206、316、326-上表面，210、210a、210b、210c-导电结构，214、314、324-下表面，300、302a、302b、302c、340a、304b、304c、306a、306b、306c-晶体管，310、320-栅极结构，312、322-源极/漏极部分，400、410、420、430-接触插塞，502、504、506-连接线，1000-半导体布局结构，A-A’-线段，AF1、AF2-反熔丝结构，W1、W2-宽度。
具体实施方式
以下公开内容提供许多不同实施例或实例，以便实现各个实施例的不同特征。下文描述部件及排列的特定实例以简化本发明内容。当然，此等实例仅为实例且不意欲为限制性。举例而言，在随后描述中在第二特征上方或在第二特征上第一特征的形成可包括第一及第二特征形成为直接接触的实施例，以及也可包括额外特征可形成在第一及第二特征之间，使得第一及第二特征可不直接接触的实施例。另外，本发明在各实例中可重复元件符号及/或字母。此重复为出于简单清楚的目的，且本身不指示所论述各实施例及/或配置之间的关系。
在本文中使用空间相对用语，例如“下方”、“之下”、“上方”、“之上”等，这是为了便于叙述一元件或特征与另一元件或特征之间的相对关系，如图中所绘示。这些空间上的相对用语的真实意义包含其他的方位。例如，当附图上下翻转180度时，一元件与另一元件之间的关系，可能从“下方”、“之下”变成“上方”、“之上”。此外，本文中所使用的空间上的相对叙述也应作同样的解释。
图1为根据本发明的某些实施方式绘示的半导体布局结构1000的俯视图。请参考图1。半导体布局结构1000基板100、多个晶体管300、及多个导电结构210a、210b、210c。半导体布局结构1000可以选择性包含其他元件，将在以下叙述。
基板100包含多个沿着第一方向D1延伸的主动区(例如主动区102a、102b、102c、104a、104b、104c、106a、106b、106c)，且这些主动区通过隔离结构200彼此分隔。例如，每个主动区102a、102b、102c、104a、104b、104c、106a、106b、106c沿着第一方向D1综长延伸。主动区102a、102b及102c在第一方向D1上彼此分离。举例而言，主动区102a、104a及106a彼此平行且在垂直于第一方向D1的第二方向D2上分开。在一些实施方式中，基板100可以是由硅或碳化硅制成的单晶半导体基板或多晶半导体基板、由硅锗等制成的化合物半导体基板、绝缘体上硅(SOI)基板等。应了解到，可以根据需要改变主动区的数量、尺寸和布置。
晶体管300可以包含分别设置在主动区102a、102b、102c、104a、104b、104c、106a、106以及106c中的晶体管302a、302b、302c、304a、304b、304c、306a、306b以及306c，如图1所示。在一些实施方式中，晶体管300分别设置在基板100的p型井区(p-well region)(未图示)。例如，晶体管302a包含栅极结构310及一对源极/漏极部分312。栅极结构310设置在基板100上，且沿垂直于第一方向D1的第二方向D2延伸穿过主动区102a。在一些实施方式中，栅极结构310包含多晶硅、金属诸如铝(Al)、铜(Cu)或钨(W)、其他导电材料或其组合。源极/漏极部分312设置在每个栅极结构310的相对侧。在一些实施方式中，源极/漏极部分312掺杂有N型掺杂剂，例如磷或砷。
在一些实施方式中，第一栅极结构(与导电结构210b相邻的栅极结构310)及第二栅极结构(与导电结构210a相邻的栅极结构310)设置在每一个主动区域上(例如，主动区102a)。如图1所示，两个栅极结构310沿着第二方向D2跨过主动区102a。源极/漏极部分312设置在栅极结构310的两侧。因此，主动区102a具有被栅极结构310共享的共用源极/漏极部分312(即，栅极结构310之间的源极/漏极部分312)。晶体管(例如，图1所示的晶体管302b、302c、304a、304b、304c、306a、306b及306c)的材料和结构可以与晶体管302a相同，且下文中将不再重复描述。
隔离结构200使上述主动区之间绝缘。如图1所示，隔离结构200可以包含分别沿第一方向D1及第二方向D2延伸的第一部分202及第二部分204。例如，第一部分202分别插入在主动区102a、102b及102c之间，以在第一方向D1分隔这些主动区。隔离结构200的第二部分204分别插入在主动区102a、104a及106a之间，以在第二方向D2分隔这些主动区。在一些实施方式中，隔离结构200为浅沟槽隔离(STI)。在一些实施方式中，隔离结构200包含氧化硅、氮化硅、氮氧化硅、四乙氧基硅烷(TEOS)或氟化物掺杂的硅酸盐(FSG)。在一些实施方式中，第一部分202的材料与第二部分204相同。在其他实施方式中，第一部分202的材料与第二部分204不同。
导电结构(例如，导电结构210a、210b及210c)嵌入隔离结构200的第一部分202中，并沿第二方向D2延伸。例如，导电结构210b经过主动区102a、102b、104a、104b、106a及106b。在一些实施方式中，导电结构210a、210b及210c包含导电材料(例如多晶硅、金属、金属合金)、其他合适的材料和/或其组合。
半导体布局结构1000还可以包含多个接触插塞400分别与导电结构210a、210b、210c、源极/漏极部分312、322、332及栅极结构310、320、330接触。具体而言，多个接触插塞410分别耦接至导电结构210a、210b及210c。多个接触插塞420分别耦接至例如栅极结构310之间的源极/漏极部分312、栅极结构320之间的源极/漏极部分322、及栅极结构330之间的源极/漏极部分332。接触插塞430分别耦接至栅极结构310、320、330。在一些实施方式中，多个接触插塞400包含导电材料(例如多晶硅、金属、金属合金)、其他合适的材料和/或其组合。
在一些实施方式中，半导体布局结构1000还包含多个沿第一方向D1延伸的连接线502、504及506，如图1所示。连接线502、504及506可以分别经过主动区102a、102b、102c、主动区104a、104b、104c以及主动区106a、106b、106c。具体而言，连接线502通过接触插塞430连接至主动区102a、102b、102c中的栅极结构310、320、330。连接线504通过接触插塞430连接至主动区104a、104b、104c中的栅极结构310、320、330。类似地，连接线506通过接触插塞430连接至主动区106a、106b、106c中的栅极结构310、320、330。在一些实施方式中，连接线502、504、506包含导电材料(例如多晶硅、金属、金属合金)、其他合适的材料和/或其组合。
图2为根据本发明的某些实施方式的沿图1的线段A-A截取的截面图。请参考图2。基板100包含彼此分隔的主动区102a及102b。晶体管302a、302b分别设置在主动区102a及102b中。晶体管302a包含栅极结构310及一对源极/漏极部分312。类似地，晶体管302b包含栅极结构320及一对源极/漏极部分322。在一些实施方式中，每个栅极结构310、320包含基板100上的闸电极、以及一个或多个栅极介电层(未图示)设置在基板100与闸电极之间。
隔离结构200的第一部分202设置在晶体管302a、302b之间。隔离结构200的第一部分202包含底部隔离结构202L及位于其上的顶部隔离结构200U。具体而言，底部隔离结构202L设置在主动区102a及102b之间，且顶部隔离结构200U设置在底部隔离结构202L上，并延伸到隔离结构200的第一部分202的相对侧上的有主动区102a及102b中。因此，顶部隔离结构202U沿第二方向D2由底部隔离结构202L的侧壁横向地突出至主动区102a及102b中。在一些实施方式中，隔离结构200的顶部隔离结构202U具有上表面206与源极/漏极部分312及322的上表面316、326齐平。在一些实施方式中，源极/漏极部分312及322分别具有与隔离结构200的顶部隔离结构202U的上表面206齐平的上表面316及上表面326。如图2所示，导电结构210b设置在主动区102a及102b之间，且通过顶部隔离结构202U与相邻的源极/漏极部分312及322分隔。在一些实施方式中，导电结构210b的下表面214位于源极/漏极部分312及322的下表面314、324下方。也就是说，导电结构210b具有一部分的侧壁212被隔离结构200的顶部隔离结构202U覆盖。在一些实施方式中，隔离结构200的第一部分202的宽度W1大于导电结构210b的宽度W2。其他导电结构(例如，导电结构210a、210c)的构造可以与导电结构210b相同，且下文中将不再重复描述。
多个接触插塞420分别形成在远离隔离结构200的第一部分202的源极/漏极部分312、322上。在一些实施方式中，接触插塞420可以穿过覆盖在晶体管302a、302b及导电结构210b之上的层间介电层(未图示)以耦接源极/漏极部分312及322。
如图2所示，一对反熔丝结构AF1、AF2形成在主动区102a及102b之间。导电结构210b作为反熔丝结构AF1、AF2的顶板。源极/漏极部分312及322分别作为反熔丝结构AF1、AF2的底板。隔离结构200的顶部隔离结构202U作为反熔丝结构AF1、AF2的顶板与底板之间的介电层。具体而言，反熔丝结构AF1包含导电结构210b、顶部隔离结构202U、以及与晶体管302a共享的源极/漏极部分312。类似地，反熔丝结构AF2包含导电结构210b、顶部隔离结构202U、以及与晶体管302b共享的源极/漏极部分322。其他反熔丝结构可以形成在其他主动区之间。例如，另一对反熔丝结构可以形成在主动区104a及104b(绘示于图1)之间，并且导电结构210b及顶部隔离结构202U也可以分别作为顶板及介电层。
图3为根据本发明的某些实施方式绘示的具有一对烧断的反熔丝结构AF1、AF2的半导体布局结构1000的俯视图。图4为根据本发明的某些实施方式的沿图3的线段A-A截取的截面图。
请参考图3。在烧断如图2所示的反熔丝结构AF1、AF2的期间，电压(例如，1V)被施加到连接线502以选择晶体管302a、302b、302c，电压(例如，6V)被施加到导电结构210b，并且栅极结构310之间的源极/漏极部分312及栅极结构320之间的源极/漏极部分322通过接触插塞420接地。因此，如图4所示，反熔丝结构AF1、AF2两端(即，源极/漏极部分312、322与导电结构210)之间的电压差使介电层(即，顶部隔离结构202U)破裂(rupture)。如此，反熔丝结构AF1、AF2被击穿(breakdown)且变为低电阻，而在半导体布局结构1000中未选择的其他反熔丝结构维持高电阻。也就是说，例如，半导体布局结构1000中的导电结构210c与主动区102b、102c之间的顶部隔离结构202U没有破裂。一对反熔丝结构AF1、AF2可以同时被烧断并产生导电路径，使得烧断效率增加。
如上所述，根据本发明的实施方式，提供一种半导体布局结构。在本发明的半导体布局结构中，隔离结构分隔多个主动区。多个晶体管分别设置在主动区中，且一对反熔丝结构设置在相邻的主动区之间。具体而言，每个反熔丝结构的底板是相邻晶体管的源极/漏极部分。也就是说，晶体管与相邻的反熔丝结构共享一个源极/漏极部分。反熔丝结构的顶板嵌入在隔离结构中，此隔离结构分隔相邻主动区中的晶体管，使得一对反熔丝结构具有相同的顶板。反熔丝结构的介电层为设置在顶板与共享源极/漏极部分之间的隔离结构。因此，一对反熔丝结构可以同时被熔断，使得熔断效率增加。本发明的半导体布局结构包含多个单位单元(unit cells)，其具有一个晶体管及一个反熔丝结构。由于反熔丝结构的顶板形成为嵌入隔离结构中，因此可以减小单位单元的尺寸，从而达到高装置密度。
虽然本发明已经以实施方式公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种变动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
Claims (16)
1.一种半导体布局结构，其特征在于，包含：
基板，包含沿第一方向延伸的多个主动区，其中所述多个主动区通过隔离结构彼此分隔；
多个栅极结构，沿垂直于所述第一方向的第二方向构横跨所述多个主动区，其中所述多个主动区中的每一个包含一对源极/漏极部分位于各所述栅极结构的相对侧；以及
多个导电结构，嵌入在所述隔离结构的第一部分中，其中所述隔离结构设置在所述第一方向上相邻的所述多个主动区之间，所述多个导电结构沿所述第二方向延伸，并通过所述隔离结构与所述源极/漏极部分分隔。
2.如权利要求1所述的半导体布局结构，其特征在于，所述隔离结构的所述第一部分包含：
底部隔离结构，设置在所述多个主动区之间；以及
顶部隔离结构，设置在所述底部隔离结构之上，且沿所述第一方向延伸到所述隔离结构的所述第一部分的相对侧的所述多个主动区中。
3.如权利要求2所述的半导体布局结构，其特征在于，所述多个导电结构具有侧壁，所述侧壁的一部分被所述顶部隔离结构覆盖。
4.如权利要求1所述的半导体布局结构，其特征在于，所述隔离结构的所述第一部分具有宽度大于所述多个导电结构在所述第一方向上的宽度。
5.如权利要求1所述的半导体布局结构，其特征在于，所述隔离结构还包含第二部分，设置于所述第二方向上的所述多个主动区域之间。
6.如权利要求1所述的半导体布局结构，其特征在于，第一栅极结构及第二栅极结构设置在各所述主动区上，且各所述主动区具有共用源极/漏极部分与所述第一栅极结构及所述第二栅极结构共享。
7.如权利要求1所述的半导体布局结构，其特征在于，还包含分别连接至所述多个导电结构、所述一对源极/漏极部分、及所述多个栅极结构的多个接触插塞。
8.如权利要求7所述的半导体布局结构，其特征在于，还包含沿所述第一方向延伸，且通过所述多个接触插塞连接至所述栅极结构的多条连接线。
9.一半导体结构，其特征在于，包含：
基板，具有彼此分隔的第一主动区及第二主动区；
第一晶体管及第二晶体管，分别设置在所述第一主动区及所述第二主动区中；
隔离结构，设置在所述第一晶体管及所述第二晶体管之间，其中所述隔离结构具有突出部分横向地延伸至所述第一主动区及所述第二主动区中；以及
导电结构，嵌入在所述隔离结构中，其中所述导电结构与所述第一晶体管及所述第二晶体管通过所述隔离结构的所述突出部分分隔。
10.如权利要求9所述的半导体结构，其特征在于，所述导电结构具有侧壁，所述侧壁的一部分被所述隔离结构的所述突出部分覆盖。
11.如权利要求9所述的半导体结构，其特征在于，所述隔离结构具有宽度大于所述导电结构的宽度。
12.如权利要求9所述的半导体结构，其特征在于，所述第一晶体管及所述第二晶体管分别包含栅极结构位于所述基板上、及一对源极/漏极部分位于所述基板中。
13.如权利要求12所述的半导体结构，其特征在于，所述一对源极/漏极部分具有下表面位于所述导电结构的下表面下方。
14.如权利要求12所述的半导体结构，其特征在于，所述隔离结构的所述突出部分具有上表面与所述一对源极/漏极部分的上表面齐平。
15.如权利要求12所述的半导体结构，其特征在于，还包含多个接触插塞分别连接至所述导电结构、所述一对源极/漏极部分中远离所述导电结构的一个、以及所述栅极结构。
16.如权利要求15所述的半导体结构，其特征在于，还包含连接线耦接至所述栅极结构。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/865,428 | 2020-05-04 | ||
| US16/865,429 US11315918B2 (en) | 2020-05-04 | 2020-05-04 | Semiconductor structure and semiconductor layout structure |
| US16/865,428 US11107730B1 (en) | 2020-05-04 | 2020-05-04 | Method of manufacturing semiconductor device with anti-fuse structures |
| US16/865,429 | 2020-05-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113611684A true CN113611684A (zh) | 2021-11-05 |
Family
ID=78303374
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110463759.3A Pending CN113611703A (zh) | 2020-05-04 | 2021-04-28 | 制造半导体结构的方法 |
| CN202110464090.XA Pending CN113611684A (zh) | 2020-05-04 | 2021-04-28 | 半导体结构及半导体布局结构 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110463759.3A Pending CN113611703A (zh) | 2020-05-04 | 2021-04-28 | 制造半导体结构的方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (2) | CN113611703A (zh) |
| TW (2) | TWI749953B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020160581A1 (en) * | 2001-04-26 | 2002-10-31 | Shinichi Watanabe | Semiconductor device |
| US6512263B1 (en) * | 2000-09-22 | 2003-01-28 | Sandisk Corporation | Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming |
| US20050013163A1 (en) * | 2003-05-13 | 2005-01-20 | Richard Ferrant | Semiconductor memory cell, array, architecture and device, and method of operating same |
| US20120008364A1 (en) * | 2010-07-06 | 2012-01-12 | Maxchip Electronics Corp. | One time programmable memory and the manufacturing method and operation method thereof |
| US20120261733A1 (en) * | 2011-04-13 | 2012-10-18 | Elpida Memory, Inc. | Semiconductor device and method for manufacturing the same |
| TW201351568A (zh) * | 2012-04-27 | 2013-12-16 | Sony Corp | 記憶體器件，半導體單元及其操作方法，以及電子裝置 |
| US20140332749A1 (en) * | 2013-05-08 | 2014-11-13 | Sony Corporation | Semiconductor device and method of manufacturing same |
| CN108735710A (zh) * | 2017-04-14 | 2018-11-02 | 中芯国际集成电路制造(上海)有限公司 | 反熔丝结构电路及其形成方法 |
| US20180358356A1 (en) * | 2017-06-12 | 2018-12-13 | Micron Technology, Inc. | Apparatus Comprising Antifuse Cells |
| CN109962070A (zh) * | 2017-12-26 | 2019-07-02 | 南亚科技股份有限公司 | 晶体管元件和半导体布局结构 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100739658B1 (ko) * | 2006-07-03 | 2007-07-13 | 삼성전자주식회사 | 반도체 장치의 제조 방법. |
| CN102160178B (zh) * | 2008-09-19 | 2013-06-19 | 株式会社半导体能源研究所 | 半导体器件 |
| US8741697B2 (en) * | 2011-09-14 | 2014-06-03 | Semiconductor Components Industries, Llc | Electronic device including a nonvolatile memory structure having an antifuse component and a process of forming the same |
| US8530283B2 (en) * | 2011-09-14 | 2013-09-10 | Semiconductor Components Industries, Llc | Process for forming an electronic device including a nonvolatile memory structure having an antifuse component |
| US20140264444A1 (en) * | 2013-03-13 | 2014-09-18 | International Business Machines Corporation | Stress-enhancing selective epitaxial deposition of embedded source and drain regions |
| EP3105790B1 (en) * | 2014-02-11 | 2020-04-29 | Intel Corporation | Method for manufacturing an embedded fuse comprising conductor backfill |
| JP6345107B2 (ja) * | 2014-12-25 | 2018-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| WO2016179113A1 (en) * | 2015-05-07 | 2016-11-10 | Finscale Inc. | Super-thin channel transistor structure, fabrication, and applications |
| US9806084B1 (en) * | 2016-06-06 | 2017-10-31 | International Business Machines Corporation | Anti-fuse with reduced programming voltage |
| US9852982B1 (en) * | 2016-06-22 | 2017-12-26 | Globalfoundries Inc. | Anti-fuses with reduced programming voltages |
| US10395745B2 (en) * | 2016-10-21 | 2019-08-27 | Synposys, Inc. | One-time programmable bitcell with native anti-fuse |
| US10825931B2 (en) * | 2018-02-13 | 2020-11-03 | Nanya Technology Corporation | Semiconductor device with undercutted-gate and method of fabricating the same |
| US10453792B2 (en) * | 2018-03-20 | 2019-10-22 | International Business Machines Corporation | High density antifuse co-integrated with vertical FET |
| JP6989460B2 (ja) * | 2018-08-10 | 2022-01-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2020
- 2020-12-17 TW TW109144776A patent/TWI749953B/zh active
-
2021
- 2021-01-19 TW TW110101978A patent/TWI779462B/zh active
- 2021-04-28 CN CN202110463759.3A patent/CN113611703A/zh active Pending
- 2021-04-28 CN CN202110464090.XA patent/CN113611684A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6512263B1 (en) * | 2000-09-22 | 2003-01-28 | Sandisk Corporation | Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming |
| US20020160581A1 (en) * | 2001-04-26 | 2002-10-31 | Shinichi Watanabe | Semiconductor device |
| US20050013163A1 (en) * | 2003-05-13 | 2005-01-20 | Richard Ferrant | Semiconductor memory cell, array, architecture and device, and method of operating same |
| US20120008364A1 (en) * | 2010-07-06 | 2012-01-12 | Maxchip Electronics Corp. | One time programmable memory and the manufacturing method and operation method thereof |
| US20120261733A1 (en) * | 2011-04-13 | 2012-10-18 | Elpida Memory, Inc. | Semiconductor device and method for manufacturing the same |
| TW201351568A (zh) * | 2012-04-27 | 2013-12-16 | Sony Corp | 記憶體器件，半導體單元及其操作方法，以及電子裝置 |
| US20140332749A1 (en) * | 2013-05-08 | 2014-11-13 | Sony Corporation | Semiconductor device and method of manufacturing same |
| CN108735710A (zh) * | 2017-04-14 | 2018-11-02 | 中芯国际集成电路制造(上海)有限公司 | 反熔丝结构电路及其形成方法 |
| US20180358356A1 (en) * | 2017-06-12 | 2018-12-13 | Micron Technology, Inc. | Apparatus Comprising Antifuse Cells |
| CN109962070A (zh) * | 2017-12-26 | 2019-07-02 | 南亚科技股份有限公司 | 晶体管元件和半导体布局结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202143396A (zh) | 2021-11-16 |
| TWI779462B (zh) | 2022-10-01 |
| TWI749953B (zh) | 2021-12-11 |
| TW202143495A (zh) | 2021-11-16 |
| CN113611703A (zh) | 2021-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210343695A1 (en) | Semiconductor structure and semiconductor layout structure | |
| US7269898B2 (en) | Method for making an edge intensive antifuse | |
| CN107039404B (zh) | 熔丝结构和包括熔丝结构的半导体器件 | |
| KR102369926B1 (ko) | 안티 퓨즈 소자, 안티 퓨즈 어레이 및 그 동작 방법 | |
| US20110241077A1 (en) | Integrated circuit 3d memory array and manufacturing method | |
| KR102390987B1 (ko) | 반도체 소자 및 이를 제조하기 위한 방법 | |
| KR20160125114A (ko) | 이-퓨즈를 구비하는 반도체장치 및 그 제조 방법 | |
| US11705435B2 (en) | Semiconductor device and method of fabricating the same | |
| US20020014680A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20230163132A1 (en) | Semiconductor devices including semiconductor pattern | |
| CN111668227B (zh) | 半导体装置 | |
| CN113611684A (zh) | 半导体结构及半导体布局结构 | |
| US11107730B1 (en) | Method of manufacturing semiconductor device with anti-fuse structures | |
| CN112951823A (zh) | 半导体器件 | |
| CN110752212A (zh) | 半导体器件 | |
| US20220302056A1 (en) | Semiconductor storage device and method for fabricating semiconductor storage device | |
| US12009346B2 (en) | Semiconductor device and method of fabricating the same | |
| US20240164102A1 (en) | Semiconductor storage device | |
| JPH1093081A (ja) | 半導体素子、半導体記憶装置、半導体素子の製造方法 | |
| US20220310633A1 (en) | One-time programmable memory array and manufacturing method thereof | |
| CN115810658A (zh) | 能够电控制阈值电压的晶体管和包括该晶体管的半导体器件 | |
| CN114068553A (zh) | 半导体器件及其制造方法 | |
| KR20030058280A (ko) | 불순물 영역의 퓨즈를 갖는 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |