CN113594139B - 基板及显示面板 - Google Patents
基板及显示面板 Download PDFInfo
- Publication number
- CN113594139B CN113594139B CN202110874601.5A CN202110874601A CN113594139B CN 113594139 B CN113594139 B CN 113594139B CN 202110874601 A CN202110874601 A CN 202110874601A CN 113594139 B CN113594139 B CN 113594139B
- Authority
- CN
- China
- Prior art keywords
- substrate
- electrostatic protection
- semiconductors
- semiconductor
- protection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 138
- 239000004065 semiconductor Substances 0.000 claims abstract description 242
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 24
- 230000003068 static effect Effects 0.000 description 14
- 230000005611 electricity Effects 0.000 description 13
- 239000000463 material Substances 0.000 description 13
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- SKRWFPLZQAAQSU-UHFFFAOYSA-N stibanylidynetin;hydrate Chemical compound O.[Sn].[Sb] SKRWFPLZQAAQSU-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本申请公开一种基板及显示面板。所述基板包括衬底、信号线、静电防护器件以及公共电极线。其中,静电防护器件包括多个交替排布的第一半导体和第二半导体,相邻的所述第一半导体和所述第二半导体接触连接,所述第一半导体和所述第二半导体的类型不同。且在所述第一半导体和所述第二半导体交替排布延伸的方向上,所述静电防护器件具有首端和尾端,所述信号与所述首端连接,所述公共电极线与所述尾端连接。本申请提供的静电防护器件的尺寸很小,利于实现显示面板的窄边框。
Description
技术领域
本申请涉及显示术领域,具体涉及一种基板及显示面板。
背景技术
静电损伤(Electro Static Discharg,ESD)是一种常见的现象,静电问题直接影响显示装置的生产良率。通常,采用在显示基板的四周设置静电防护电路的方式,将高压静电释放或均衡,以使显示装置在生产、运输及工作过程中免受静电伤害。
其中,静电防护电路通常采用薄膜晶体管作为静电保护的主要器件。目前已有的放电器件设计有二极管连接的晶体管(Diode TFT)以及浮空晶体管(Floating TFT)等。但是,为了满足静电防护的需求,薄膜晶体管的尺寸会设计的比较大,应用在显示面板中,难以实现窄边框。
发明内容
本申请提供一种基板及显示面板,以解决现有静电防护器件尺寸太大的技术问题。
本申请提供一种静电防护器件,其包括:
衬底;
信号线,设置在所述衬底上;
静电防护器件,设置在所述衬底上,所述静电防护器件包括多个交替排布的第一半导体和第二半导体,相邻的所述第一半导体和所述第二半导体接触连接,所述第一半导体和所述第二半导体的类型不同;以及
公共电极线,设置在所述衬底上;
其中,在所述第一半导体和所述第二半导体交替排布延伸的方向上,所述静电防护器件具有首端和尾端,所述信号线与所述首端连接,所述公共电极线与所述尾端连接。
可选的,在本申请一些实施例中,所述第一半导体为N型半导体或P型半导体,所述第二半导体为本征型半导体;
或者所述第一半导体为N型半导体,所述第二半导体为P型半导体。
可选的,在本申请一些实施例中,所述第一半导体和所述第二半导体的材料相同;
当所述第一半导体为N型半导体或P型半导体,所述第二半导体为本征型半导体时,所述第一半导体由所述第二半导体重掺杂得到。
可选的,在本申请一些实施例中,所述第一半导体和所述第二半导体同层交替排布。
可选的,在本申请一些实施例中,所述静电防护器件还包括第一绝缘层和第二绝缘层;
所述第一绝缘层设置在所述静电防护器件上,所述第一绝缘层包括至少一个绝缘部,每一所述绝缘部对应覆盖一所述第二半导体;
所述第二绝缘层设置在所述第一绝缘层上,并覆盖所述衬底、所述静电防护器件以及所述绝缘部;
其中,所述第二绝缘层上设有第一开口和第二开口,所述第一开口暴露出所述首端远离所述衬底的一侧表面,所述第二开口暴露出所述尾端远离所述衬底的一侧表面,所述信号线通过所述第一开口与所述首端连接,所述公共电极线通过所述第二开口与所述尾端连接。
可选的,在本申请一些实施例中,所述基板还包括第一连接电极和第二连接电极;
所述第一连接电极和所述第二连接电极设置在所述第二绝缘层上,所述信号线通过所述第一连接电极与所述首端连接,所述公共电极线通过所述第二连接电极与所述尾端连接。
可选的,在本申请一些实施例中,所述静电防护器件还包括金属层;所述金属层设置在所述第一绝缘层和所述第二绝缘层之间,所述金属层包括至少一金属部,每一所述金属部对应覆盖一所述绝缘部。
可选的,在本申请一些实施例中,所述第一半导体和所述第二半导体沿与所述衬底所在平面垂直的方向交替排布。
可选的,在本申请一些实施例中,所述静电防护器件还包括导电层、第一绝缘层以及第二绝缘层;
所述导电层设置在所述衬底上;
所述第一绝缘层设置在所述导电层上,所述第一绝缘层上设有过孔,所述过孔暴露出所述导电层远离所述衬底的一侧表面,所述半导体层设置在所述过孔内;
所述第二绝缘层设置在所述静电防护器件上,并覆盖所述静电防护器件、所述衬底、所述导电层以及所述第一绝缘层,所述第二绝缘层具有第一开口和第二开口,所述第一开口暴露出所述首端远离所述衬底的一侧表面,所述第二开口贯穿所述第二绝缘层和所述第一绝缘层,并暴露出所述导电层远离所述衬底的一侧表面,所述信号线通过所述第一开口与所述首端连接,所述公共电极线通过所述第二开口与所述尾端连接。
相应的,本申请还提供一种显示面板,其具有显示区和围绕所述显示区设置的非显示区,所述显示面板包括至少一如上述任一项所述的基板,所述静电防护器件位于所述非显示区。
本申请提供一种基板和显示面板。所述静电防护器件包括衬底、信号线、半导体层以及静电防护器件。其中,所述静电防护器件包括半导体层。所述半导体层包括多个交替排布的第一半导体和第二半导体,相邻的所述第一半导体和所述第二半导体接触连接,所述第一半导体和所述第二半导体的类型不同。本申请通过设置交替排布的第一半导体和第二半导体,形成静电防护器件。一方面,由于第一半导体和第二半导体体积小,即便多个交替排列,静电防护器件在基板中占用的空间也很小,在实现有效静电防护的基础上,利于实现显示面板的窄边框。另一方面,由于静电防护器件由第一半导体和第二半导体构成,即便失效也不会引起线路短路,从而避免影响基板的性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请提供的基板的一种平面结构示意图;
图2是本申请提供的基板的第一结构示意图;
图3是本申请提供的PN结的形成原理示意图;
图4是图3所示的PN结的伏安特性曲线示意图;
图5是本申请提供的基板的静电防护器件的一种平面结构示意图;
图6是图5所示的静电防护器件的等效电路示意图;
图7是图5所示的静电防护器件的伏安特性曲线示意图;
图8是本申请提供的静电防护器件的第二结构示意图;
图9是图2所示的静电防护器件的制备过程示意图;
图10是图8所示的静电防护器件的制备过程示意图;
图11是本申请提供的一种显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本申请保护的范围。此外,应当理解的是,此处所描述的具体实施方式仅用于说明和解释本申请,并不用于限制本申请。在本申请中,在未作相反说明的情况下,使用的方位词如“上”、“下”、“左”、“右”通常是指装置实际使用或工作状态下的上、下、左和右,具体为附图中的图面方向。
本申请提供一种基板及显示面板,以下进行详细说明。需要说明的是,以下实施例的描述顺序不作为对本申请实施例优选顺序的限定。且在以下实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其它实施例的相关描述。
请参阅图1和图2,图1是本申请提供的基板的一种平面结构示意图。图2是本申请提供的基板的第一结构示意图。在本申请中,基板100包括衬底10、信号线11、静电防护器件12以及公共电极线13。信号线11设置在衬底10上。静电防护器件12设置在衬底10上。静电防护器件12包括多个交替排布的第一半导体121和第二半导体122。相邻的第一半导体121和第二半导体122接触连接。第一半导体121和第二半导体122的类型不同。公共电极线13设置在衬底10上。其中,在第一半导体121和第二半导体122交替排布延伸的方向上,静电防护器件12具有相对设置的首端12A和尾端12B。信号线11与首端12A连接。公共电极线13与尾端12B连接。
由此,本申请通过设置多个交替排布的第一半导体121和第二半导体122,形成静电防护器件12,能够有效将信号线11上的静电释放,避免信号线11受到静电损伤,提高基板100的工作性能。此外,由于第一半导体121和第二半导体122的体积很小,即便多个交替排列,静电防护器件12的尺寸也很小,在实现有效静电防护的基础上,可以减小静电防护器件12在基板100上占用的空间。
在本申请中,衬底10的材料可以是玻璃、树脂或柔性PI(Polyimide,聚酰亚胺)。
在本申请中,基板100可以应用于LCD(Liquid Crystal Display,液晶显示器)。此时,基板100可以是彩膜基板或者阵列基板。基板100也可以应用于OLED(Organic Light-Emitting Diode,有机发光二极管)显示器。此时,基板100可以是OLED中的驱动基板。其中,驱动基板、彩膜基板或者阵列基板的结构为本领域技术人员熟知的技术,在此不再赘述。
进一步的,信号线11可以是基板100上的数据线、扫描线、电源走线等聚集有静电电荷的走线。本申请对此不作具体限定。
在本申请中,公共电极线13可以是接地线、公共电压线等。公共电极线13上的电压为0。当静电防护器件12打开时,可以将信号线11上的静电有效释放,防止静电损伤信号线11。
在本申请中,第一半导体121和第二半导体122的材料可以是单晶硅、低温多晶硅、氧化铟镓锌等。需要说明的是,第一半导体121和第二半导体122的材料可以相同,也可以不同。本申请设置第一半导体121和第二半导体122的材料相同,在将静电防护器件12集成设置在阵列基板或彩膜基板中时,可以简化工艺制程,提高生产效率。
其中,半导体类型可分为三种,分别是N型(电子浓度>空穴浓度)、I型(电子浓度=空穴浓度)和P型(电子浓度<空穴浓度)。具体的,P型半导体又称空穴型半导体,是以带正电的空穴导电为主的半导体。N型半导体又称电子型半导体。N型半导体即自由电子浓度远大于空穴浓度的杂质半导体。P型半导体可以通过离子注入法向本征型半导体中掺杂三价元素(如硼)形成。N型半导体可以通过离子注入法向本征型半导体中掺杂五价元素(如磷)形成。
其中,根据离子掺杂浓度,可分为重掺杂和轻掺杂。在本申请中,N型半导体或P型半导体可由本征型半导体重掺杂得到。重掺杂得到的N型半导体或P型半导体中的载流子更多,能够实现更高的电流增益。
在本申请中,第一半导体121可以是本征型半导体、N型半导体和P型半导体中的任一种。第二半导体122可以是本征型半导体、N型半导体和P型半导体中的任一种。并且,第一半导体121和第二半导体122的类型不同。
可以理解的是,不同类型的半导体接触时会形成不同界面。比如,当第二半导体122是本征型半导体时,第一半导体121可以是N型半导体或P型半导体。从而在第一半导体121和第二半导体122的交界面形成IN结或IP结。当第一半导体121是P型半导体时,第二半导体122可以是N型半导体。从而在第一半导体121和第二半导体122的交界面形成PN结。
当然,第一半导体121和第二半导体122的类型可以互换。上述列举不能理解为对本申请的限定。
可以理解的是,请参阅图3和图4。图3是本申请提供的PN结的形成原理示意图。图4是图3所示的PN结的伏安特性曲线示意图。可以理解的是,PN结由P型半导体(P区)和N型半导体(N区)形成。在P型半导体中,电子浓度<空穴浓度。在N型半导体中,电子浓度>空穴浓度。则在P区和N区的结界面两侧,由于浓度差,会产生扩散运动。同时,在P区和N区交界处,多数载流子浓度降低,P区出现正离子区,N区出现负离子区,内部会产生一个内电场,也即形成空间电荷区/耗尽区阻碍载流子的扩散(又称漂移运动)。当参与扩散运动和漂移运动的载流子数目相同时,达到动态平衡就形成了PN结。
进一步的,在PN结的两侧接入电压源V和电阻R。电压源V的正极和P区连接,电压源V的负极和N区连接。也即PN结接入正向电压,PN结处于导通状态,此时导通电压为正向导通电压Vth1。反之,PN结处于截止状态。在截止状态,PN结需工作在Δu区间内,当反向工作电压绝对值超过Vth2时,PN结被击穿损坏。
同理,IN结和PI结的形成原理均类似于PN结,IN结和PI结的伏安特性曲线也类似于PN结,在此不再赘述。
本申请以下各实施例均以第一半导体121为N型半导体,第二半导体122为本征型半导体为例进行说明。但不能理解为对本申请的限定。
具体的,请参阅图5-图7。图5是本申请提供的基板的静电防护器件的一种平面结构示意图。图6是图5所示的静电防护器件的等效电路示意图。图7是图5所示的静电防护器件的伏安特性曲线示意图。
如图5和图6所示,两个第一半导体121和一个第二半导体122交替排列形成两个反向串联的IN结。可以理解的是,一个IN结具有类似图3所示的伏安特性。两个反向串联的IN结即具备图6所示的伏安特性,可做为静电防护器件12。进一步地,若正常显示信号超出截止区范围,可通过设置更多个IN结的串联来增大截止区范围,进而满足正常显示需求。也即,可通过增加第一半导体121和第二半导体122的数量,形成更多个串联的IN结,以提高静电防护器件12的静电防护能力,避免信号线11受到静电损伤。
此外,当静电积累达到一定程度以后,即如果遭遇大电流或者瞬时大电荷冲击,容易导致薄膜晶体管栅极被击穿,从而引起显示基板中薄膜晶体管栅极和源漏电极之间的短路,进而引起信号线短路,影响显示。但是对于IN结而言,当静电电流过大,IN结被击穿失效时,IN结断开,形成断路而不会造成短路。因此,本申请还可以避免静电防护器件12失效导致的信号线11短路。
由此,本申请通过设置多个交替排布的第一半导体121和第二半导体122,形成静电防护器件12。第一方面,通过设置多个串联的IN结可以提高静电防护能力,有效释放基板100中的信号线11上的静电。第二方面,当静电电流过大,IN结被击穿失效时,IN结断开,可以避免静电防护器件12失效导致的信号线11短路,从而避免影响基板100的性能。第三方面,由于第一半导体121和第二半导体122体积小,即便多个交替排列,静电防护器件12的尺寸也很小,在实现有效静电防护的基础上,可以减小静电防护器件12在基板100上占用的空间。
请继续参阅图1和图2,在本申请中,第一半导体121和第二半导体122同层交替排布。具体的,第一半导体121和第二半导体122沿与衬底10所在平面平行的方向交替排布。
具体的,基板100还包括第一绝缘层14和第二绝缘层16。第一绝缘层14设置在静电防护器件12上。第一绝缘层14包括至少一个绝缘部141。每一绝缘部141对应覆盖一第二半导体122。第二绝缘层16设置在第一绝缘层14上,并覆盖衬底10、静电防护器件12以及绝缘部141。
其中,第二绝缘层16上设有第一开口161和第二开口162。在第一半导体121和第二半导体122交替排布延伸的方向上,第一开口161暴露出静电防护器件12的首端12A远离衬底10的一侧表面。第二开口162暴露出静电防护器件12的尾端12B远离衬底10的一侧表面。信号线11通过第一开口161与首端12A连接。公共电极线13通过第二开口162与尾端12B连接。
其中,第一绝缘层14和第二绝缘层16可由氧化铝、氧化硅、氮化硅、氮氧化硅、碳化硅、氧化钛、氧化锆、氧化锌等的任一种或多种无机材料形成。第一绝缘层14和第二绝缘层16用于阻水隔氧以及防止信号串扰。
其中,第一半导体121为N型半导体,第二半导体122为本征型半导体。第一半导体121第二半导体122可由进行离子重掺杂得到。
其中,第一半导体121设置有3个。第二半导体122设置有2个。第一半导体121和第二半导体122沿平行于衬底10所在平面的方向交替排布,形成多个IN结,能有效提高静电防护器件12的防静电能力,进而避免信号线11被静电损伤。
需要说明的是,本实施例仅为示例,在实际生产中,可根据静电防护需求,设计第一半导体121和第二半导体122的数量。
可以理解的是,第一半导体121由第二半导体122进行离子掺杂得到。因此,在离子掺杂过程中,需要对第二半导体122进行遮挡,然后对第一半导体121进行离子注入。在本申请中,可以利用绝缘部141作为掩模,实现对第二半导体122的遮挡保护,从而减少光罩制程。
可选的,在本申请中,基板100还包括金属层15。金属层15设置在第一绝缘层14和第二绝缘层16之间。金属层15包括至少一金属部151,每一金属部151对应覆盖一绝缘部141。
进一步的,在本申请中,基板100还包括第一连接电极21和第二连接电极22。第一连接电极21和第二连接电极22设置在第二绝缘层16上。当信号线11以及公共电极线13(图2中未示出)与静电防护器件12相隔多层膜层设置时,信号线11可通过第一连接电极21与首端12A连接。公共电极线13可通过第二连接电极22与尾端12B连接。
在本申请中,当发生ESD时,信号线11上出现静电脉冲(一般几千伏特,持续几十微秒),信号线11与地之间的电压非常大,静电防护器件12打开。信号线11、静电防护器件12以及公共电极线13形成一通路,静电电荷通过静电防护器件12被释放掉,避免对信号线11造成损伤。
其中,第一连接电极21和第二连接电极22的材料可以是氧化铟锡(ITO)、铜(Cu)、银(Ag)、铝(Al)掺杂氧化锌(AZO)或氧化锑锡(ATO)中的一种或几种的组合。第一连接电极21和第二连接电极22也可采用Mo(钼)/Al、ITO/Ag/ITO或ITO/Al/ITO的叠层结构等。其中,上述材料中的透明金属氧化物材料具有很好的导电性和透明性,并且厚度较小,利于实现基板100的轻薄化。
可以理解的是,在制备基板100的过程中,可以以金属部151为掩模,对第一绝缘层14进行图案化处理,形成绝缘部141。然后,同时以绝缘部141和第一金属部151为掩模,对第二半导体122遮挡保护,以完成对第一半导体121的离子注入。进一步减少了光罩制程,且由于绝缘部141和第一金属部151的共同遮挡,可有效防止离子注入第二半导体122。
本实施例设置多个第一半导体121和第二半导体122同层交替排布,在实现静电防护器件12的静电防护功能的同时,便于减薄静电防护器件12的厚度,进而实现基板100的薄型化。
请参阅图1和图8,图8是本申请提供的基板的第二结构示意图。与上述各实施例所述的基板100的不同之处至少在于,在本实施例的基板200中,第一半导体121和第二半导体122沿与衬底10所在平面垂直的方向交替排布。
具体的,基板200还包括导电层18、第一绝缘层14以及第二绝缘层16。导电层18设置在衬底10上。第一绝缘层14设置在导电层18上。第一绝缘层14上设有过孔142。过孔142暴露出导电层18远离衬底10的一侧表面。静电防护器件12设置在过孔142内。第二绝缘层16设置在静电防护器件12上,并覆盖静电防护器件12、衬底10、导电层18以及第一绝缘层14。第二绝缘层16具有第一开口161和第二开口162。第一开口161暴露出静电防护器件12的首端12A远离衬底10的一侧表面。第二开口162贯穿第二绝缘层16和第一绝缘层14,并暴露出导电层18远离衬底10的一侧表面。信号线11通过第一开口161与静电防护器件12的首端12A连接。公共电极线13通过第二开口162与静电防护器件12的尾端12B连接。
同理,基板100还包括第一连接电极21和第二连接电极22。第一连接电极21和第二连接电极22设置在第二绝缘层16上。信号线11(图8中未示出)通过第一连接电极21与首端12A连接。公共电极线13(图8中未示出)通过第二连接电极22与尾端12B连接。
其中,第一半导体121设置有3个。第二半导体122设置有2个。第一半导体121和第二半导体122沿竖直于衬底10的方向交替排布,形成多个IN结,能有效提高静电防护器件12的防静电能力。
同理,本实施例仅为示例,在实际生产中,可根据静电防护需求,设置第一半导体121和第二半导体122的数量。
在本实施例中,导电层18的材料可以是导电性优、遮光性好的金属,一般为钼、铜、铝或复合金属。一方面,导电层18作为信号线11与静电防护器件12之间的桥接线,实现了信号线11与静电防护器件12的连通。另一方面,导电层18可作为静电防护器件12的遮挡层,有效对来自衬底10侧的光照或环境光进行反射或吸收,能够明显避免环境光及其他光源对第一半导体121以及第二半导体122的性能的破坏,从而提高静电防护器件12的性能。
本实施例设置多个第一半导体121和第二半导体122沿垂直于衬底10所在平面的方向垂直排布,可以减小静电防护器件12的横向尺寸,以适应不同的基板200。
相应的,请参阅图9,图9是图2所示的静电防护器件的制备方法过程示意图。
具体的,首先提供一衬底10。衬底10的材料可以是玻璃、树脂或柔性PI(Polyimide,聚酰亚胺)。
然后,在衬底10上形成半导体层。半导体层的材料可以是单晶硅、低温多晶硅、氧化铟镓锌等。
接着,在半导体层上依次形成第一绝缘层14和金属层15。对金属层15进行图案化处理形成至少一金属部151。以金属部151为掩模,对第一绝缘层14进行图案化处理,形成绝缘部141。半导体层被每一绝缘部141覆盖的部分为第二半导体122。以绝缘部141和第一金属部151为掩模,对未被绝缘部141覆盖的半导体层部分进行离子掺杂处理,以形成第一半导体121。
最后,在金属层15远离衬底10的一侧形成第二绝缘层16。对第二绝缘层16进行图案化处理,形成第一开口161和第二开口162。在第一半导体121和第二半导体122交替排布延伸的方向上,第一开口161暴露出静电防护器件12的首端12A远离衬底10的一侧表面。第二开口162暴露出静电防护器件12的尾端12B远离衬底10的一侧表面。信号线11通过第一开口161与首端12A连接。公共电极线13通过第二开口162与尾端12B连接。
本方法在同一层形成多个交替排布的第一半导体121和第二半导体122,在实现静电防护器件12的静电防护功能的同时,便于实现基板100的薄型化。并且,可采用同一离子注入工艺同时形成多个第一半导体121,简化了制成工艺。此外,将绝缘部141和第一金属部151作为掩模对第二半导体122进行遮挡保护,完成离子注入工艺,减少了光罩制程。并且由于绝缘部141和第一金属部151的共同遮挡,可有效防止离子注入第二半导体122。
请参阅图10,图10是图8所示的静电防护器件的制备方法过程示意图。
具体的,首先提供一衬底10。衬底10的材料可以是玻璃、树脂或柔性PI(Polyimide,聚酰亚胺)。
然后,在衬底10上依次形成导电层18和第一绝缘层14。对第一绝缘层14进行图案化处理,形成过孔142。过孔142暴露出导电层18远离衬底10的一侧表面。
接着,在过孔142内依次交替形成第一半导体121和第二半导体122。第一半导体121和第二半导体122的材料可以是单晶硅、低温多晶硅、氧化铟镓锌等。当第二半导体122为本征型半导体时,第一半导体121可由第二半导体122离子掺杂形成。
最后,在静电防护器件12上依次形成第二绝缘层16、第一连接电极21和第二连接电极22。对第二绝缘层16进行图案化处理,形成第一开口161和第二开口162。第一开口161暴露出静电防护器件12的首端12A远离衬底10的一侧表面。第二开口162贯穿第二绝缘层16和第一绝缘层14,并暴露出导电层18远离衬底10的一侧表面。第一连接电极21通过第一开口161与静电防护器件12的首端12A连接。第二连接电极22通过第二开口162与静电防护器件12的尾端12B连接。
本方法将多个第一半导体121和第二半导体122设置成竖直结构,可以减小静电防护器件12的横向尺寸,以适应不同的基板200。
此外,需要说明的是,当基板100为阵列基板时,静电防护器件12可以与阵列基板采用同样的工艺形成。具体的,可采用CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)工艺,在同一衬底10上制备P型半导体和N型半导体。或者采用单极性工艺,在同一衬底10上制备P型半导体和本征型半导体型,如LTPS(Low TemperaturePoly-Silicon,低温多晶硅)工艺。又或者,在同一衬底10上制备N型半导体和本征型半导体型,如IGZO/a-Si(氧化铟镓锌/单晶硅)工艺。
本申请还提供一种显示面板。请参阅图1和图11,图11是本申请提供的显示面板的一种结构示意图。其中,显示面板1000具有显示区AA和围绕显示区AA设置的非显示区NA。显示面板1000包括至少一上述任一实施例所述的基板100或基板200。本申请以下实施例均以显示面板1000包括基板100为例进行说明,但不能理解为对本申请的限定。
其中,基板100包括静电防护器件12。静电防护器件12位于非显示区NA。
其中,静电防护器件12可以设置在显示面板1000中的线路端口处,以防止静电破坏面内的线路。
比如,显示面板1000包括多条扫描线20和多条数据线30。数据线30和扫描线20交叉设置。其中,扫描线20的两端可以分别设置一静电防护器件12。数据线30的端口也可以设置一静电防护器件12。静电防护器件12的尾端12B与公共电极线13连接。公共电极线13上的电压为0。公共电极线13可以是接地线GND或公共电压线COM。则扫描线20或数据线30上的静电较大,静电防护器件12导通时,可将静电有效导出,防止静电破坏面内的线路。
当然,显示面板1000中还包括多种其它线路,在静电电荷堆积较多的区域或线路上均可对应设置静电防护器件12。
此外,本申请的显示面板1000可以是OLED显示面板或者LCD显示面板。本申请对此不做具体限定。
本申请提供一种显示面板1000其包括基板100。基板100包括衬底、信号线、静电防护器件12以及公共电极线13。其中,静电防护器件12包括多个交替排布的第一半导体和第二半导体,相邻的第一半导体和第二半导体接触连接,第一半导体和第二半导体的类型不同。本申请在显示面板1000中设置静电防护器件12,一方面,由于第一半导体和第二半导体体积小,即便多个交替排列,静电防护器件12占用的空间也很小,在实现有效静电防护的基础上,利于实现显示面板1000的窄边框。另一方面,由第一半导体和第二半导体构成的静电防护器件12,即便失效也不会引起线路短路,从而避免影响显示面板1000的画面显示。
以上对本申请提供的基板及显示面板进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的一般技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (8)
1.一种基板,其特征在于,包括:
衬底;
信号线,设置在所述衬底上;
静电防护器件,设置在所述衬底上,所述静电防护器件包括多个同层交替排布的第一半导体和第二半导体,相邻的所述第一半导体和所述第二半导体接触连接,所述第一半导体和所述第二半导体的类型不同;以及
公共电极线,设置在所述衬底上;
其中,在所述第一半导体和所述第二半导体交替排布延伸的方向上,所述静电防护器件具有首端和尾端,所述信号线与所述首端连接,所述公共电极线与所述尾端连接;
第一绝缘层,所述第一绝缘层设置在所述静电防护器件上,所述第一绝缘层包括至少一个绝缘部,每一所述绝缘部对应覆盖一所述第二半导体;
第二绝缘层,所述第二绝缘层设置在所述第一绝缘层上,并覆盖所述衬底、所述静电防护器件以及所述绝缘部,所述第二绝缘层上设有第一开口和第二开口,所述第一开口暴露出所述首端远离所述衬底的一侧表面,所述第二开口暴露出所述尾端远离所述衬底的一侧表面,所述信号线通过所述第一开口与所述首端连接,所述公共电极线通过所述第二开口与所述尾端连接。
2.根据权利要求1所述的基板,其特征在于,所述第一半导体为N型半导体或P型半导体,所述第二半导体为本征型半导体。
3.根据权利要求1所述的基板,其特征在于,所述第一半导体为N型半导体,所述第二半导体为P型半导体。
4.根据权利要求1所述的基板,其特征在于,所述基板还包括第一连接电极和第二连接电极;
所述第一连接电极和所述第二连接电极设置在所述第二绝缘层上,所述信号线通过所述第一连接电极与所述首端连接,所述公共电极线通过所述第二连接电极与所述尾端连接。
5.根据权利要求4所述的基板,其特征在于,所述静电防护器件还包括金属层;所述金属层设置在所述第一绝缘层和所述第二绝缘层之间,所述金属层包括至少一金属部,每一所述金属部对应覆盖一所述绝缘部。
6.一种基板,其特征在于,包括:
衬底;
信号线,设置在所述衬底上;
静电防护器件,设置在所述衬底上,所述静电防护器件包括多个交替排布的第一半导体和第二半导体,相邻的所述第一半导体和所述第二半导体接触连接,所述第一半导体和所述第二半导体的类型不同;以及
公共电极线,设置在所述衬底上;
其中,在所述第一半导体和所述第二半导体交替排布延伸的方向上,所述静电防护器件具有首端和尾端,所述信号线与所述首端连接,所述公共电极线与所述尾端连接;
所述第一半导体和所述第二半导体沿与所述衬底所在平面垂直的方向交替排布。
7.根据权利要求6所述的基板,其特征在于,所述静电防护器件还包括导电层、第一绝缘层以及第二绝缘层;
所述导电层设置在所述衬底上;
所述第一绝缘层设置在所述导电层上,所述第一绝缘层上设有过孔,所述过孔暴露出所述导电层远离所述衬底的一侧表面,所述静电防护器件设置在所述过孔内;
所述第二绝缘层设置在所述静电防护器件上,并覆盖所述静电防护器件、所述衬底、所述导电层以及所述第一绝缘层,所述第二绝缘层具有第一开口和第二开口,所述第一开口暴露出所述首端远离所述衬底的一侧表面,所述第二开口贯穿所述第二绝缘层和所述第一绝缘层,并暴露出所述导电层远离所述衬底的一侧表面,所述信号线通过所述第一开口与所述首端连接,所述公共电极线过所述第二开口与所述尾端连接。
8.一种显示面板,其特征在于,具有显示区和围绕所述显示区设置的非显示区,所述显示面板包括至少一如权利要求1-7任一项所述的基板,所述静电防护器件位于所述非显示区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110874601.5A CN113594139B (zh) | 2021-07-30 | 2021-07-30 | 基板及显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110874601.5A CN113594139B (zh) | 2021-07-30 | 2021-07-30 | 基板及显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113594139A CN113594139A (zh) | 2021-11-02 |
CN113594139B true CN113594139B (zh) | 2023-12-05 |
Family
ID=78252917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110874601.5A Active CN113594139B (zh) | 2021-07-30 | 2021-07-30 | 基板及显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113594139B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5973359A (en) * | 1997-11-13 | 1999-10-26 | Fuji Electric Co., Ltd. | MOS type semiconductor device |
CN101064309A (zh) * | 2006-04-28 | 2007-10-31 | 日产自动车株式会社 | 半导体装置及其制造方法 |
CN101604103A (zh) * | 2008-06-13 | 2009-12-16 | 乐金显示有限公司 | 液晶显示器设备的阵列基板 |
CN205376539U (zh) * | 2016-02-22 | 2016-07-06 | 鄂尔多斯市源盛光电有限责任公司 | 二极管、阵列基板、显示装置 |
CN107195628A (zh) * | 2016-03-15 | 2017-09-22 | 英飞凌科技德累斯顿有限责任公司 | 半导体器件 |
CN112289685A (zh) * | 2019-07-22 | 2021-01-29 | 长鑫存储技术有限公司 | Pin二极管及其形成方法、静电保护结构 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8466514B2 (en) * | 2011-10-17 | 2013-06-18 | Force Mos Technology Co., Ltd. | Semiconductor power device integrated with improved gate source ESD clamp diodes |
DE102017108047A1 (de) * | 2017-04-13 | 2018-10-18 | Infineon Technologies Ag | Halbleitervorrichtung mit struktur zum schutz gegen elektrostatische entladung |
-
2021
- 2021-07-30 CN CN202110874601.5A patent/CN113594139B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5973359A (en) * | 1997-11-13 | 1999-10-26 | Fuji Electric Co., Ltd. | MOS type semiconductor device |
CN101064309A (zh) * | 2006-04-28 | 2007-10-31 | 日产自动车株式会社 | 半导体装置及其制造方法 |
CN101604103A (zh) * | 2008-06-13 | 2009-12-16 | 乐金显示有限公司 | 液晶显示器设备的阵列基板 |
CN205376539U (zh) * | 2016-02-22 | 2016-07-06 | 鄂尔多斯市源盛光电有限责任公司 | 二极管、阵列基板、显示装置 |
CN107195628A (zh) * | 2016-03-15 | 2017-09-22 | 英飞凌科技德累斯顿有限责任公司 | 半导体器件 |
CN112289685A (zh) * | 2019-07-22 | 2021-01-29 | 长鑫存储技术有限公司 | Pin二极管及其形成方法、静电保护结构 |
Also Published As
Publication number | Publication date |
---|---|
CN113594139A (zh) | 2021-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106328689B (zh) | 薄膜晶体管基板和包括该薄膜晶体管基板的显示装置 | |
CN108022946B (zh) | 有机发光显示装置 | |
KR100678858B1 (ko) | 유기전계발광 소자 및 그 제조 방법 | |
CN107871757B (zh) | 有机发光二极管阵列基板及其制备方法、显示装置 | |
CN100530646C (zh) | 发光器件及其制造方法 | |
CN100364105C (zh) | 简化制造工艺的有源矩阵有机电致发光器件及其制造方法 | |
EP2759874B1 (en) | Circuit for preventing static electricity and display device having the same | |
CN105261655B (zh) | 薄膜晶体管 | |
KR101100885B1 (ko) | 유기 발광 표시 장치용 박막 트랜지스터 표시판 | |
KR101448002B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR20150073611A (ko) | 유기발광다이오드 표시장치 및 그 제조방법 | |
KR20070088288A (ko) | 박막트랜지스터 패널 | |
KR20120072173A (ko) | 유기전계 발광소자용 기판 | |
CN111524954A (zh) | 显示基板及其维修方法、显示装置 | |
CN104716160A (zh) | 有机发光显示装置 | |
US7642547B2 (en) | Light emitting device and method of manufacturing the same | |
CN113745265A (zh) | Micro LED显示面板及其制备方法 | |
KR20200100181A (ko) | 디스플레이 패널, 디스플레이 스크린 및 디스플레이 단말기 | |
CN113629072A (zh) | 阵列基板及其制备方法、显示面板 | |
CN115207001A (zh) | 一种显示面板 | |
KR20150044736A (ko) | 박막 트랜지스터 어레이 기판, 유기 발광 표시 장치, 및 박막 트랜지스터 어레이 기판의 제조 방법 | |
US20210399142A1 (en) | Thin Film Transistor Array Substrate and Display Device | |
CN113903797A (zh) | 主动元件及其制造方法 | |
WO2024066716A1 (zh) | 显示基板、显示模组及显示装置 | |
CN112992999A (zh) | 显示母板及显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |