CN205376539U - 二极管、阵列基板、显示装置 - Google Patents

Abstract

本实用新型提供一种二极管、阵列基板、显示装置，属于静电释放防护技术领域，其可解决现有的二极管因面积大、电容高而不适用于阵列基板中的问题。本实用新型的二极管包括设于基底上方的P型半导体区、N型半导体区，以及分别与P型半导体区和N型半导体区连接的阳极和阴极，所述P型半导体区和N型半导体区处在同一层中且侧面相互接触；所述P型半导体区和N型半导体区的接触面具有至少一个弯折。

Description

二极管、阵列基板、显示装置

技术领域

本实用新型属于静电释放防护技术领域，具体涉及一种二极管、阵列基板、显示装置。

背景技术

显示装置的阵列基板中设有栅极线、数据线等引线，在制备、使用过程中，当这些引线上累积了大量的静电荷时，可能会产生静电释放(ESD,ElectroStaticDischarge)并导致电路损伤。

为此，现有阵列基板中的部分引线如图1所示，通过两个薄膜晶体管分别连接高电压端口VGH和低电压端口VGL，组成ESD防护电路。这样接法的薄膜晶体管等效于反接的二极管，当引线中累计的正电荷或负电荷达到一定量时可分别经薄膜晶体管从高电压端口VGH或低电压端口VGL释放，以避免电路损伤。

但是，由于薄膜晶体管的结构和作用机理，故其响应时间较慢，一般在数微秒，因此面对一些突发情况时往往来不及反应，仍可能造成电路损伤。而传统的二极管虽然相应速度较快，但其占用的面积较大，电容值也高，故不适用于阵列基板中。

实用新型内容

本实用新型针对现有的二极管因面积大、电容高而不适用于阵列基板中的问题，提供一种面积小且电容值低的二极管、阵列基板、显示装置。

解决本实用新型技术问题所采用的技术方案是一种二极管，包括设于基底上方的P型半导体区、N型半导体区，以及分别与P型半导体区和N型半导体区连接的阳极和阴极，且

所述P型半导体区和N型半导体区处在同一层中且侧面相互接触；

所述P型半导体区和N型半导体区的接触面具有至少一个弯折。

优选的是，所述N型半导体区在基底上的投影为矩形，所述矩形的至少三个侧面被P型半导体区在基底上的投影包围。

优选的是，所述P型半导体区在基底上的投影为矩形，所述矩形的至少三个侧面被N型半导体区在基底上的投影包围。

优选的是，所述P型半导体区包括轻掺杂P型半导体区和重掺杂P型半导体区，其中轻掺杂P型半导体区与N型半导体区接触，阳极与重掺杂P型半导体区连接。

优选的是，所述N型半导体区包括轻掺杂N型半导体区和重掺杂N型半导体区，其中轻掺杂N型半导体区与P型半导体区接触，阴极与重掺杂N型半导体区连接。

优选的是，所述二极管还包括：至少一个覆盖所述P型半导体区和N型半导体区的绝缘层，所述阳极和阴极设于绝缘层上方，并通过所述绝缘层中的过孔分别与P型半导体区和N型半导体区连接。

解决本实用新型技术问题所采用的技术方案是一种阵列基板，其包括：

引线；

与至少部分所述引线相连的二极管，所述二极管为上述的二极管。

优选的是，每条所述引线与两个所述二极管相连，其中一个所述二极管的阳极与引线相连，阴极与高电压端口连接，另一个所述二极管的阴极与引线相连，阳极与低电压端口连接。

优选的是，所述引线包括栅极线和/或数据线。

解决本实用新型技术问题所采用的技术方案是一种显示装置，其包括：

上述的阵列基板。

本实施例的二极管中两型半导体区是同层并通过侧面接触的，且其接触面具有弯折，故在半导体区所占总面积不变的情况下两型半导体区的实际接触面积(PN结面积)增大，二极管的面积和电容降低，由此该二极管适用于阵列基板中，可使ESD防护电路的响应速度加快，防护效果改善。

附图说明

图1为现有的ESD电路的电路图；

图2为本实用新型的实施例的一种二极管的俯视结构示意图；

图3为本实用新型的实施例的一种二极管的剖面结构示意图；

图4为本实用新型的实施例的一种二极管制备过程中的一个剖面结构示意图；

图5为本实用新型的实施例的一种二极管制备过程中的另一个剖面结构示意图；

图6为本实用新型的实施例的一种二极管制备过程中的另一个剖面结构示意图；

图7为本实用新型的实施例的另一种二极管的剖面结构示意图；

图8为本实用新型的实施例的一种ESD电路的电路图；

其中，附图标记为：

1、N型半导体区；11、轻掺杂N型半导体区；12、重掺杂N型半导体区；2、P型半导体区；21、轻掺杂P型半导体区；22、重掺杂P型半导体区；31、阴极；32、阳极；81、缓冲层；82、栅绝缘层；83、层间绝缘层；84、平坦化层；85、钝化层；9、基底；高电压端口、VGH；低电压端口、VGL。

具体实施方式

为使本领域技术人员更好地理解本实用新型的技术方案，下面结合附图和具体实施方式对本实用新型作进一步详细描述。

实施例1：

如图2至图6所示，本实施例提供一种二极管，包括设于基底9上方的P型半导体区2、N型半导体区1，以及分别与P型半导体区2和N型半导体区1连接的阳极32和阴极31，其中，

P型半导体区2和N型半导体区1处在同一层中且侧面相互接触；

P型半导体区2和N型半导体区1的接触面具有至少一个弯折。

也就是说，如图3所示，与现有的二极管不同，本实施例的二极管中，从层间关系上看，P型半导体区2和N型半导体区1并不是叠置的，而是在水平方向上处于同一个层中(但并不表示二者必然同步形成)；由此，P型半导体区2和N型半导体区1不是上下表面相互接触，而是“侧面”相互接触。

在此基础上，如图2所示，P型半导体区2和N型半导体区1的接触面具有弯折(或者说二者的分解分界线不是直线而是折线)，从而在半导体区所占面积不变的情况下，P型半导体区2和N型半导体区1的实际接触面积可较高，PN结的面积较大。

本实施例的二极管中，P型半导体区2和N型半导体区1通过侧面接触且接触面有弯折，故可在半导体区所占据的总面积较小的情况下获得较大的PN结面积，从而减小二极管所占的面积及相应的电容，使二极管可被用于阵列基板的EDS防护电路中，加快EDS防护电路的响应速度，起到更好的防护效果。

优选的，N型半导体区1在基底9上的投影为矩形，矩形的至少三个侧面被P型半导体区2在基底9上的投影包围。

也就是说，如图2所示，N型半导体区1是矩形的，且P型半导体区2包围该矩形的三个侧面，从而形成“半包围”结构。在半导体区所占总面积相同的情况下，半包围结构可有效提高两型半导体区侧面的接触面积，且利于改善二极管中的电流分布，提高二极管的性能；同时，在实际应用中，以上半包围结构比较简单，易于形成，而一些其他形式的半导体区边界(比如锯齿、梳妆等)虽然理论上可更有效的提高接触面积，但其结构过于复杂，难以实现。

当然，如果以上N型半导体区1和P型半导体区2为其他的形式，也是可行的，例如P型半导体区2可“全包围”N型半导体区1的四面，或N型半导体区1也可为三角形等其他形状。

更优选的，P型半导体区2包括轻掺杂P型半导体区21和重掺杂P型半导体区22，其中轻掺杂P型半导体区21与N型半导体区1接触，阳极32与重掺杂P型半导体区22连接。

也就是说，可如图3所示，将P型半导体区2分重掺杂的衬底区和轻掺杂外延区(当然衬底区和外延区也是同层并通过侧面接触的)，其中衬底区用于与电极(阳极32)接触，而外延区则与N型半导体区1接触以组成PN结，此时N型半导体区1可为轻掺杂形式。其中，将半导体区分为衬底区和外延区以改善二极管性能的方式是已有的，在此不再详细描述。

具体的，可通过控制掺杂形式，使以上二极管为TVS(TransientVoltageSuppressor)二极管，TVS二极管也称瞬变电压抑制二极管，其具有可承受的瞬态功率大、响应速度极快(皮秒级)、漏电流低、击穿电压小、箝位电压易控制、无损坏极限等诸多优点，故特别适用于ESD防护电路中。

优选的，以上二极管还包括至少一个覆盖P型半导体区2和N型半导体区1的绝缘层，阳极32和阴极31设于绝缘层上方，并通过绝缘层中的过孔分别与P型半导体区2和N型半导体区1连接。

如图3所示，二极管中必然包括阴极31和阳极32，而在阵列基板的使用环境中，通常还包括多个绝缘层(如栅绝缘层82、层间绝缘层83等)，为此可用这些绝缘层覆盖各型半导体区，并使阴极31、阳极32通过绝缘层中的过孔与各型半导体区相连。

例如，以下提供一种阵列基板中的二极管的具体制备方法，其包括以下步骤：

S01、在基底9上的缓冲层81(Buffer)上形成侧面接触的P型半导体区2和N型半导体区1，得到如图4所示的结构。

其中，P型半导体区2和N型半导体区1可由不同的半导体材料分别形成，且若P型半导体区2包括轻掺杂P型半导体区21和重掺杂P型半导体区22，则这两区可通过在同种半导体材料中进行不同浓度的掺杂(如硼掺杂)获得。

S02、依次形成覆盖各型半导体区的栅绝缘层82(GI)、层间绝缘层83(ILD)，得到如图5所示的结构。

S03、在栅绝缘层82(GI)、层间绝缘层83(ILD)中形成过孔，之后形成阳极32和阴极31，阳极32和阴极31分别通过孔与各型半导体区相连，得到如图6所示的结构。

优选的，此时的阳极32和阴极31可与数据线、源极、漏极等同步形成，从而阳极32和阴极31可直接与数据线相连。

S04、继续形成覆盖阳极32和阴极31的平坦化层84(PLN)、钝化层85(PVX)等，得到如图3所示的二极管。

当然，在以上制备过程中，还应包括形成栅极、栅极线、有源区、像素电极、公共电极等其他阵列基板中已知结构的步骤，在此不再详细描述。

实施例2：

如图7所示，本实施例提供一种二极管，其具有与实施例1的二极管相似的结构，二者的别在于，本实施例的二极管中，P型半导体区2在基底9上的投影为矩形，矩形的至少三个侧面被N型半导体区1在基底9上的投影包围。

更优选的，作为本实施例的另一种方式，N型半导体区1包括轻掺杂N型半导体区11和重掺杂N型半导体区12，其中轻掺杂N型半导体区11与P型半导体区2接触，阴极31与重掺杂N型半导体区12连接。

也就是说，本实施例的二极管中，各区半导体的类型与实施例1相对应，是N型半导体区1半包围P型半导体区2，且是N型半导体区1分为轻掺杂的外延区和重掺杂的衬底区。

当然，本实施例的二极管的其他结构也可采取与实施例1相应或相同的形式，例如其中也可包括绝缘层，而阳极32、阴极31也通过绝缘层中的过孔与各型半导体区相连；再如，其中的二极管也可为TVS二极管，从而实现更好的性能等。

由于该二极管的具体形式可与实施例1对应，故在此不再详细描述。

实施例3：

如图8所示，本实施例提供一种阵列基板，其包括：

引线；

与至少部分引线相连的二极管，二极管为上述二极管。

本实施例的阵列基板中，ESD防护电路中采用以上的二极管，从而达到了更好的保护效果。

优选的，每条引线与两个二极管相连，其中一个二极管的阳极与引线相连，阴极与高电压端口VGH连接，另一个二极管的阴极与引线相连，阳极与低电压端口VGL连接。

也就是说，与引线相连的ESD防护电路可采用如图8所示的结构，即两个二极管均反接在引线上，从而当引线上静电荷过量时可进行释放，而在平时引线正常工作时又不对其造成影响。

优选的，引线包括栅极线和/或数据线。

也就是说，以上引线可以是栅极线、数据线等。当然若引线还包括公共电极线等其他类型，也是可行的。

实施例4：

本实施例提供一种显示装置，其包括上述任意一种阵列基板。

本实施例的显示装置中包括上述的阵列基板。

具体的，该显示装置可为液晶显示面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。

Claims (10)

1.一种二极管，包括设于基底上方的P型半导体区、N型半导体区，以及分别与P型半导体区和N型半导体区连接的阳极和阴极，其特征在于，

所述P型半导体区和N型半导体区处在同一层中且侧面相互接触；

所述P型半导体区和N型半导体区的接触面具有至少一个弯折。

2.根据权利要求1所述的二极管，其特征在于，

所述N型半导体区在基底上的投影为矩形，所述矩形的至少三个侧面被P型半导体区在基底上的投影包围。

3.根据权利要求1所述的二极管，其特征在于，

所述P型半导体区在基底上的投影为矩形，所述矩形的至少三个侧面被N型半导体区在基底上的投影包围。

4.根据权利要求1所述的二极管，其特征在于，

所述P型半导体区包括轻掺杂P型半导体区和重掺杂P型半导体区，其中轻掺杂P型半导体区与N型半导体区接触，阳极与重掺杂P型半导体区连接。

5.根据权利要求1所述的二极管，其特征在于，

所述N型半导体区包括轻掺杂N型半导体区和重掺杂N型半导体区，其中轻掺杂N型半导体区与P型半导体区接触，阴极与重掺杂N型半导体区连接。

6.根据权利要求1所述的二极管，其特征在于，还包括：

至少一个覆盖所述P型半导体区和N型半导体区的绝缘层，所述阳极和阴极设于绝缘层上方，并通过所述绝缘层中的过孔分别与P型半导体区和N型半导体区连接。

7.一种阵列基板，其特征在于，包括：

引线；

与至少部分所述引线相连的二极管，所述二极管为权利要求1至6中任意一项所述的二极管。

8.根据权利要求7所述的阵列基板，其特征在于，

每条所述引线与两个所述二极管相连，其中一个所述二极管的阳极与引线相连，阴极与高电压端口连接，另一个所述二极管的阴极与引线相连，阳极与低电压端口连接。

9.根据权利要求7所述的阵列基板，其特征在于，

所述引线包括栅极线和/或数据线。

10.一种显示装置，其特征在于，包括：

权利要求7至9中任意一项所述的阵列基板。