CN113544997A - 用于低频异步数据捕集的采样点识别 - Google Patents
用于低频异步数据捕集的采样点识别 Download PDFInfo
- Publication number
- CN113544997A CN113544997A CN202080017527.9A CN202080017527A CN113544997A CN 113544997 A CN113544997 A CN 113544997A CN 202080017527 A CN202080017527 A CN 202080017527A CN 113544997 A CN113544997 A CN 113544997A
- Authority
- CN
- China
- Prior art keywords
- data
- clock
- edge
- sampling
- clock frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
- H04L7/0276—Self-sustaining, e.g. by tuned delay line and a feedback path to a logical gate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0041—Delay of data signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种异步数据捕集设备(300)包括边沿扩展检测器电路(310)、时钟发生器(320)和数据采样电路(330)。边沿扩展检测器电路使用作为第二时钟频率的数倍的第一时钟频率,识别以第二时钟频率传输到设备(305)的数据流中的转变,并基于所识别的转变确定采样点(315)。时钟发生器基于采样点来调整相位偏移并生成具有第二时钟频率和经调整的相位偏移的时钟信号(325)。数据采样电路使用第二时钟频率并在采样点处对数据流进行采样。在一些实施方式中,边沿扩展检测器确定与所识别的转变隔离的采样点,并且时钟发生器调整相位偏移以在采样点处引起上升沿。
Description
背景技术
在异步通信系统中,通信端点不共享公共时钟信号,而是依赖于数据流本身内的开始信号和停止信号。传统的异步通信接收器对传入数据流进行过采样,通常是四倍或八倍。例如,对于传入数据的每一位,接收器对传入数据进行八次采样,从而产生所获取数据的八位。然后处理所获取数据的八位以确定那一个传入数据位的值,例如通过多数轮询或其他过滤方法。
八倍的过采样要求接收器以高频时钟速率运行,其为预期数据时钟速率的八倍。以如此高频率的时钟速率运行并执行大量的后采样处理以确定传入数据位的值对于接收器来说是资源密集的。接收器必须执行高速数据捕集,将获取的位存储在大数据缓冲区中,转移大量数据等。这些传统的过采样和后采样处理技术的资源密集特性很难在带宽和系统时钟频率有限的传统微控制器上实现。
发明内容
一种异步数据捕集设备包括边沿扩展检测器电路、耦合到边沿扩展检测器电路的时钟发生器和耦合到时钟发生器的数据采样电路。边沿扩展检测器电路被配置为使用作为第二时钟频率的数倍的第一时钟频率。边沿扩展检测器电路还被配置为识别以第二时钟频率传输到数据捕集设备的数据流中的转变,并基于数据流中的所识别的转变来确定采样点。时钟发生器被配置为基于采样点调整相位偏移并生成具有第二时钟频率和经调整的相位偏移的时钟信号。数据采样电路被配置为使用第二时钟频率并在采样点处对数据流进行采样。
在一些实施方式中,边沿扩展检测器电路被配置为确定采样点,以使得采样点与所识别的转变隔离。在一些实施方式中,时钟发生器被配置为基于采样点调整相位偏移,以使得时钟信号在采样点处具有上升沿。在一些实施方式中,边沿扩展检测器电路包括边沿检测器子电路以及耦合到边沿检测器子电路的移位寄存器。边沿检测器子电路被配置为接收数据流并识别数据流中的转变。在一些实施方式中,移位寄存器包括循环移位寄存器。
在一些实施方式中,边沿检测器子电路包括具有用于接收数据流的输入的第一触发器以及耦合到第一触发器的第二触发器。边沿检测器子电路还包括耦合到第一和第二触发器的第一逻辑门以及耦合到第一逻辑门和移位寄存器的输出的第二逻辑门。在一些实施方式中,第一逻辑门是XOR逻辑门并且第二逻辑门是OR逻辑门。
一种用于在异步通信接口系统中对数据进行采样的方法包括以系统时钟频率对传入数据流进行过采样,并且识别传入数据流中的转变。该方法还包括确定传入数据流的数据时钟频率的边沿扩展,其中系统时钟频率是数据时钟频率的数倍,并且基于所确定的边沿扩展确定采样点。该方法还包括基于所确定的采样点调整相位偏移,并且生成具有数据时钟速率和经调整的相位偏移的时钟信号。该方法还包括基于所生成的时钟信号以数据时钟频率对传入数据流进行采样。
在一些实施方式中,该方法还包括调整相位偏移以使得生成的时钟信号在采样点处具有上升沿。在一些实施方式中,该方法还包括确定采样点与所确定的边沿扩展隔离。在那些实施方式中,该方法还包括验证采样点与所确定的边沿扩展隔离。响应于采样点与所确定的边沿扩展隔离,该方法包括对传入数据流进行采样。响应于采样点未与所确定的边沿扩展隔离,该方法包括确定修正采样点。在一些实施方式中,修正采样点基于修正边沿扩展。
附图说明
为了详细描述各种示例,现在将参考附图,其中:
图1示出了示例异步通信接口系统。
图2示出了异步通信接口系统的示例时序图。
图3以框图形式示出了异步通信接口系统中包括的示例接收器。
图4以框图形式示出了示例边沿扩展检测器。
图5示出了示例边沿扩展检测器中的部件的示例时序图。
图6A-图6B示出了移位寄存器中用于两个不同边沿扩展的示例值。
图7示出了可由相位对齐的时钟发生器生成的不同相移时钟信号。
图8示出了用于在示例异步通信系统中识别和选择适当的低频相位调整时钟信号的状态图。
具体实施方式
异步通信系统中的过采样和后采样处理的传统技术是资源密集的,并且通常难以在带宽和系统时钟频率有限的设备上实现。所公开的异步通信设备使用过采样来确定传入数据的数据时钟频率的边沿扩展,并基于边沿扩展选择适当的采样点。所公开的异步通信设备基于对应于数据时钟频率的低频时钟在适当的采样点处对传入数据进行采样。这将资源密集型过采样技术限制为学习边沿扩展而不是接收所有传入数据,从而降低功耗,并降低用于分析过采样位的存储和处理能力。
示例异步通信设备包括边沿扩展检测器电路、时钟发生器和数据采样电路。边沿扩展检测器电路使用高频系统时钟,并识别传入数据流中的转变。边沿扩展检测器还基于所识别的转变来选择采样点。在一些实施方式中,边沿扩展检测器电路选择与传入数据流的所确定的边沿扩展隔离的采样点。时钟发生器基于采样点调整相位偏移,并生成具有经调整的相位偏移的低频时钟信号。数据采样电路使用基于由时钟发生器生成的时钟信号的低频时钟,并在采样点处对传入数据流进行采样。
在一些实施方式中,时钟发生器调整相位偏移,使得所生成的时钟信号在采样点处具有上升沿。在一些示例中,边沿扩展检测器电路包括边沿检测器子电路和移位寄存器。边沿检测器子电路包括两个触发器,这些触发器被配置为将传入数据流和传入数据流的延迟副本提供给XOR逻辑门,该XOR逻辑门识别传入数据流中的转变。OR逻辑门将XOR逻辑门的输出与移位寄存器的输出进行比较,并将结果输出到移位寄存器。这确保了由于时钟抖动等原因导致的传入时钟数据速率的变化在边沿扩展中表现出来。
图1示出了常规异步通信接口系统100的示例。通信接口系统100可以在任何种类的主控/伺服通信应用中实现,例如用于位置编码器系统。通信接口系统100包括通过通信电缆135互连的主控微控制器110和伺服微控制器150。因为主控微控制器110和伺服微控制器150可能相隔数百米,所以它们之间的电缆数量被最小化以降低成本。因此,主控微控制器110和伺服微控制器150被配置为经由通信电缆135实现异步通信并且不共享公共时钟信号。
主控微控制器110包括发射器115和接收器120,并且伺服微控制器150包括发射器155和接收器160。通信电缆135被配置为在主控微控制器110和伺服微控制器150之间发送信号,例如从主控微控制器110请求到伺服微控制器150的主控数据信号以及从伺服微控制器150到主控微控制器110的伺服数据信号。因此,通信接口系统100可以通过电缆135实现异步双向通信。
图2示出了异步通信接口系统的示例时序图,例如图1中所示的异步通信接口系统100。传入数据210显示从伺服微控制器150发送到主控微控制器110的数据的值,并且数据时钟频率220显示伺服微控制器150发送数据210的时钟频率Fd。采样值230显示主控微控制器110从数据210中取得的样本的值,并且系统时钟频率240显示主控微控制器110对传入数据210进行采样的时钟频率Fs。
主控微控制器110和伺服微控制器150不共享公共时钟信号,因此主控微控制器110以频率Fs 240对传入数据210进行过采样,使得对于传入数据D的每一位,取得N个样本并产生N个采集位。数据时钟频率220和系统时钟频率240之间的关系被表示为Fs=(N)(Fd)。主控微控制器110然后对采样值230执行多数轮询或其他过滤以识别每个传入数据位D的正确数据值。例如,主控微控制器110对与采样值230中的系统时钟周期S1-SN相对应的获取位执行多数轮询,以确定传入数据位D1的正确数据值。过采样和后采样处理是资源密集的,需要高速数据捕集、大数据缓冲区、用于传输大量数据的高带宽等。
图3以框图形式示出了包括在用于异步通信接口系统的数据捕集设备中的示例微控制器300。微控制器300包括边沿扩展检测器310、相位对齐时钟发生器320和低速数据捕集电路330。微控制器300通过通信电缆335接收传入数据305,类似于主控微控制器110和通信电缆135。边沿扩展检测器310以较高频率的系统时钟速率(例如图2中所示的系统时钟频率240)运行,并且接收传入数据305。边沿扩展检测器310输出采样边沿315到相位对齐时钟发生器320。采样边沿315(也被称为采样点315)指示传入数据305的每个位(bit)D中的稳定点,在该稳定点处样本数据305远离数据转变的边沿点。
相位对齐时钟发生器320生成具有相位偏移的低频时钟信号CLKn 325,使得CLKn325的上升沿出现在所接收的采样边沿315处。低频时钟信号对应于传入数据305的频率,例如数据时钟频率220。低频数据采样电路330在低频时钟信号CLKn 325的上升沿处接收和采样传入数据305,并输出采样数据信号350。只有边沿扩展检测器310和相位对齐时钟发生器320以高频时钟信号(例如采样时钟频率240)运行。低频数据采样电路330不需要对传入数据305进行过采样或执行后捕集数据处理以识别适当的数据值,因为它在每个数据周期的远离数据转变的边沿点的稳定点处对传入数据305进行采样。
图4以框图形式示出了示例边沿扩展检测器400。边沿扩展检测器400包括第一触发器410、第二触发器415、转变检测器430、循环移位寄存器450和控制器460。转变检测器430包括XOR逻辑门435和OR逻辑门440。触发器410接收传入数据405和系统时钟信号Fs495,并输出基本不变的数据405。触发器415接收触发器410的输出和系统时钟信号Fs 495,并输出传入数据405的延迟副本即延迟数据420。转变检测器430接收传入数据405、延迟数据420和循环移位寄存器450的最后一位在其被反馈到循环移位寄存器450的第一位之前的输出。转变检测器430将传入数据405中的数据转变的扩展输出到循环移位寄存器450。
转变检测器430中的XOR逻辑门435接收传入数据405和延迟数据420,并输出传入数据405和延迟数据420中的所识别的边沿。图5示出了XOR逻辑门435的示例输入和输出。XOR 435输出指示在510处的传入数据405和在520处的延迟数据420中的上升沿的信号。OR逻辑门440接收XOR逻辑门435的输出和循环移位寄存器450的最后一位的输出,并将信号445输出到循环移位寄存器450中。信号445指示传入数据405中的转变点,使得传入数据时钟频率Fd的变化被识别。
基于传入数据时钟频率Fd和系统时钟频率Fs 495,循环移位寄存器450包括N个位。例如,系统时钟频率Fs 495等于传入数据时钟频率Fd的N倍。控制器460读取循环移位寄存器450中的各个位并识别传入数据405中远离数据转变点的稳定点。控制器460为相关联的低频数据捕集电路确定适当的采样点以对传入数据405进行采样,并输出采样边沿470。
图6A-图6B示出了移位寄存器450中两个不同边沿扩展的示例值以及对应的采样边沿470。图6A中的边沿扩展表征610示出了六个传入数据位D1-D6的重叠上升沿。当数据位D1-D6被输入到转变检测器430时,移位寄存器值620代表基于转变检测器430的输出而存储在移位寄存器450中的值。N个移位寄存器值代表为每个数据位D获取的传入数据的N个样本,“1”代表在数据位D1-D6中被标识为转变点的样本,而“0”代表在数据位D1-D6中被标识为稳定值的样本。采样边沿470从来自指示稳定数据值的零簇(cluster of zeros)的移位寄存器值620中选择。图6B中的边沿扩展表征630示出了三个传入数据位D1-D3的重叠上升沿。当数据位D1-D3被输入到转变检测器430时,移位寄存器值640代表基于转变检测器430的输出而存储在移位寄存器450中的值。采样边沿470从来自指示稳定数据值的零簇的移位寄存器值640中选择。
图7示出了可由相位对齐时钟发生器(例如图3中所示的相位对齐时钟发生器320)生成的不同相移时钟信号。移位寄存器值710指示基于传入数据705中所识别的转变而存储在相关联的移位寄存器中的值。采样边沿760从来自指示稳定数据值的零簇的移位寄存器值710中选择。该组时钟信号720包括可能的低频时钟信号以及相位对齐时钟发生器能够生成的相位偏移。每个时钟信号CLK1-CLK8之间的相位偏移对应于高频系统时钟,因为每个时钟信号CLK1-CLK8在数据周期D内具有对应于高频系统时钟Fs的不同时钟周期S的唯一上升沿。时钟信号CLK1-CLK8的频率对应于传入数据时钟频率Fd,低于系统时钟频率Fs。
相位对齐时钟发生器接收采样边沿760并生成具有对应于采样边沿760的相位偏移的时钟信号(在该示例中为CLK 6)。低频相位偏移时钟信号CLK6可以被提供给低频数据采样电路,例如图3中所示的数据采样电路330,该低频数据采样电路将在时钟信号CLK 6的上升沿处对传入数据705进行采样。这允许低频数据捕集电路在稳定数据值点处对传入数据705进行采样并避免资源密集的过采样和多数轮询或其他后采样数据处理。
图8示出了用于在图3所示的示例异步通信系统300中识别和选择适当的低频相位调整时钟信号的过程800的流程图。该过程在复位805处开始,并继续进行到学习810。边沿扩展检测器310对传入数据305进行采样以识别转变。充分识别数据时钟的边沿扩展所需的数据量取决于通信系统中的噪声。例如,在一些实施方式中,需要总计达一千字节或更多千字节的数据的若干个数据包来确信地识别传入数据时钟的边沿扩展。
在815处,边沿扩展检测器310基于所识别的转变确定适当的采样点。在820处,异步通信系统300将所确定的采样点与传入数据进行比较以确认采样点捕集了稳定的数据值。在初始系统设置中,异步通信系统300执行步骤810-820的多次迭代825。迭代的次数部分地取决于通信系统300的噪声,其中响应于更多的噪声需要更多的迭代。一旦在步骤820处确认了合适的采样点并且不需要进一步的迭代,则异步通信系统300在步骤830处运行,在它在步骤815处确定的采样点处以低频率对传入数据进行采样。
如果异步通信系统300在一系列的步骤810-820的太多迭代中确定采样点不同于稳定数据值点,从而在步骤835处识别故障,则它返回到步骤805处的系统复位。定期在系统在步骤830处运行期间,异步通信系统300在步骤845处验证采样点。如果系统在步骤850处确定采样点在运行时间期间已发生故障,例如响应于通信系统中的另一部件的故障,异步通信系统300返回到步骤805处的系统复位并确定新的采样点。
在本说明书中,术语“耦接”或“耦合”是指间接或直接有线或无线连接。因此,如果第一设备耦合到第二设备,则该连接可以通过直接连接或通过经由其他设备和连接件的间接连接进行。表述“基于”的意思是“至少部分基于”。因此,如果X基于Y,则X可能是Y和任意数量的其他因素的函数。
在权利要求的范围内,对所描述的实施例进行修改是可能的,并且其它实施例也是可能的。
Claims (24)
1.一种异步数据捕集设备,其包括:
边沿扩展检测器电路,其被配置为:
使用第一时钟频率,其中所述第一时钟频率是第二时钟频率的数倍;
识别使用所述第二时钟频率传输到所述数据捕集设备的数据流中的转变;
基于所述数据流中的所识别的转变确定采样点;
时钟发生器,其耦合到所述边沿扩展检测器电路并被配置为:
基于所述采样点调整相位偏移,以及
生成具有所述第二时钟频率和调整后的相位偏移的时钟信号;以及数据采样电路,其耦合到所述时钟发生器并被配置为:
使用所述第二时钟频率,以及
在所述采样点处对所述数据流进行采样。
2.根据权利要求1所述的数据捕集设备,其中所述时钟发生器被配置为基于所述采样点调整所述相位偏移,使得所述时钟信号在所述采样点处具有上升沿。
3.根据权利要求1所述的数据捕集设备,其中所述边沿扩展检测器电路被配置为确定所述采样点,使得所述采样点与所识别的转变隔离。
4.根据权利要求1所述的数据捕集设备,其中所述边沿扩展检测器电路包括:
边沿检测器子电路,其被配置为接收所述数据流并识别所述数据流中的转变;和
移位寄存器,其耦合到所述边沿检测器子电路。
5.根据权利要求4所述的数据捕集设备,其中所述移位寄存器包括循环移位寄存器。
6.根据权利要求4所述的数据捕集设备,其中所述边沿检测器子电路包括:
第一触发器,其具有被配置为接收所述数据流的输入;
第二触发器,其耦合到所述第一触发器;
第一逻辑门,其耦合到所述第一触发器和所述第二触发器;以及
第二逻辑门,其耦合到所述第一逻辑门并耦合到所述移位寄存器的输出。
7.根据权利要求6所述的数据捕集设备,其中所述第一逻辑门是XOR逻辑门。
8.根据权利要求6所述的数据捕集设备,其中所述第二逻辑门是OR逻辑门。
9.一种设备,其包括:
数据终端;
第一时钟发生器;
边沿扩展检测器电路,其具有耦合到所述数据终端的输入并具有耦合到所述第一时钟发生器的输出的时钟输入;
第二时钟发生器,其具有耦合到所述边沿扩展检测器电路的输出的输入并具有提供具有经调整的相位偏移的时钟信号的输出,其中所述第二时钟发生器被配置为基于所述边沿扩展检测器电路的所述输出调整所述相位偏移;以及
数据捕集电路,其具有耦合到所述数据终端的第一输入并具有耦合到所述第二时钟发生器的输出的时钟输入,所述数据捕集电路具有数据输出。
10.根据权利要求9所述的设备,其中所述第一时钟发生器被配置为输出具有第一时钟频率的第一时钟信号。
11.根据权利要求10所述的设备,其中所述第二时钟发生器被配置为输出具有第二时钟频率的所述时钟信号,并且其中所述第一时钟频率是所述第二时钟频率的数倍。
12.根据权利要求11所述的设备,其中所述第二时钟频率对应于由所述数据终端接收的数据流的时钟频率。
13.根据权利要求9所述的设备,其中所述边沿扩展检测器电路的所述输出包括采样点。
14.根据权利要求13所述的设备,其中所述采样点与由所述数据终端接收的数据流中的转变隔离。
15.根据权利要求9所述的设备,其中所述边沿扩展检测器电路包括:
边沿检测器子电路,其具有耦合到所述数据终端的输入;以及
移位寄存器,其具有耦合到所述边沿检测器子电路的输出的输入。
16.根据权利要求15所述的设备,其中所述移位寄存器包括循环移位寄存器。
17.根据权利要求15所述的设备,其中所述边沿检测器子电路包括:
第一触发器,其具有耦合到所述数据终端的输入;
第二触发器,其具有耦合到所述第一触发器的输出的输入;
第一逻辑门,其具有耦合到所述第一触发器的所述输出的第一输入和耦合到所述第二触发器的输出的第二输入;以及
第二逻辑门,其具有耦合到所述第一逻辑门的输出的第一输入和耦合到所述移位寄存器的输出的第二输入。
18.根据权利要求17所述的设备,其中所述第一逻辑门包括XOR逻辑门。
19.根据权利要求17所述的设备,其中所述第二逻辑门包括OR逻辑门。
20.一种用于在异步通信接口系统中对数据进行采样的方法,其包括:
使用系统时钟频率对传入数据流进行过采样;
识别所述传入数据流中的转变;
确定所述传入数据流的数据时钟频率的边沿扩展,其中所述系统时钟频率是所述数据时钟频率的数倍;
基于所确定的边沿扩展确定采样点;
基于所确定的采样点调整相位偏移;
生成具有所述数据时钟频率和经调整的相位偏移的时钟信号;以及
基于所生成的时钟信号使用所述数据时钟频率对所述传入数据流进行采样。
21.根据权利要求20所述的方法,其中基于所确定的采样点调整所述相位偏移包括调整所述相位偏移以使得所生成的时钟信号在所述采样点处具有上升沿。
22.根据权利要求20所述的方法,其中基于所确定的边沿扩展确定所述采样点包括确定所述采样点与所确定的边沿扩展隔离。
23.根据权利要求22所述的方法,还包括:
验证所述采样点与所确定的边沿扩展隔离;
响应于所述采样点与所确定的边沿扩展隔离,基于所生成的时钟信号以所述数据时钟速率对所述传入数据流进行采样;以及
响应于所述采样点未与所确定的边沿扩展隔离,确定修正采样点。
24.根据权利要求23所述的方法,还包括确定所述传入数据流的所述数据时钟速率的修正边沿扩展,其中验证所述采样点与所确定的边沿扩展隔离包括验证所述采样点与所述修正边沿扩展隔离。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962792061P | 2019-01-14 | 2019-01-14 | |
US62/792,061 | 2019-01-14 | ||
US16/457,207 US10862666B2 (en) | 2019-01-14 | 2019-06-28 | Sampling point identification for low frequency asynchronous data capture |
US16/457,207 | 2019-06-28 | ||
PCT/US2020/013436 WO2020150187A1 (en) | 2019-01-14 | 2020-01-14 | Sampling point identification for low frequency asynchronous data capture |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113544997A true CN113544997A (zh) | 2021-10-22 |
Family
ID=71517054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080017527.9A Pending CN113544997A (zh) | 2019-01-14 | 2020-01-14 | 用于低频异步数据捕集的采样点识别 |
Country Status (4)
Country | Link |
---|---|
US (2) | US10862666B2 (zh) |
EP (1) | EP3912303A4 (zh) |
CN (1) | CN113544997A (zh) |
WO (1) | WO2020150187A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112187391B (zh) * | 2020-09-04 | 2022-07-29 | 烽火通信科技股份有限公司 | 一种环路带宽动态调整的过采样时钟数据恢复方法及系统 |
CN112532239B (zh) * | 2020-11-24 | 2024-01-02 | 珠海泰芯半导体有限公司 | 一种usb数据恢复系统 |
CN115378549B (zh) * | 2022-08-18 | 2023-08-29 | 合肥盎牛智能装备有限公司 | 一种异步通讯电平信号读取时间点调整系统及方法 |
CN115877914B (zh) * | 2023-01-17 | 2024-02-20 | 北京象帝先计算技术有限公司 | 信号控制方法、采样方法、装置、系统及电子设备 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6359946B1 (en) * | 1998-09-23 | 2002-03-19 | National Instruments Corp. | Clock synchronization for asynchronous data transmission |
US6668335B1 (en) * | 2000-08-31 | 2003-12-23 | Hewlett-Packard Company, L.P. | System for recovering data in a multiprocessor system comprising a conduction path for each bit between processors where the paths are grouped into separate bundles and routed along different paths |
WO2005122509A1 (en) * | 2004-06-04 | 2005-12-22 | Qualcomm Incorporated | High data rate interface apparatus and method |
US20060045224A1 (en) * | 2004-08-11 | 2006-03-02 | International Business Machines Corporation | Methods and arrangements for link power reduction |
CN101202614A (zh) * | 2006-12-11 | 2008-06-18 | 国际商业机器公司 | 用于产生时钟采样信号的方法、设备和系统 |
US20110316600A1 (en) * | 2010-06-29 | 2011-12-29 | Realtek Semiconductor Corp. | Serial Link Receiver and Method Thereof |
CN103621005A (zh) * | 2011-06-30 | 2014-03-05 | 英特尔移动通信有限责任公司 | 用于快速相位对齐的增强型鉴相器 |
CN104135413A (zh) * | 2014-07-29 | 2014-11-05 | 北京航天自动控制研究所 | 一种适用于多点互联应用场合的高速串行总线采样系统 |
CN208353312U (zh) * | 2017-06-23 | 2019-01-08 | 意法半导体(格勒诺布尔2)公司 | 时钟同步电路和异步数据同步电路 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0389696A1 (en) | 1989-03-29 | 1990-10-03 | International Business Machines Corporation | Serial data receiver |
US4984255A (en) * | 1989-11-15 | 1991-01-08 | National Semiconductor Corporation | Edge transition insensitive delay line system and method |
WO1998007272A1 (fr) * | 1996-08-13 | 1998-02-19 | Fujitsu General Limited | Circuit avec boucle a phase asservie pour dispositif d'affichage numerique |
US6775345B1 (en) * | 1999-12-30 | 2004-08-10 | Intel Corporation | Delay locked loop based data recovery circuit for data communication |
CA2726149C (en) | 2000-12-15 | 2013-06-25 | Qualcomm Incorporated | Generating and implementing a communication protocol and interface for high data rate signal transfer |
US6472913B2 (en) * | 2001-01-26 | 2002-10-29 | Oki Electric Industry Co., Ltd | Method and apparatus for data sampling |
KR100734738B1 (ko) * | 2001-07-27 | 2007-07-03 | 인터내셔널 비지네스 머신즈 코포레이션 | 클록 데이터 복원 시스템, 클록 생성 시스템 및 클록신호의 재샘플링 방법 |
US7426252B1 (en) * | 2004-02-03 | 2008-09-16 | Xilinx, Inc. | High speed transceiver receiving lower rate data |
GB0413144D0 (en) * | 2004-06-12 | 2004-07-14 | Texas Instruments Ltd | Improvements in or relating to clock recovery |
US8831064B1 (en) * | 2007-06-13 | 2014-09-09 | Xilinx, Inc. | Method of and circuit for generating a spread spectrum clock signal |
US7965801B1 (en) * | 2008-05-08 | 2011-06-21 | Xilinx, Inc. | Digital data recovery |
US8751880B2 (en) * | 2011-10-11 | 2014-06-10 | Broadcom Corporation | Apparatus and method to measure timing margin in clock and data recovery system utilizing a jitter stressor |
CN102857220A (zh) * | 2011-12-27 | 2013-01-02 | 龙迅半导体科技(合肥)有限公司 | Usb2.0高速模式的串行时钟恢复电路 |
US8839020B2 (en) * | 2012-01-24 | 2014-09-16 | Qualcomm Incorporated | Dual mode clock/data recovery circuit |
US20130216003A1 (en) * | 2012-02-16 | 2013-08-22 | Qualcomm Incorporated | RESETTABLE VOLTAGE CONTROLLED OSCILLATORS (VCOs) FOR CLOCK AND DATA RECOVERY (CDR) CIRCUITS, AND RELATED SYSTEMS AND METHODS |
US9363119B1 (en) * | 2015-07-29 | 2016-06-07 | Honeywell International Inc. | FSK decoding using envelope comparison in the digital domain |
US9923710B2 (en) * | 2016-06-15 | 2018-03-20 | Silicon Laboratories Inc. | Digital oversampling clock and data recovery circuit |
-
2019
- 2019-06-28 US US16/457,207 patent/US10862666B2/en active Active
-
2020
- 2020-01-14 CN CN202080017527.9A patent/CN113544997A/zh active Pending
- 2020-01-14 WO PCT/US2020/013436 patent/WO2020150187A1/en unknown
- 2020-01-14 EP EP20741017.6A patent/EP3912303A4/en active Pending
- 2020-11-10 US US17/093,684 patent/US11343067B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6359946B1 (en) * | 1998-09-23 | 2002-03-19 | National Instruments Corp. | Clock synchronization for asynchronous data transmission |
US6668335B1 (en) * | 2000-08-31 | 2003-12-23 | Hewlett-Packard Company, L.P. | System for recovering data in a multiprocessor system comprising a conduction path for each bit between processors where the paths are grouped into separate bundles and routed along different paths |
WO2005122509A1 (en) * | 2004-06-04 | 2005-12-22 | Qualcomm Incorporated | High data rate interface apparatus and method |
US20060045224A1 (en) * | 2004-08-11 | 2006-03-02 | International Business Machines Corporation | Methods and arrangements for link power reduction |
CN101202614A (zh) * | 2006-12-11 | 2008-06-18 | 国际商业机器公司 | 用于产生时钟采样信号的方法、设备和系统 |
US20110316600A1 (en) * | 2010-06-29 | 2011-12-29 | Realtek Semiconductor Corp. | Serial Link Receiver and Method Thereof |
CN103621005A (zh) * | 2011-06-30 | 2014-03-05 | 英特尔移动通信有限责任公司 | 用于快速相位对齐的增强型鉴相器 |
CN104135413A (zh) * | 2014-07-29 | 2014-11-05 | 北京航天自动控制研究所 | 一种适用于多点互联应用场合的高速串行总线采样系统 |
CN208353312U (zh) * | 2017-06-23 | 2019-01-08 | 意法半导体(格勒诺布尔2)公司 | 时钟同步电路和异步数据同步电路 |
Also Published As
Publication number | Publication date |
---|---|
EP3912303A1 (en) | 2021-11-24 |
WO2020150187A1 (en) | 2020-07-23 |
US20200228304A1 (en) | 2020-07-16 |
EP3912303A4 (en) | 2022-03-16 |
US11343067B2 (en) | 2022-05-24 |
US10862666B2 (en) | 2020-12-08 |
US20210058226A1 (en) | 2021-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113544997A (zh) | 用于低频异步数据捕集的采样点识别 | |
TWI638547B (zh) | 用於高速網路的初始化之背通道通訊技術(二) | |
JP4652261B2 (ja) | パラレル変換回路 | |
CN109032498B (zh) | 一种多fpga的多通道采集系统的波形量化同步方法 | |
JPH08507668A (ja) | 直列データ・バス用スキュー除去装置 | |
US11671194B2 (en) | Technologies for high-precision timestamping of packets | |
CN109918332B (zh) | Spi从设备及spi设备 | |
JPH08509580A (ja) | データバスのための遅延線分離装置 | |
CZ20013179A3 (cs) | Dynamické vlnově zřetězené rozhraní a způsoby pro něj | |
US8593313B2 (en) | Parallel-to-serial conversion circuit, information processing apparatus, information processing system, and parallel-to-serial conversion method | |
JP5365132B2 (ja) | 直列信号の受信装置、直列伝送システム、直列伝送方法、直列信号の送信装置 | |
US7936855B2 (en) | Oversampling data recovery circuit and method for a receiver | |
US7194057B2 (en) | System and method of oversampling high speed clock/data recovery | |
KR101076109B1 (ko) | 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치 | |
US8675798B1 (en) | Systems, circuits, and methods for phase inversion | |
US7428283B2 (en) | Data recovery algorithm using data position detection and serial data receiver adopting the same | |
JP2005293353A (ja) | データ転送回路 | |
US20060098770A1 (en) | Synchronizer for passing data from a first system to a second system | |
CN114115443A (zh) | 一种跨时钟域的数据信号同步方法、系统、设备以及介质 | |
US20140333353A1 (en) | Managing clock and recovery data | |
US7515667B2 (en) | Method and apparatus for reducing synchronizer shadow | |
US8761324B1 (en) | Method and apparatus for phase signaling | |
US20100054382A1 (en) | Recovering Data From An Oversampled Bit Stream With A Plesiochronous Receiver | |
US20230223946A1 (en) | Analog-to-digital converter to identify properties of transmitted signals | |
CN117408195A (zh) | 仿真验证系统、方法、电子设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |