CN113540248A - 一种大电流的多通道mosfet管 - Google Patents
一种大电流的多通道mosfet管 Download PDFInfo
- Publication number
- CN113540248A CN113540248A CN202110666985.1A CN202110666985A CN113540248A CN 113540248 A CN113540248 A CN 113540248A CN 202110666985 A CN202110666985 A CN 202110666985A CN 113540248 A CN113540248 A CN 113540248A
- Authority
- CN
- China
- Prior art keywords
- layer
- drain
- source
- channel
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 230000005669 field effect Effects 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 125000006850 spacer group Chemical group 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- 239000010941 cobalt Substances 0.000 claims description 6
- 229910017052 cobalt Inorganic materials 0.000 claims description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 6
- 230000001105 regulatory effect Effects 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明系提供一种大电流的多通道MOSFET管，包括衬底，衬底上设有绝缘本体，绝缘本体中设有栅极层，栅极层覆盖有栅极间隔层，栅极层中设有m个间隔分布的通断模块；通断模块的两端分别连接有源极层和漏极层，源极层和漏极层的底端均与衬底连接，源极层上连接有位于绝缘本体上方的源极接触层，漏极层上连接有位于绝缘本体上方的漏极接触层；通断模块包括若干交替层叠的沟道层和栅极调节通道层，沟道层的外表面包裹有沟道间隔层，沟道层的两端分别与源极层和漏极层连接，栅极调节通道层的两端均与栅极层连接。本发明能够形成多组控制线路，集成度高，只设置一个栅极可有效简化结构，设置有多个沟道层可显著增大导通电流。
Description
技术领域
本发明涉及二极管，具体公开了一种大电流的多通道MOSFET管。
背景技术
MOSFET管又称金属-氧化物半导体场效应晶体管，具有噪声小、功耗低、动态范围大、易于集成、没有二次击穿、安全工作区域宽等优点。
MOSFET管的源极和漏极可以互换，栅压也可正可负，灵活性好，MOSFET管在大规模集成电路中得到广泛的应用，通过调节栅极能够控制源极和漏极之间沟道的通断。现有技术中，MOSFET管的导通电流较小，不适于大功率电路的应用需求，可应用的电路类型有限。
发明内容
基于此，有必要针对现有技术问题，提供一种大电流的多通道MOSFET管，导通电流大，可适应大功率电路的工作需求，且能够形成多组控制线路。
为解决现有技术问题，本发明公开一种大电流的多通道MOSFET管，包括衬底，衬底上设有绝缘本体，绝缘本体中设有沿y方向延伸的栅极层，栅极层在x方向的两面以及底面均覆盖有栅极间隔层，栅极层中设有m个在y方向上间隔分布的通断模块，m为大于1的整数，栅极层上连接有避开通断模块的栅极接触层；
通断模块的x方向两端分别连接有均位于绝缘本体中的源极层和漏极层，源极层和漏极层的底端均与衬底连接，源极层上连接有位于绝缘本体上方的源极接触层，漏极层上连接有位于绝缘本体上方的漏极接触层；
通断模块包括若干交替层叠的沟道层和栅极调节通道层，沟道层的外表面包裹有沟道间隔层，沟道层在x方向的两端分别与源极层和漏极层连接，栅极调节通道层在y方向的两端均与栅极层连接；
衬底和沟道层为第一导电型半导体材料层，源极层和漏极层为第二导电型半导体材料层。
进一步的，不同通断模块中的沟道层数量不同。
进一步的，衬底和沟道层均为第一导电型的碳化硅层或硅锗层，栅极层和漏极层均为第二导电型的碳化硅层或硅锗层。
进一步的，源极层的底部连接有位于衬底中的源极延伸部，漏极层的底部连接有位于衬底中的漏极延伸部，源极延伸部和漏极延伸部均为的扇形结构，源极延伸部和漏极延伸部均为第二导电型半导体材料层。
进一步的，通断模块中最底层的为栅极调节通道层，源极延伸部靠近漏极延伸部的一端连接有源极侧延部，漏极延伸部靠近源极延伸部的一端连接有漏极侧延部，源极侧延部和漏极侧延部均为第二导电型半导体材料层。
进一步的，源极侧延部的掺杂浓度小于源极层的掺杂浓度，漏极侧延部的掺杂浓度小于漏极层的掺杂浓度。
进一步的，绝缘本体为氮氧化硅层。
进一步的，源极接触层和漏极接触层为钨金属层或钴金属层，栅极接触层和栅极层为钨金属层或钴金属层，栅极调节通道层为氮化钛金属层。
进一步的，通断模块的顶部设有绝缘层。
进一步的，栅极间隔层和沟道间隔层为二氧化硅层或氮化硅层。
本发明的有益效果为：本发明公开一种大电流的多通道MOSFET管，各组通断模块配合对应的源极层和漏极层，能够形成多组控制线路，集成度高，可适应性强，只设置一个栅极实现控制，可有效简化结构，降低加工难度，通断模块中均设置有多个沟道层，可显著增大导通电流，可适应大功率电路的工作需求，适用范围广。
附图说明
图1为本发明的立体结构示意图。
图2为本发明沿图1中A-A’的剖面结构示意图。
图3为本发明沿图1中B-B’的剖面结构示意图。
附图标记：衬底10、源极延伸部11、源极侧延部111、漏极延伸部12、漏极侧延部121、绝缘本体20、源极层21、源极接触层211、漏极层22、漏极接触层221、栅极层30、栅极间隔层31、栅极接触层32、通断模块40、绝缘层401、沟道层41、沟道间隔层411、栅极调节通道层42。
具体实施方式
为能进一步了解本发明的特征、技术手段以及所达到的具体目的、功能，下面结合附图与具体实施方式对本发明作进一步详细描述。
参考图1至图3。
本发明实施例公开一种大电流的多通道MOSFET管，包括衬底10，衬底10上设有绝缘本体20，即衬底10的z方向一端设有绝缘本体20，绝缘本体20中设有沿y方向延伸的栅极层30，栅极层30在x方向穿过的两面以及底面均覆盖有栅极间隔层31，沿xz面作为截面，栅极间隔层31为U形，栅极间隔层31的底面连接于衬底10上，栅极层30中设有m个在y方向上间隔分布的通断模块40，m为大于1的整数，栅极层30上连接有避开通断模块40的栅极接触层32；
每个通断模块40的x方向两端分别连接有均位于绝缘本体20中的源极层21和漏极层22，源极层21和漏极层22的底端均与衬底10连接，源极层21上连接有位于绝缘本体20上方的源极接触层211，漏极层22上连接有位于绝缘本体20上方的漏极接触层221，即源极层21和漏极层22均贯穿绝缘本体20的上下表面；
各个通断模块40均为以下结构：通断模块40包括若干交替层叠的沟道层41和栅极调节通道层42，沟道层41和栅极调节通道层42的数量值均为大于1的整数，沟道层41的外表面包裹有沟道间隔层411，沟道层41在x方向的两端分别与源极层21和漏极层22连接，即沟道层41同时贯穿沟道间隔层411和栅极间隔层31在x方向的两端，栅极调节通道层42在y方向的两端均与栅极层30连接，各个通断模块40中的沟道层41数量相同或不同；
衬底10和沟道层41为第一导电型半导体材料层，源极层21和漏极层22为第二导电型半导体材料层，第一导电型和第二导电型为P型或N型，即衬底10和沟道层41均P型半导体材料层、源极层21和漏极层22均为N型半导体材料层，或衬底10和沟道层41均N型半导体材料层、源极层21和漏极层22均为P型半导体材料层，P型半导体材料为掺杂有P区元素的半导体材料，N型半导体材料为掺杂有N区元素的半导体材料。
本发明设置有一个栅极和多个源极、漏极，同一通断模块40以及两端的源极层21和漏极层22组成一个微型MOS管单元，本发明内部能够形成多组微型MOS管单元，可以对多组线路进行控制，集成度高，且只设置有一个栅极，可有效简化MOSFET管的结构，可有效降低MOSFET管的制作难度，该栅极能够同时对各个微型MOS管单元的线路通断进行调控；每个通断模块40中均设置有多个沟道层41，能够同时供源极层21和漏极层22实现导通或断开，瞬时可通过的导通电流值能够得到显著的扩大，可有效满足大功率电路的使用需求；设计各个通断模块40中的沟道层41数量可以相同或不同，能够令各个通断模块40形成导通电流大小相同或不同的导通效果，可适应性更强。
在本实施例中，不同通断模块40中的沟道层41数量不同，与之匹配的栅极调节通道层42数量也不同，在同一封装结构中，各通断模块40能够形成导通电流大小不同的沟道组，根据需求将各个通断模块40两端的源极接触层211和漏极接触层221连接到对应的线路中，能够适配线路中不同的应用需求，通用性强，集成度高。
在本实施例中，衬底10和沟道层41均为掺杂有第一导电型元素的碳化硅层或硅锗层，栅极层30和漏极层22均为掺杂有第二导电型元素的碳化硅层或硅锗层。
在本实施例中，源极层21的底部连接有位于衬底10中的源极延伸部11，漏极层22的底部连接有位于衬底10中的漏极延伸部12，源极延伸部11和漏极延伸部12均为曲面正对衬底10中心的扇形结构，通过扇形的结构能够有效提高漏极延伸部12和源极延伸部11的抗击穿性能，可有效提高整体结构的可靠性，源极延伸部11和漏极延伸部12均为第二导电型半导体材料层。
基于上述实施例，通断模块40中各层结构位于最底层的为栅极调节通道层42，能够令衬底10顶部区域能够形成额外的导电沟道，从而有效增大该位置源极层21和漏极层22之间的导通电流，源极延伸部11靠近漏极延伸部12的一端连接有源极侧延部111，漏极延伸部12靠近源极延伸部11的一端连接有漏极侧延部121，通过源极侧延部111和漏极侧延部121能够有效降低位于衬底10处沟道表面的电阻，从而有效进一步其导通电流，源极侧延部111和漏极侧延部121均为第二导电型半导体材料层。
基于上述实施例，源极侧延部111的掺杂浓度小于源极层21的掺杂浓度，漏极侧延部121的掺杂浓度小于漏极层22的掺杂浓度能够有效降低位于衬底10处导电沟道表面的电阻，可有效降低启动电压，响应更迅敏。
在本实施例中，绝缘本体20为氮氧化硅层，使用氮氧化硅制作绝缘本体20，能够有效防止载流子之间的隧穿效应，能够有效确保MOSFET管中各沟道内所形成电流的可靠性。
在本实施例中，源极接触层211和漏极接触层221为钨金属层或钴金属层，栅极接触层32和栅极层30为钨金属层或钴金属层，栅极调节通道层42为氮化钛金属层，氮化钛金属为功函数金属，具有良好的控制调节性能，为降低加工难度，栅极调节通道层42的材料可以与栅极层30的材料相同。
在本实施例中，每个通断模块40的顶部均设有一绝缘层401。
在本实施例中，栅极间隔层31和沟道间隔层411为二氧化硅层或氮化硅层。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种大电流的多通道MOSFET管，其特征在于，包括衬底(10)，所述衬底(10)上设有绝缘本体(20)，所述绝缘本体(20)中设有沿y方向延伸的栅极层(30)，所述栅极层(30)在x方向的两面以及底面均覆盖有栅极间隔层(31)，所述栅极层(30)中设有m个在y方向上间隔分布的通断模块(40)，m为大于1的整数，所述栅极层(30)上连接有避开所述通断模块(40)的栅极接触层(32)；
所述通断模块(40)的x方向两端分别连接有均位于所述绝缘本体(20)中的源极层(21)和漏极层(22)，所述源极层(21)和所述漏极层(22)的底端均与所述衬底(10)连接，所述源极层(21)上连接有位于所述绝缘本体(20)上方的源极接触层(211)，所述漏极层(22)上连接有位于所述绝缘本体(20)上方的漏极接触层(221)；
所述通断模块(40)包括若干交替层叠的沟道层(41)和栅极调节通道层(42)，所述沟道层(41)的外表面包裹有沟道间隔层(411)，所述沟道层(41)在x方向的两端分别与所述源极层(21)和所述漏极层(22)连接，所述栅极调节通道层(42)在y方向的两端均与所述栅极层(30)连接；
所述衬底(10)和所述沟道层(41)为第一导电型半导体材料层，所述源极层(21)和所述漏极层(22)为第二导电型半导体材料层。
2.根据权利要求1所述的一种大电流的多通道MOSFET管，其特征在于，不同所述通断模块(40)中的所述沟道层(41)数量不同。
3.根据权利要求1所述的一种大电流的多通道MOSFET管，其特征在于，所述衬底(10)和所述沟道层(41)均为第一导电型的碳化硅层或硅锗层，所述栅极层(30)和所述漏极层(22)均为第二导电型的碳化硅层或硅锗层。
4.根据权利要求1所述的一种大电流的多通道MOSFET管，其特征在于，所述源极层(21)的底部连接有位于所述衬底(10)中的源极延伸部(11)，所述漏极层(22)的底部连接有位于所述衬底(10)中的漏极延伸部(12)，所述源极延伸部(11)和所述漏极延伸部(12)均为的扇形结构，所述源极延伸部(11)和所述漏极延伸部(12)均为第二导电型半导体材料层。
5.根据权利要求4所述的一种大电流的多通道MOSFET管，其特征在于，所述通断模块(40)中最底层的为所述栅极调节通道层(42)，所述源极延伸部(11)靠近所述漏极延伸部(12)的一端连接有源极侧延部(111)，所述漏极延伸部(12)靠近所述源极延伸部(11)的一端连接有漏极侧延部(121)，所述源极侧延部(111)和所述漏极侧延部(121)均为第二导电型半导体材料层。
6.根据权利要求5所述的一种大电流的多通道MOSFET管，其特征在于，所述源极侧延部(111)的掺杂浓度小于所述源极层(21)的掺杂浓度，所述漏极侧延部(121)的掺杂浓度小于所述漏极层(22)的掺杂浓度。
7.根据权利要求1所述的一种大电流的多通道MOSFET管，其特征在于，所述绝缘本体(20)为氮氧化硅层。
8.根据权利要求1所述的一种大电流的多通道MOSFET管，其特征在于，所述源极接触层(211)和所述漏极接触层(221)为钨金属层或钴金属层，所述栅极接触层(32)和所述栅极层(30)为钨金属层或钴金属层，所述栅极调节通道层(42)为氮化钛金属层。
9.根据权利要求1所述的一种大电流的多通道MOSFET管，其特征在于，所述通断模块(40)的顶部设有绝缘层(401)。
10.根据权利要求1所述的一种大电流的多通道MOSFET管，其特征在于，所述栅极间隔层(31)和所述沟道间隔层(411)为二氧化硅层或氮化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110666985.1A CN113540248A (zh) | 2021-06-16 | 2021-06-16 | 一种大电流的多通道mosfet管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110666985.1A CN113540248A (zh) | 2021-06-16 | 2021-06-16 | 一种大电流的多通道mosfet管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113540248A true CN113540248A (zh) | 2021-10-22 |
Family
ID=78096170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110666985.1A Pending CN113540248A (zh) | 2021-06-16 | 2021-06-16 | 一种大电流的多通道mosfet管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113540248A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1797783A (zh) * | 2004-12-28 | 2006-07-05 | 富士通株式会社 | 半导体器件及其制造方法 |
| US20080099849A1 (en) * | 2006-10-30 | 2008-05-01 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor device having a multi-channel type mos transistor |
| US20080179752A1 (en) * | 2007-01-26 | 2008-07-31 | Takashi Yamauchi | Method of making semiconductor device and semiconductor device |
| US20120068268A1 (en) * | 2010-09-22 | 2012-03-22 | Hsiao Tsai-Fu | Transistor structure and method of fabricating the same |
| CN105097546A (zh) * | 2014-05-05 | 2015-11-25 | 台湾积体电路制造股份有限公司 | 用于FinFET器件的方法 |
| CN110660802A (zh) * | 2018-06-29 | 2020-01-07 | 三星电子株式会社 | 半导体器件 |
| CN111403387A (zh) * | 2019-01-03 | 2020-07-10 | 三星电子株式会社 | 半导体器件及其制造方法 |
| US20210043730A1 (en) * | 2019-08-07 | 2021-02-11 | Samsung Electronics Co., Ltd. | Semiconductor device |
-
2021
- 2021-06-16 CN CN202110666985.1A patent/CN113540248A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1797783A (zh) * | 2004-12-28 | 2006-07-05 | 富士通株式会社 | 半导体器件及其制造方法 |
| US20080099849A1 (en) * | 2006-10-30 | 2008-05-01 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor device having a multi-channel type mos transistor |
| US20080179752A1 (en) * | 2007-01-26 | 2008-07-31 | Takashi Yamauchi | Method of making semiconductor device and semiconductor device |
| US20120068268A1 (en) * | 2010-09-22 | 2012-03-22 | Hsiao Tsai-Fu | Transistor structure and method of fabricating the same |
| CN105097546A (zh) * | 2014-05-05 | 2015-11-25 | 台湾积体电路制造股份有限公司 | 用于FinFET器件的方法 |
| CN110660802A (zh) * | 2018-06-29 | 2020-01-07 | 三星电子株式会社 | 半导体器件 |
| CN111403387A (zh) * | 2019-01-03 | 2020-07-10 | 三星电子株式会社 | 半导体器件及其制造方法 |
| US20210043730A1 (en) * | 2019-08-07 | 2021-02-11 | Samsung Electronics Co., Ltd. | Semiconductor device |
Non-Patent Citations (2)
| Title |
|---|
| （美）施敏: "《半导体器件物理与工艺 第3版》", 30 April 2014, 苏州大学出版社 * |
| 张亚非: "《集成电路制造技术》", 31 October 2018, 上海交通大学出版社 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8049223B2 (en) | Semiconductor device with large blocking voltage | |
| US5592005A (en) | Punch-through field effect transistor | |
| WO2016130783A1 (en) | High voltage semiconductor devices and methods of making the devices | |
| EP3465766A1 (en) | Electric field shielding in silicon carbide metal-oxide-semiconductor (mos) device cells using channel region extensions | |
| US11316021B2 (en) | High density power device with selectively shielded recessed field plate | |
| CN112234095A (zh) | 含有增强元胞设计的功率mosfet器件 | |
| US7829898B2 (en) | Power semiconductor device having raised channel and manufacturing method thereof | |
| CN112186027A (zh) | 一种带有栅极沟槽结构的碳化硅mosfet | |
| CN108258046B (zh) | 半导体元件 | |
| KR20170060210A (ko) | 개선된 온저항 및 브레이크다운전압을 갖는 고전압 집적소자 | |
| KR100523118B1 (ko) | 반도체소자 | |
| US10355132B2 (en) | Power MOSFETs with superior high frequency figure-of-merit | |
| KR100529419B1 (ko) | 반도체디바이스 | |
| CN113540248A (zh) | 一种大电流的多通道mosfet管 | |
| JP7326991B2 (ja) | スイッチング素子 | |
| JPH07135307A (ja) | 半導体装置 | |
| US20090206402A1 (en) | Lateral Trench MOSFET with Bi-Directional Voltage Blocking | |
| CN107359193B (zh) | 一种ldmos器件 | |
| WO2015145913A1 (ja) | 半導体装置 | |
| CN117317024B (zh) | 高开关特性半导体器件、工艺、芯片及电子设备 | |
| US20230420451A1 (en) | Semiconductor devices having on-chip gate resistors | |
| CN219998228U (zh) | 一种高可靠性半导体器件 | |
| CN115939177B (zh) | 一种碳化硅功率器件及开关元件 | |
| EP4270485A2 (en) | Semiconductor switching device | |
| CN210325806U (zh) | 一种具有jfet区布图设计的半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211022 |