CN113540237A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113540237A
CN113540237A CN202010290935.3A CN202010290935A CN113540237A CN 113540237 A CN113540237 A CN 113540237A CN 202010290935 A CN202010290935 A CN 202010290935A CN 113540237 A CN113540237 A CN 113540237A
Authority
CN
China
Prior art keywords
layer
stress layer
forming
ions
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010290935.3A
Other languages
English (en)
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010290935.3A priority Critical patent/CN113540237A/zh
Priority to US17/212,904 priority patent/US11695035B2/en
Publication of CN113540237A publication Critical patent/CN113540237A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，其中结构包括：基底，所述基底表面具有伪栅极结构；分别位于所述伪栅极结构两侧的基底内的源漏开口；位于所述源漏开口侧壁的第一应力层；位于所述源漏开口底部、以及所述第一应力层上的第二应力层，所述第二应力层填充满所述源漏开口，且所述第一应力层的应力小于所述第二应力层的应力。所述第一应力层仅位于源漏开口的侧壁，占用所述源漏开口较小的空间，使得在源漏开口内形成的第二应力层的体积较大，进而提高所述第二应力层对沟道的应力。同时，所述第一应力层能够缓解基底和第二应力层之间的界面缺陷，进而能够减少对沟道的影响，改善短沟道效应。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着集成电路制造技术的快速发展，促使集成电路中的半导体器件的尺寸不断地缩小，使整个集成电路的运作速度将因此而能有效地提升。
在超大规模集成电路中，通常通过在晶体管上形成应力，从而增大晶体管的载流子迁移率，以增大晶体管的驱动电流。
然而，现有技术形成的半导体器件的性能有待提高。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：基底，所述基底表面具有伪栅极结构；分别位于所述伪栅极结构两侧的基底内的源漏开口；位于所述源漏开口侧壁的第一应力层；位于所述源漏开口底部、以及所述第一应力层上的第二应力层，所述第二应力层填充满所述源漏开口，且所述第一应力层的应力小于所述第二应力层的应力。
可选的，所述第一应力层和第二应力层的材料相同。
可选的，当所要形成的器件为P型器件时，所述第一应力层和第二应力层的材料为硅锗，且所述第一应力层中锗元素具有第一浓度，所述第二应力层中锗元素具有第二浓度，所述第一浓度小于第二浓度。
可选的，当所要形成的器件为N型器件时，所述第一应力层和第二应力层的材料为磷化硅，且所述第一应力层中磷元素具有第一浓度，所述第二应力层中磷元素具有第二浓度，所述第一浓度小于第二浓度。
可选的，所述第一应力层内掺杂有第一离子，所述第二应力层内掺杂有第二离子。
可选的，所述第一离子的导电类型和所述第二离子的导电类型相反。
可选的，所述第一离子的导电类型和所述第二离子的导电类型相同。
可选的，所述伪栅极结构包括：位于部分基底表面的伪栅介质层、位于所述伪栅介质层表面的伪栅电极层以及位于所述伪栅介质层和伪栅电极层侧壁表面的侧墙；所述源漏开口暴露出侧墙的底部表面。
可选的，还包括：位于所述第二应力层表面的保护层，所述保护层内掺杂有第三离子，且所述第三离子的导电类型和所述第二离子的导电类型相同。
可选的，还包括：位于所述保护层表面和伪栅极结构侧壁表面的停止阻挡层；位于所述停止阻挡层表面的介质层；位于所述介质层、停止阻挡层以及保护层内的导电插塞。
可选的，所述基底包括衬底和位于衬底表面的鳍部，所述伪栅极结构横跨所述鳍部，且所述伪栅极结构覆盖部分鳍部的顶部表面和侧壁表面。
相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供基底，所述基底表面具有伪栅极结构；分别在所述伪栅极结构两侧的基底内形成源漏开口；在源漏开口侧壁形成第一应力层；在所述源漏开口底部、以及所述第一应力层上形成第二应力层，所述第二应力层填充满所述源漏开口，且所述第一应力层的应力小于所述第二应力层的应力。
可选的，所述第一应力层的形成方法包括：在所述源漏开口侧壁和底部表面形成初始第一应力层；以所述伪栅极结构为掩膜，刻蚀所述源漏开口底部表面的初始第一应力层，在所述源漏开口侧壁形成第一应力层。
可选的，述初始第一应力层内掺杂有第一离子，所述第二应力层内掺杂有第二离子。
可选的，所述初始第一应力层的形成工艺包括：选择性外延沉积工艺；采用原位掺杂工艺在所述初始第一应力层内掺杂第一离子。
可选的，所述第二应力层内的形成工艺包括：选择性外延沉积工艺；采用原位掺杂工艺在所述第二应力层内掺杂第二离子。
可选的，所述第一离子的导电类型和所述第二离子的导电类型相反。
可选的，所述第一离子的导电类型和所述第二离子的导电类型相同。
可选的，刻蚀所述源漏开口底部表面的初始第一应力层的工艺包括：各向异性的干法刻蚀工艺。
可选的，所述源漏开口的形成方法包括：以所述伪栅极结构为掩膜，刻蚀所述基底，直至暴露出部分伪栅极结构底部表面，在所述基底内形成所述源漏开口。
可选的，刻蚀所述基底的工艺包括：湿法刻蚀工艺。
可选的，形成所述第一应力层之后，形成第二应力层之前，还包括：对所述第一应力层进行退火处理。
可选的，所述退火处理包括激光退火工艺。
可选的，还包括：在所述第二应力层表面形成保护层，所述保护层内掺杂有第三离子，且所述第三离子的导电类型和所述第二离子的导电类型相同。
可选的，还包括：在所述保护层表面和伪栅极结构侧壁表面的停止阻挡层；在所述停止阻挡层表面形成介质层；在所述介质层、停止阻挡层以及保护层内形成导电插塞。
可选的，所述基底包括衬底和位于衬底表面的鳍部，所述伪栅极结构横跨所述鳍部，且所述伪栅极结构覆盖部分鳍部的顶部表面和侧壁表面。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，在所述源漏开口侧壁形成第一应力层；形成所述第一应力层之后，在所述源漏开口底部、以及所述第一应力层上形成第二应力层，所述第二应力层填充满所述源漏开口，且所述第一应力层的应力小于所述第二应力层的应力。所述第一应力层仅位于源漏开口的侧壁表面，占用所述源漏开口较小的空间，使得在源漏开口内形成的第二应力层的体积较大。所述第二应力层占据的空间越大，对沟道的应力的贡献更大，进而提高所述第二应力层对沟道的应力，增加所述半导体结构的驱动电流。同时，由于源漏开口的侧壁接近沟道区，位于所述源漏开口侧壁表面的第一应力层能够缓解基底和第二应力层之间的界面缺陷，进而能够减少对沟道的影响，改善短沟道效应。综上，所述方法能够提高形成的半导体结构的性能。
进一步，所述第一应力层内掺杂有第一离子，所述第二应力层内掺杂有第二离子，且所述第一离子的导电类型和所述第二类型的导电类型相反，即所述第一应力层的导电类型和所述第二应力层的导电类型相反，使得所述第一应力层对所述第二应力层起到阻挡作用，减少所述第二应力层内掺杂的离子扩散进入位于伪栅极结构下方的沟道，从而改善短沟道效应。
进一步，所述第一应力层掺杂有第一离子，所述第二应力层内掺杂有第二离子，且所述第一离子的导电类型和所述第二类型的导电类型相同，即，所述第一应力层的导电类型和所述第二应力层的导电类型相同，所述第一应力层和第二应力层共同作为源漏开口内的源漏掺杂区，对沟道具有更大的应力，从而提高源漏掺杂区对沟道的应力，增加所述半导体结构的驱动电流。
本发明技术方案提供的半导体结构中，所述第一应力层仅位于源漏开口的侧壁，占用所述源漏开口较小的空间，使得在源漏开口内形成的第二应力层的体积较大。所述第二应力层占据的空间越大，对沟道的应力的贡献更大，进而提高所述第二应力层对沟道的应力，增加所述半导体结构的驱动电流。同时，由于源漏开口的侧壁接近沟道区，位于所述源漏开口侧壁的第一应力层能够缓解基底和第二应力层之间的界面缺陷，进而能够减少对沟道的影响，改善短沟道效应。综上，所述方法能够提高形成的半导体结构的性能。
附图说明
图1至图4是一种半导体结构形成方法各步骤的结构示意图；
图5至图11是本发明一实施例中的半导体结构形成方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，现有半导体结构的性能较差。
以下结合附图进行详细说明，半导体结构的性能较差的原因，图1至图4是一种半导体结构形成方法各步骤的结构示意图。
请参考图1，提供基底100，所述基底100表面具有伪栅极结构110，且所述伪栅极结构110两侧具有侧墙120。
请参考图2，在所述伪栅极结构110和侧墙120两侧的基底100内形成源漏开口130。
请参考图3，在所述源漏开口130底部和侧壁表面形成第一应力层140。
请参考图4，在所述第一应力层140表面形成第二应力层150，所述第二应力层150填充满所述源漏开口130。
上述方法中，在本实施例中，所要形成的半导体为P型器件，所述第一应力层140的材料为硅锗，所述第二应力层150的材料为硅锗。通常所述第一应力层140硅锗材料中锗元素的浓度小于所述第二应力层150硅锗材料中锗元素的浓度，原因在于，所述锗元素浓度较小的第一应力层140位于基底100和第二应力层150之间，有利于作为缓冲层，减少基底100和第二应力层150直接接触而产生界面缺陷，从而有利于提高形成的半导体结构的性能。
然而，由于所述第一应力层140的锗元素浓度小于第二应力层150的锗元素浓度，因此，在具有相同体积情况下，所述第一应力层140对应力的贡献小于所述第二应力层150对应力的贡献。所述第一应力层140位于源漏开口130的侧壁和底部表面内，占用了后续第二应力层150的空间，使得所述第二应力层150的应力不足，使得对沟道的驱动电流较低，形成的半导体结构的性能仍较差。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，通过在源漏开口侧壁形成第一应力层；在所述源漏开口底部表面、以及所述第一应力层表面形成第二应力层，所述第二应力层填充满所述源漏开口，且所述第一应力层的应力小于所述第二应力层的应力，位于源漏开口侧壁的所述第一应力层在能够起到改善短沟道效应作用的同时，占据源漏开口的空间较小，从而所述第二应力层的体积较大，使得所述第二应力层的应力较大，使得形成的半导体结构的性能较好。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图11是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
请参考图5，提供基底200，所述基底表面具有伪栅极结构210。
所述基底200包括衬底和位于衬底表面的鳍部，所述伪栅极结构210横跨所述鳍部，且所述伪栅极结构210覆盖部分鳍部的顶部表面和侧壁表面。
在其他实施例中，所述衬底上不具有鳍部。
在本实施例中，所述基底200的形成方法包括：提供初始衬底(未示出)；所述初始衬底上具有第一图形化层，所述第一图形化层暴露出部分初始衬底的表面；以所述第一图形化层为掩膜，刻蚀所述初始衬底，形成所述衬底201和位于所述衬底表面的鳍部。
在本实施例中，所述初始衬底的材料为硅。相应的，所述衬底和鳍部的材料为硅。
在其他实施例中，所述初始衬底的材料包括：锗、锗硅、绝缘体上硅或绝缘体上锗。相应的，衬底的材料包括：锗、锗硅、绝缘体上硅或绝缘体上锗。鳍部的材料包括：锗、锗硅、绝缘体上硅或绝缘体上锗。
在本实施例中，所述伪栅极结构210包括：位于部分基底200表面的伪栅介质层211、位于所述伪栅介质层211表面的伪栅电极层212、以及位于伪栅介质层211和伪栅电极层212侧壁表面的侧墙213。
所述伪栅介质层211的材料包括：低K介质材料(介电常数大于或等于2.5，且小于3.9)和超低k介质材料(介电常数小于2.5)中的一种或两种组合。在本实施例中，所述伪栅介质层211的材料采用氧化硅。
所述伪栅电极层212的材料包括：多晶硅、多晶锗或者金属。在本实施例中，所述伪栅介质层212的材料为多晶硅。
所述侧墙213的材料包括：绝缘材料。所述绝缘材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅或者碳氮氧化硅。在本实施例中，所述侧墙213的材料为氮化硅。
所述伪栅极结构210的形成方法包括：在所述基底表面形成伪栅介质膜(图中未示出)；在所述伪栅介质膜表面形成伪栅电极膜(图中未示出)；图形化所述伪栅介质膜和伪栅电极膜，直至暴露出基底表面，使伪栅介质膜形成伪栅介质层211，使伪栅电极膜形成伪栅电极212；在所述伪栅电极层212顶部表面和侧壁表面、以及伪栅介质层211侧壁表面形成侧墙材料膜；回刻蚀所述侧墙材料膜，直至暴露出基底表面，在所述伪栅介质层211和伪栅电极层212侧壁表面形成侧墙213。
在本实施例中，所述半导体结构的形成方法还包括：在所述伪栅极结构210顶部表面形成阻挡层(图中未标示)。
在本实施例中，所述阻挡层的材料为氧化硅。
所述阻挡层用于在后续工艺步骤中，保护所述伪栅极结构210表面不受工艺的影响，从而保持较好的形貌。
请参考图6，分别在所述伪栅极结构210两侧的基底200内形成源漏开口220。
所述源漏开口220为后续形成第一应力层和第二应力层提供空间。
所述源漏开口220的形成方法包括：以所述伪栅极结构210为掩膜，刻蚀所述基底200，直至暴露出部分伪栅极结构210底部表面，在所述基底200内形成所述源漏开口220。
具体的，在本实施例中，刻蚀所述鳍部，暴露出侧墙213的底部表面，在所述鳍部内形成所述源漏开口220。
具体的，所述源漏开口220位于所述伪栅极结构210两侧的鳍部内。
在本实施例中，所述源漏开口220暴露出所述侧墙213的底部表面。
在本实施例中，刻蚀所述基底200的工艺包括：湿法刻蚀工艺。
所述湿法刻蚀工艺具有各向同性，能够对伪栅极结构210底部的基底200进行刻蚀，从而增大所述源漏开口200的空间。
所述源漏开口220暴露出侧墙213的底部表面，使得所述源漏开口220体积较大，有利于增大后续在源漏开口220内形成的第二应力层体积，从而增加所述第二应力层的应力，有利于提高形成的半导体结构的驱动电流。
接着，在源漏开口220侧壁表面形成第一应力层，具体形成所述第一应力层的过程请参考图7至图8。
请参考图7，在所述源漏开口220侧壁和底部形成初始第一应力层230。
所述初始第一应力层230为后续形成第一应力层提供材料。
所述初始第一应力层230内掺杂有第一离子。
所述初始第一应力层230的形成工艺包括：选择性外延沉积工艺；采用原位掺杂工艺在所述初始第一应力层内掺杂第一离子。
当所要形成的半导体为P型器件，所述初始第一应力层230的材料包括：硅锗；当所要形成的半导体为N型器件，所述初始第一应力层230的材料包括：磷化硅。
在本实施例中，所要形成的半导体为P型器件，所述初始第一应力层230的材料为硅锗，所述初始第一应力层230中锗元素具有第一浓度。
在其他实施例中，所要形成的半导体为N型器件，所述初始第一应力层的材料为磷化硅，所述初始第一应力层中磷元素具有第一浓度。
所述第一离子为N型离子或P型离子。
所述N型离子包括磷离子或者砷离子；所述P型离子包括：硼离子、铟离子或者BF2+。
在本实施例中，所述第一离子为磷离子。
请参考图8，以所述伪栅极结构210为掩膜，刻蚀所述源漏开口220底部表面的初始第一应力层230，在所述源漏开口220侧壁形成第一应力层240。所述第一应力层240作为缓冲层，用于减少基底200和后续形成的第二应力层之间的界面缺陷。
所述第一应力层240的厚度范围为2纳米至8纳米。
所述厚度指的是第一应力层240垂直于源漏开口220侧壁表面方向上的的尺寸。
选择所述范围的意义在于：若所述第一应力层240的厚度大于8纳米，则所述第一应力层240占据的空间过大，导致后续在源漏开口220形成的第二应力层的体积较小，进而对沟道的应力不足，致使形成的半导体结构的驱动电流较差；若所述第一应力层240的厚度小于2纳米，厚度太薄，不利于所述第一应力层240作为缓冲层，缓解基底200和后续形成的具有较大应力第二应力层的界面缺陷，不利于短沟道效应，致使形成的半导体结构的电学性能较差。
刻蚀所述源漏开口220底部表面的初始第一应力层230的工艺包括：各向异性的干法刻蚀工艺。
所述刻蚀工艺具有各向异性，在刻蚀去除源漏开口220底部表面的初始第一应力层230的同时，对源漏开口220侧壁表面的初始第一应力层230的刻蚀损伤较少，从而满足形成的第一应力层240位于源漏开口220侧壁表面。
所述第一应力层240通过刻蚀所述初始第一应力层230而形成。
在本实施例中，所述第一应力层240的材料为硅锗，所述第一应力层240中锗元素具有第一浓度，所述第一浓度范围为0.1～0.3。
需要说明的是，在本实施例中，所述第一浓度指的是材料中的锗元素的物质的量和硅元素的物质的量的比值。
在本实施例中，所述第一应力层240内掺杂的第一离子为磷离子，所述磷离子的浓度1e18 atm/cm3～1e19atm/cm3。
所述第一应力层240仅位于源漏开口220的侧壁表面，占用所述源漏开口220较小的空间，使得后续在源漏开口220内形成的第二应力层的体积较大。所述第二应力层占据的空间越大，对沟道的应力的贡献更大，进而提高所述第二应力层对沟道的应力，增加所述半导体结构的驱动电流。同时，由于源漏开口220的侧壁接近沟道区，位于所述源漏开口220侧壁表面的第一应力层240能够缓解基底200和第二应力层之间的界面缺陷，进而能够减少对沟道的影响，改善短沟道效应。
在本实施例中，所述半导体结构的形成方法还包括：形成所述第一应力层之后，后续形成第二应力层之前，对所述第一应力层进行退火处理。
所述退火处理包括激光退火工艺。
所述激光退火工艺，一方面，用于激活所述第一应力层240内的第一离子，另一方面，能够修复源漏开口220的表面缺陷，有利于提高后续形成的第二应力层的性能。
请参考图9，在所述源漏开口220底部、以及所述第一应力层240上形成第二应力层250，所述第二应力层250填充满所述源漏开口220，且所述第一应力层240的应力小于所述第二应力层250的应力。
所述第二应力层250内掺杂有第二离子。
所述第二应力层250的形成工艺包括：选择性外延沉积工艺；采用原位掺杂工艺在所述第二应力层内掺杂第二离子。
所述第一应力层240和第二应力层250的材料相同。
在本实施例中，所要形成的器件为P型器件时，所述第一应力层240和第二应力层250的材料为硅锗，且所述第一应力层中锗元素具有第一浓度，所述第二应力层250中锗元素具有第二浓度，且所述第一浓度小于第二浓度。
在本实施例中，所述第二应力层250的材料为硅锗，所述第二应力层250中锗元素具有第二浓度，所述第二浓度范围为0.4～0.6。
需要说明的是，在本实施例中，所述第二浓度指的是材料中的锗元素的物质的量和硅元素的物质的量的比值。
所述第一应力层240中锗元素具有第一浓度，所述第二应力层250中锗元素具有第二浓度，且所述第一浓度小于第二浓度，从而在相同体积的情况下，所述第二应力层250对应力的贡献大于所述第一应力层240对应力的贡献。同时，锗元素浓度较低的第一应力层240，有利于缓解基底200和第二应力层250之间的界面缺陷，进而能够减少沟道的影响。
在其他实施例中，所要形成的器件为N型器件时，所述第一应力层和第二应力层的材料为磷化硅，且所述第一应力层中磷元素具有第一浓度，所述第二应力层中磷元素具有第二浓度，且所述第一浓度小于第二浓度。
所述第二离子为N型离子或P型离子。
在本实施例中，所述第一离子的导电类型和所述第二离子的导电类型相反。
所述第一离子的导电类型和所述第二类型的导电类型相反，即，所述第一应力层240的导电类型和所述第二应力层250的导电类型相反，使得所述第一应力层240对所述第二应力层250起到阻挡作用，减少所述第二应力层250内掺杂的离子扩散进入位于伪栅极结构210下方的沟道，从而改善短沟道效应。
具体的，在本实施例中，所述第二离子为硼离子，所述硼离子的浓度为1e20 atm/cm3～1e21atm/cm3。
在其他实施例中，所述第一离子的导电类型和所述第二离子的导电类型相同。
所述第一离子的导电类型和所述第二类型的导电类型相同，即，所述第一应力层的导电类型和所述第二应力层的导电类型相同，所述第一应力层和第二应力层共同作为源漏开口内的源漏掺杂区，对沟道具有更大的应力，从而提高源漏掺杂区对沟道的应力，增加所述半导体结构的驱动电流。
请参考图10，在所述第二应力层250表面形成保护层260，所述保护层260内掺杂有第三离子，且所述第三离子的导电类型和所述第二离子的导电类型相同。
所述保护层260能够有效防止第二应力层250在后续热制程中，受热导致其应力的释放。
所述保护层260的形成工艺包括：选择性外延生长工艺；采用原位离子掺杂工艺在所述保护层260内掺杂第二离子。
当所要形成的半导体为P型器件，所述保护层260的材料包括：硅锗；当所要形成的半导体为N型器件，所述保护层260的材料包括：磷化硅。
所述第三离子为N型离子或P型离子。
在本实施例中，所述第三离子为硼离子。
在本实施例中，所述保护层260中的材料为硅锗，掺杂的第三离子为硼离子，且所述硅锗材料中的锗元素的浓度为0.1～0.2，所述硼离子的浓度5e19atm/cm3～5e20atm/cm3。
请参考图11，在所述保护层260表面和伪栅极结构210侧壁表面形成停止阻挡层271；在所述停止阻挡层271表面形成介质层272；在所述介质层272、停止阻挡层271以及保护层260内形成导电插塞280。
所述停止阻挡层271用于作为后续刻蚀的停止层。
所述介质层272用于为后续形成器件提供支撑。
所述停止阻挡271的材料和介质层272的材料不同。
在本实施例中，所述停止阻挡层271的材料为氮化硅；所述介质层272的材料为氧化硅。
在本实施例中，所述伪栅极结构210顶部表面具有阻挡层，所述介质层272顶部表面齐平于所述阻挡层顶部表面，所述介质层272暴露出伪栅极结构210顶部表面的阻挡层。
在其他实施例中，所述介质层高于所述伪栅极结构的顶部表面。
所述导电插塞280的材料包括：金属，例如，铜、钨、铝、钛、镍、氮化钛和氮化钽中的一种或多种组合。
在本实施例中，所述导电插塞280的材料为钨。
相应的，本发明实施例还提供一种采用上述方法形成的半导体结构，请继续参考图11，包括：基底200，所述基底200表面具有伪栅极结构210；分别位于所述伪栅极结构210两侧的基底200内的源漏开口220；位于所述源漏开口220侧壁的第一应力层240；位于所述源漏开口220底部、以及所述第一应力层240上的第二应力层250，所述第二应力层250填充满所述源漏开口220，且所述第一应力层240的应力小于所述第二应力层250的应力。
所述第一应力层240仅位于源漏开口220的侧壁，占用所述源漏开口220较小的空间，使得在源漏开口220内形成的第二应力层250的体积较大。所述第二应力层250占据的空间越大，对沟道的应力的贡献更大，进而提高所述第二应力层250对沟道的应力，增加所述半导体结构的驱动电流。同时，由于源漏开口220的侧壁接近沟道区，位于所述源漏开口220侧壁的第一应力层240能够缓解基底200和第二应力层250之间的界面缺陷，进而能够减少对沟道的影响，改善短沟道效应，因此，所述半导体结构的性能较好。
以下结合附图进行详细说明。
在本实施例中，所述基底200包括衬底和位于衬底表面的鳍部，所述伪栅极结构横跨所述鳍部，且所述伪栅极结构覆盖部分鳍部的顶部表面和侧壁表面。
所述第一应力层240和第二应力层250的材料相同。
当所要形成的器件为P型器件时，所述第一应力层240和第二应力层250的材料为硅锗，且所述第一应力层240中锗元素具有第一浓度，所述第二应力层250中锗元素具有第二浓度，所述第一浓度小于第二浓度。
当所要形成的器件为N型器件时，所述第一应力层240和第二应力层250的材料为磷化硅，且所述第一应力层240中磷元素具有第一浓度，所述第二应力层250中磷元素具有第二浓度，所述第一浓度小于第二浓度。
所述第一应力层240内掺杂有第一离子，所述第二应力层250内掺杂有第二离子。
在本实施例中，所述第一离子的导电类型和所述第二离子的导电类型相反。
在其他实施例中，所述第一离子的导电类型和所述第二离子的导电类型相同。
所述伪栅极结构210包括：位于部分基底200表面的伪栅介质层211、位于所述伪栅介质层211表面的伪栅电极层212、以及位于所述伪栅介质层211和伪栅电极层212侧壁表面的侧墙213；所述源漏开口220暴露出侧墙213的底部表面。
所述半导体结构还包括：位于所述第二应力层250表面的保护层260，所述保护层260内掺杂有第三离子，且所述第三离子的导电类型和所述第二离子的导电类型相同。
所述半导体结构还包括：位于所述保护层260表面和伪栅极结构210侧壁表面的停止阻挡层271；位于所述停止阻挡层271表面的介质层272；位于所述介质层272、停止阻挡层271以及保护层260内的导电插塞280。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (26)

1.一种半导体结构，其特征在于，包括：
基底，所述基底表面具有伪栅极结构；
分别位于所述伪栅极结构两侧的基底内的源漏开口；
位于所述源漏开口侧壁的第一应力层；
位于所述源漏开口底部、以及所述第一应力层上的第二应力层，所述第二应力层填充满所述源漏开口，且所述第一应力层的应力小于所述第二应力层的应力。
2.如权利要求1所述的半导体结构，其特征在于，所述第一应力层和第二应力层的材料相同。
3.如权利要求2所述的半导体结构，其特征在于，当所要形成的器件为P型器件时，所述第一应力层和第二应力层的材料为硅锗，且所述第一应力层中锗元素具有第一浓度，所述第二应力层中锗元素具有第二浓度，所述第一浓度小于第二浓度。
4.如权利要求2所述的半导体结构，其特征在于，当所要形成的器件为N型器件时，所述第一应力层和第二应力层的材料为磷化硅，且所述第一应力层中磷元素具有第一浓度，所述第二应力层中磷元素具有第二浓度，所述第一浓度小于第二浓度。
5.如权利要求1所述的半导体结构，其特征在于，所述第一应力层内掺杂有第一离子，所述第二应力层内掺杂有第二离子。
6.如权利要求5所述的半导体结构，其特征在于，所述第一离子的导电类型和所述第二离子的导电类型相反。
7.如权利要求5所述的半导体结构，其特征在于，所述第一离子的导电类型和所述第二离子的导电类型相同。
8.如权利要求1所述的半导体结构，其特征在于，所述伪栅极结构包括：位于部分基底表面的伪栅介质层、位于所述伪栅介质层表面的伪栅电极层以及位于所述伪栅介质层和伪栅电极层侧壁表面的侧墙；所述源漏开口暴露出侧墙的底部表面。
9.如权利要求5所述的半导体结构，其特征在于，还包括：位于所述第二应力层表面的保护层，所述保护层内掺杂有第三离子，且所述第三离子的导电类型和所述第二离子的导电类型相同。
10.如权利要求9所述的半导体结构，其特征在于，还包括：位于所述保护层表面和伪栅极结构侧壁表面的停止阻挡层；位于所述停止阻挡层表面的介质层；位于所述介质层、停止阻挡层以及保护层内的导电插塞。
11.如权利要求1所述的半导体结构，其特征在于，所述基底包括衬底和位于衬底表面的鳍部，所述伪栅极结构横跨所述鳍部，且所述伪栅极结构覆盖部分鳍部的顶部表面和侧壁表面。
12.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底表面具有伪栅极结构；
分别在所述伪栅极结构两侧的基底内形成源漏开口；
在源漏开口侧壁形成第一应力层；
在所述源漏开口底部、以及所述第一应力层上形成第二应力层，所述第二应力层填充满所述源漏开口，且所述第一应力层的应力小于所述第二应力层的应力。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第一应力层的形成方法包括：在所述源漏开口侧壁和底部表面形成初始第一应力层；以所述伪栅极结构为掩膜，刻蚀所述源漏开口底部表面的初始第一应力层，在所述源漏开口侧壁形成第一应力层。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述初始第一应力层内掺杂有第一离子，所述第二应力层内掺杂有第二离子。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述初始第一应力层的形成工艺包括：选择性外延沉积工艺；采用原位掺杂工艺在所述初始第一应力层内掺杂第一离子。
16.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第二应力层内的形成工艺包括：选择性外延沉积工艺；采用原位掺杂工艺在所述第二应力层内掺杂第二离子。
17.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第一离子的导电类型和所述第二离子的导电类型相反。
18.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第一离子的导电类型和所述第二离子的导电类型相同。
19.如权利要求13所述的半导体结构的形成方法，其特征在于，刻蚀所述源漏开口底部表面的初始第一应力层的工艺包括：各向异性的干法刻蚀工艺。
20.如权利要求12所述的半导体结构的形成方法，其特征在于，所述源漏开口的形成方法包括：以所述伪栅极结构为掩膜，刻蚀所述基底，直至暴露出部分伪栅极结构底部表面，在所述基底内形成所述源漏开口。
21.如权利要求20所述的半导体结构的形成方法，其特征在于，刻蚀所述基底的工艺包括：湿法刻蚀工艺。
22.如权利要求12所述的半导体结构的形成方法，其特征在于，形成所述第一应力层之后，形成第二应力层之前，还包括：对所述第一应力层进行退火处理。
23.如权利要求22所述的半导体结构的形成方法，其特征在于，所述退火处理包括激光退火工艺。
24.如权利要求12所述的半导体结构的形成方法，其特征在于，还包括：在所述第二应力层表面形成保护层，所述保护层内掺杂有第三离子，且所述第三离子的导电类型和所述第二离子的导电类型相同。
25.如权利要求24所述的半导体结构的形成方法，其特征在于，还包括：在所述保护层表面和伪栅极结构侧壁表面的停止阻挡层；在所述停止阻挡层表面形成介质层；在所述介质层、停止阻挡层以及保护层内形成导电插塞。
26.如权利要求12所述的半导体结构的形成方法，其特征在于，所述基底包括衬底和位于衬底表面的鳍部，所述伪栅极结构横跨所述鳍部，且所述伪栅极结构覆盖部分鳍部的顶部表面和侧壁表面。
CN202010290935.3A 2020-04-14 2020-04-14 半导体结构及其形成方法 Pending CN113540237A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010290935.3A CN113540237A (zh) 2020-04-14 2020-04-14 半导体结构及其形成方法
US17/212,904 US11695035B2 (en) 2020-04-14 2021-03-25 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010290935.3A CN113540237A (zh) 2020-04-14 2020-04-14 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN113540237A true CN113540237A (zh) 2021-10-22

Family

ID=78007331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010290935.3A Pending CN113540237A (zh) 2020-04-14 2020-04-14 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US11695035B2 (zh)
CN (1) CN113540237A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120181549A1 (en) * 2011-01-19 2012-07-19 International Business Machines Corporation Stressed channel fet with source/drain buffers
CN103107195A (zh) * 2011-11-15 2013-05-15 台湾积体电路制造股份有限公司 半导体器件的应变结构
CN104201108A (zh) * 2014-08-27 2014-12-10 上海集成电路研发中心有限公司 SiGe源/漏区的制造方法
US20180166569A1 (en) * 2016-08-26 2018-06-14 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure and fabricating method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696019B2 (en) * 2006-03-09 2010-04-13 Infineon Technologies Ag Semiconductor devices and methods of manufacturing thereof
US8796788B2 (en) * 2011-01-19 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with strained source/drain structures
US9142642B2 (en) * 2012-02-10 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for doped SiGe source/drain stressor deposition
US8815656B2 (en) * 2012-09-19 2014-08-26 International Business Machines Corporation Semiconductor device and method with greater epitaxial growth on 110 crystal plane
US9559165B2 (en) * 2014-09-19 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with strained source and drain structures and method for forming the same
CN109148578B (zh) * 2017-06-16 2021-09-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120181549A1 (en) * 2011-01-19 2012-07-19 International Business Machines Corporation Stressed channel fet with source/drain buffers
CN103107195A (zh) * 2011-11-15 2013-05-15 台湾积体电路制造股份有限公司 半导体器件的应变结构
CN104201108A (zh) * 2014-08-27 2014-12-10 上海集成电路研发中心有限公司 SiGe源/漏区的制造方法
US20180166569A1 (en) * 2016-08-26 2018-06-14 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure and fabricating method thereof

Also Published As

Publication number Publication date
US20210320169A1 (en) 2021-10-14
US11695035B2 (en) 2023-07-04

Similar Documents

Publication Publication Date Title
US10784167B2 (en) Isolation components for transistors formed on fin features of semiconductor substrates
CN106373924B (zh) 半导体结构的形成方法
US11075270B2 (en) Semiconductor structure and method for forming the same
CN110534433B (zh) 半导体结构及其形成方法
CN113903810B (zh) 半导体结构及其形成方法
CN107591370B (zh) 半导体器件及其形成方法
CN114256336A (zh) 一种半导体器件及其制造方法
CN106409765B (zh) 半导体结构及其形成方法
CN113540237A (zh) 半导体结构及其形成方法
CN111554635B (zh) 半导体结构及其形成方法
CN109309048B (zh) 半导体结构及其形成方法
CN115997275A (zh) 半导体结构及其形成方法
CN112951765A (zh) 半导体结构及其形成方法
US11710791B2 (en) Semiconductor structure with inversion layer between stress layer and protection layer and fabrication method thereof
CN111725067A (zh) 半导体结构及其形成方法
CN106328528B (zh) 半导体结构的形成方法
US11482603B2 (en) Semiconductor device and fabrication method thereof
CN113394287A (zh) 半导体结构及其形成方法
CN111725068B (zh) 半导体结构形成方法
CN108878419B (zh) 半导体结构及其形成方法
CN109727914B (zh) 半导体结构及其形成方法
CN109427679B (zh) 半导体结构及其形成方法
CN113394288A (zh) 半导体结构及其形成方法
CN113838933A (zh) 半导体结构及其形成方法
CN113394271A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination