CN113497321A - 隔离器 - Google Patents

隔离器 Download PDF

Info

Publication number
CN113497321A
CN113497321A CN202010798666.1A CN202010798666A CN113497321A CN 113497321 A CN113497321 A CN 113497321A CN 202010798666 A CN202010798666 A CN 202010798666A CN 113497321 A CN113497321 A CN 113497321A
Authority
CN
China
Prior art keywords
electrode
dielectric
insulating portion
dielectric layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010798666.1A
Other languages
English (en)
Other versions
CN113497321B (zh
Inventor
石黑阳
根贺亮平
藤庆彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to CN202210586280.3A priority Critical patent/CN114976544A/zh
Publication of CN113497321A publication Critical patent/CN113497321A/zh
Application granted granted Critical
Publication of CN113497321B publication Critical patent/CN113497321B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/36—Isolators
    • H01P1/375—Isolators using Faraday rotators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Of Transformers For General Uses (AREA)

Abstract

实施方式的隔离器具备：第一电极；第一绝缘部，设置于所述第一电极之上；第二电极，设置于所述第一绝缘部之上；第二绝缘部，沿着与从所述第一电极朝向所述第二电极的第一方向垂直的第一面设置于所述第二电极的周围，并与所述第二电极接触；以及第一电介质部，设置于所述第二电极及所述第二绝缘部之上。所述第二电极具有与所述第一绝缘部相对置的底面、与所述第一电介质部相对置的上表面、与所述底面相连的第一侧面及与所述上表面及所述第一侧面相连的第二侧面。沿着所述第一面，在从所述第二电极的中心朝向所述第二电极的外缘的第二方向上，所述上表面被设置为比所述底面宽，所述第一侧面相对于所述底面及所述第二侧面倾斜。

Description

隔离器
相关申请
本申请享受以日本专利申请2020-49484号(申请日：2020年03月19日)为基础申请的优先权。本申请通过参照该基础申请包括基申请的全部内容。
技术领域
实施方式涉及隔离器。
背景技术
隔离器在切断电流的状态下，利用磁场或电场的变化来传递信号。关于该隔离器，优选不易产生破坏。
发明内容
本发明的实施方式提供一种能够降低产生破坏的可能性的隔离器。
实施方式的隔离器具备：第一电极；第一绝缘部，设置于所述第一电极之上；第二电极，设置于所述第一绝缘部之上；第二绝缘部，沿着与从所述第一电极朝向所述第二电极的第一方向垂直的第一面设置于所述第二电极的周围，并与所述第二电极接触；以及第一电介质层，设置于所述第二电极以及所述第二绝缘部之上。所述第二电极具有与所述第一绝缘部相对置的底面、与所述第一电介质层相对置的上表面、与所述底面相连的第一侧面以及与所述上表面及所述第一侧面相连的第二侧面。沿着所述第一面，在从所述第二电极的中心朝向所述第二电极的外缘的第二方向上，所述上表面被设置为比所述底面宽，所述第一侧面相对于所述底面以及所述第二侧面倾斜。
附图说明
图1是表示第一实施方式的隔离器的俯视图。
图2是图1的A1-A2剖视图。
图3是将图2的一部分放大后的剖视图。
图4的(a)～图6的(b)是表示第一实施方式的隔离器的制造方法的剖视图。
图7的(a)～图9的(c)是表示第一实施方式的线圈的制造方法的剖视图。
图10的(a)～(d)是表示第一实施方式的变形例的线圈的制造方法的剖视图。
图11的(a)及(b)是表示第一实施方式的隔离器的特性的剖视图。
图12是表示第一实施方式的变形例的隔离器的剖视图。
图13是表示第一实施方式的变形例的隔离器的剖视图。
图14是表示第一实施方式的变形例的隔离器的剖视图。
图15的(a)～(c)是表示第一实施方式的变形例的线圈的制造方法的示意剖视图。
图16是表示第二实施方式的变形例的隔离器的剖视图。
图17是表示第三实施方式的隔离器的俯视图。
图18是表示第三实施方式的隔离器的剖面结构的示意图。
图19是表示第三实施方式的第一变形例的隔离器的俯视图。
图20是图19的A1-A2剖视图。
图21是图19的B1-B2剖视图。
图22是表示第三实施方式的第一变形例的隔离器的剖面结构的示意图。
图23是表示第三实施方式的第二变形例的隔离器的俯视图。
图24是表示第三实施方式的第二变形例的隔离器的剖面结构的示意图。
图25是表示第三实施方式的第三变形例的隔离器的示意图。
图26是表示第四实施方式的封装件的立体图。
图27是表示第四实施方式的封装件的剖面结构的示意图。
具体实施方式
以下，参照附图对本发明的各实施方式进行说明。
附图是示意性或概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等未必与现实的相同。即使在表示相同的部分的情况下，也存在根据附图而彼此的尺寸、比率不同地表示的情况。
在本申请说明书和各图中，对与已经说明过的要素相同的要素标注相同的附图标记并适当省略详细的说明。
(第一实施方式)
图1是表示第一实施方式的隔离器的俯视图。
图2是图1的A1-A2剖视图。
第一实施方式涉及例如被称为数字隔离器、伽伐尼隔离器、伽伐尼绝缘元件的器件。如图1及图2所示，第一实施方式的隔离器100包括第一电路1、第二电路2、基板5、第一电极11、第二电极12、第一绝缘部21、第二绝缘部22、绝缘部28、绝缘部29、电介质部31、电介质部41、电介质部42及导电体50。在图1中，省略了绝缘部28以及29。
在实施方式的说明中，使用XYZ正交坐标系。将从第一电极11朝向第二电极12的方向设为Z方向(第一方向)。将与Z方向垂直且相互正交的2个方向设为X方向(第二方向)及Y方向(第三方向)。另外，为了说明，将从第一电极11朝向第二电极12的方向称为“上”，将其相反方向称为“下”。这些方向基于第一电极11与第二电极12的相对位置关系，与重力的方向无关。
如图2所示，绝缘部20设置于基板5之上。第一电极11设置于绝缘部20中。第一绝缘部21设置于第一电极11及绝缘部20之上。第二电极12设置于第一绝缘部21之上。第二绝缘部22沿着与Z方向垂直的X-Y面(第一面)设置于第二电极12的周围。第二绝缘部22与第二电极12接触。
在图1和图2所示的例子中，第一电极11及第二电极12是沿着X-Y面设置成螺旋状的线圈。第一电极11及第二电极12在Z方向上彼此相对置。第二电极12的至少一部分在Z方向上与第一电极11的至少一部分并排。
电介质部31在Z方向上设置于第一绝缘部21与第二绝缘部22之间。电介质部31的至少一部分沿着X-Y面位于第二电极12的周围。电介质部31与第二电极12接触。
电介质部31例如包含第一电介质层31p、第二电介质层31q和第三电介质层31r。第二电介质层31q设置于第一电介质层31p与第三电介质层31r之间。例如，第二电介质层31q具有与第一电介质层31p及第三电介质层31r不同的组成。另外，作为一例，第一电介质层31p以及第三电介质层31r所使用的材料的相对介电常数(日文：比誘電率)比第二电介质层31q所使用的材料的相对介电常数高。另外，第一电介质层31p以及第三电介质层31r具有与第一绝缘部21不同的组成。另外，作为一例，第一电介质层31p以及第三电介质层31r所使用的材料的相对介电常数比第一绝缘部21所使用的材料的相对介电常数高。
电介质部41设置于第二电极12及第二绝缘部22上。例如，电介质部41与第二电极12及第二绝缘部22接触。
导电体50沿着第一面设置于第一电极11及第二电极12的周围。具体而言，导电体50包含第一导电部51、第二导电部52及第三导电部53。第一导电部51沿着X-Y面在第一电极11的周围设置。第二导电部52设置于第一导电部51的一部分之上。第二导电部52沿着第一导电部51设置有多个。第三导电部53设置于多个第二导电部52之上。第三导电部53沿着X-Y面位于第二电极12的周围。
在图1所示的例子中，第一电极11的一端(线圈的一端)，经由布线60与第一电路1电连接。第一电极11的另一端(线圈的另一端)经由布线61与导电体50电连接。
第二电极12的一端(线圈的一端)经由金属层62及布线63与第二电路2电连接。第二电极12的另一端(线圈的另一端)经由金属层64及布线65与第二电路2电连接。例如，金属层62设置于第二电极12的一端之上。金属层64设置于第二电极12的另一端之上。金属层62的Z方向上的位置以及金属层64的Z方向上的位置也可以与第二电极12的Z方向上的位置相同。金属层62以及64也可以与第二电极12一体地形成。
如图2所示，在导电体50之上设置有金属层66。导电体50经由金属层66及布线67与未图示的导电部件电连接。例如，导电体50及基板5与基准电位连接。基准电位例如是接地电位。导电体50与基准电位连接，能够防止导电体50成为浮动电位。由此，能够降低由于导电体50的电位的变动而在导电体50与各电极之间产生非预期的绝缘破坏的可能性。
另外，在基板5也可以设置有与第一电极11电连接的电路。第一电路1例如是设置于基板5上的电路的一部分。在该情况下，导电体50设置于基板5之上，电路设置于基板5与导电体50之间，从而相对于从基板5以及导电体50的外部朝向基板5的电磁波，基板5的电路被导电体50遮蔽。其结果，能够使电路的动作更加稳定化。
在金属层62及66的周围，沿着X-Y面设置有绝缘部28。绝缘部29设置于绝缘部28上。
第一电路1及第二电路2中的一个用作发送电路。第一电路1及第二电路2中的另一个用作接收电路。在此，对第一电路1是发送电路、第二电路2是接收电路的情况进行说明。
第一电路1向第一电极11发送适于传递的波形的信号(电流)。当电流流过第一电极11时，产生在螺旋状的第一电极11的内侧通过的磁场。第一电极11的至少一部分在Z方向上与第二电极12的至少一部分并排。所产生的磁力线的一部分在第二电极12的内侧通过。由于第二电极12的内侧的磁场的变化，在第二电极12产生感应电动势，电流流过第二电极12。第二电路2检测流过第二电极12的电流，生成与检测结果相应的信号。由此，在第一电极11与第二电极12之间，在将电流切断(绝缘)的状态下传递信号。
对隔离器100的各构成要素的材料的一例进行说明。
第一电极11、第二电极12以及导电体50例如包含金属。第一电极11、第二电极12以及导电体50例如包含从由铜以及铝构成的组中选择至少1种金属。为了抑制传递信号时的第一电极11及第二电极12中的发热，优选这些电极的电阻低。从电阻的降低的观点出发，第一电极11和第二电极12优选包含铜。
绝缘部20、第一绝缘部21、第二绝缘部22以及绝缘部28包含硅以及氧。例如，绝缘部20、第一绝缘部21、第二绝缘部22以及绝缘部28包含氧化硅。绝缘部20、第一绝缘部21、第二绝缘部22以及绝缘部28也可以进一步包含氮。
绝缘部29包含聚酰亚胺、聚酰胺等绝缘性树脂。
电介质部41及42包含硅和氮。例如，电介质部41及42包含氮化硅。
基板5包含硅和杂质。杂质为从由硼、磷、砷和锑构成的组中选择的至少1种。
电介质部31包含从由包含硅和氮的第一材料、包含铝和氧的第二材料、包含钽和氧的第三材料、包含铪和氧的第四材料、包含锆和氧的第五材料、包含锶和钛和氧的第六材料、包含铋和铁和氧的第七材料、以及包含钡和钛和氧的第八材料构成的组中选择的至少1种。
电介质部31的第一电介质层31p例如包含氮化硅。第二电介质层31q例如包含氧化硅。第三电介质层31r例如包含氮化硅。第三电介质层31r的材料也可以与第一电介质层31p的材料不同。
例如，第一电介质层31p及第三电介质层31r包含硅及氮，第一绝缘部21及第二绝缘部22包含硅、氧及氮。在该情况下，第一电介质层31p以及第三电介质层31r中的氮浓度，比第一绝缘部21中的氮浓度高，且比第二绝缘部22中的氮浓度高。
第二电极12也可以包含第一金属层12a以及第二金属层12b。第二金属层12b设置于第一金属层12a与第一绝缘部21之间、第一金属层12a与电介质部31之间、以及第一金属层12a与第二绝缘部22之间。第一电极11也可以包含第三金属层11c及第四金属层11d。第四金属层11d设置于第三金属层11c与绝缘部20之间。第一金属层12a及第三金属层11c含有铜。第二金属层12b及第四金属层11d包含钽。第二金属层12b及第四金属层11d也可以包含钽与氮化钽的层叠膜。通过设置第二金属层12b以及第四金属层11d，能够抑制第一金属层12a以及第三金属层11c所包含的金属材料向各绝缘部的扩散。
第一导电部51也可以包含金属层51a以及51b。金属层51b设置于金属层51a与绝缘部20之间。第二导电部52也可以包含金属层52a以及52b。金属层52b设置于金属层52a与第一绝缘部21之间、以及金属层52a与第一导电部51之间。第三导电部53也可以包含金属层53a以及53b。金属层53b设置于金属层53a与第二绝缘部22之间、金属层53a与电介质部31之间、以及金属层53a与第二导电部52之间。金属层51a～53a包含铜。金属层51b～53b包括钽。金属层51b～53b可以包含钽与氮化钽的层叠膜。通过设置金属层51b～53b，能够抑制金属层51a～53a所包含的金属材料向各绝缘部的扩散。
图3是将图2的一部分放大后的剖视图。
如图3所示，第二电极12设置于电介质部31与电介质部41之间。电介质部31包括第一电介质层31p、第二电介质层31q及第三电介质层31r。
第二电介质层31q设置于第一电介质层31p与第三电介质层31r之间。第一电介质层31p位于第一绝缘部21与第二电介质层31q之间。第三电介质层31r位于第二电介质层31q与第二绝缘部22之间。
第二电介质层31q设置于未设置第二电极12的部分。在第二电极12与第一绝缘部21之间配置有第一电介质层31p的一部分和第三电介质层31r的一部分。
第二电极12例如在沿着通过在螺旋的中心通过的X-Z平面的剖面中具有2段的锥形状。换言之，第二电极12具有对与第一绝缘部21相对置的底面与侧面之间的角进行了倒角的形状。
例如，与电介质部31接触的底面BS的X方向的宽度比与电介质部41接触的上表面TS的X方向的宽度窄。另外，第二电极12包含第一侧面SS1和第二侧面SS2。第一侧面与底面BS及第二侧面SS2相连。第二侧面SS2与第一侧面SS1及上表面TS相连。第一侧面SS1相对于底面BS向上方倾斜。第一侧面SS1相对于底面BS的倾斜角θ1比第二侧面SS2相对于底面BS的倾斜角θ2小。第二电极12的底面BS及第一侧面SS1与第三电介质层31r接触。另外，第二侧面SS2与第二绝缘部22接触。
图4～图6是表示第一实施方式的隔离器的制造方法的剖视图。
参照图4～图6，对第一实施方式的隔离器的制造方法的一例进行说明。图4～图6表示图1的A1-A2线所示的位置的制造工序。另外，在以下的剖视图中，为了明确地表示第一电极11的外缘，省略了将导电体50和第一电极11连接的布线61的记载。
在基板5上，通过化学气相沉积(CVD)形成绝缘部20。在绝缘部20的上表面通过反应性离子蚀刻(RIE)形成开口OP1以及OP2。开口OP1形成于与第一电极11对应的位置。开口OP2形成于与第一导电部51对应的位置。如图4的(a)所示，沿着形成有开口OP1以及OP2的绝缘部20的上表面，通过溅射形成金属层ML1。
在金属层ML1之上，形成将开口OP1及OP2填埋的其他金属层。其他金属层是通过利用溅射形成晶种层、以及利用镀敷在晶种层上形成镀层而形成的。接着，进行化学机械研磨(CMP)，直至绝缘部20的上表面露出。如图4的(b)所示，形成包含金属层ML1及其他金属层的第一电极11及第一导电部51。
在第一电极11及第一导电部51之上，通过CVD形成电介质部42。在电介质部42之上，通过CVD形成第一绝缘部21。通过RIE形成贯通第一绝缘部21及电介质部42并到达第一导电部51的开口OP3。如图4的(c)所示，沿着第一绝缘部21的上表面以及开口OP3的内表面，通过溅射形成金属层ML2。
在金属层ML2之上，通过溅射及镀敷，形成将开口OP3填埋的其他金属层。进行CMP，直到第一绝缘部21的上表面露出为止。由此，形成第二导电部52。如图5的(a)所示，在第一绝缘部21及第二导电部52之上形成电介质部DL1。电介质部DL1的形成方法的详细在后面叙述。
在电介质部DL1之上，通过CVD形成第二绝缘部22。通过RIE，形成贯通第二绝缘部22的开口OP4及OP5。开口OP4形成于与第二电极12对应的位置，位于第一电极11之上。开口OP5形成于与第三导电部53对应的位置，位于第二导电部52之上。另外，选择性地去除电介质部DL1，使第二导电部52在开口OP5的底面露出。如图5的(b)所示，沿着开口OP4的内表面、开口OP5的内表面以及第二绝缘部22的上表面，通过溅射形成金属层ML3。
在金属层ML3之上，通过溅射及镀敷，形成将开口OP4及OP5填埋的其他金属层。接着，进行CMP，直到第二绝缘部22的上表面露出为止。由此，形成包含金属层ML3及其他金属层的第二电极12以及第三导电部53。电介质部DL1对应于电介质部31。如图6的(a)所示，在第二电极12及第三导电部53之上，通过CVD形成电介质部41。
如图6的(b)所示，在电介质部41之上，形成分别与第二电极12及第三导电部53电连接的金属层62、金属层66、金属层64的(参照图1)、绝缘部28及29，完成隔离器100。绝缘部28包括：第一绝缘层，覆盖电介质部41，并包含位于金属层62、64及66与电介质部41之间的部分；以及设置于第一绝缘层上的第二绝缘层。在此，未明示出第一绝缘层与第二绝缘层的边界。
例如，在电介质部41上形成第一绝缘层后，形成金属层62、64及66。金属层62及64形成为，经由在第一绝缘膜及电介质部41设置的接触孔而与第二电极12电连接。金属层66形成为与第三导电部53电连接。金属层62、66及64例如使用溅射而形成，并使用选择镀敷法形成为规定的厚度。
进而，在形成了覆盖金属层62、64以及66的第二绝缘层以及绝缘部29之后，例如使用光刻，在绝缘部29形成位于金属层62、64以及66的上方的开口。之后，经由绝缘部29的开口，选择性地去除第二绝缘层，使金属层62、64及66露出。绝缘部28例如是通过CVD形成的氧化硅层。绝缘部29例如是聚酰亚胺等感光性的树脂。
最后，在金属层62、64及66上分别连接布线63、布线65(参照图1)及布线67。
图7～图9是表示第一实施方式的线圈(第二电极12)的制造方法的示意剖视图。图7～图9是对图5的(a)～图6的(a)所记载的制造方法的详细进行表示的示意剖视图。
如图7的(a)所示，在第一绝缘部21之上形成第一电介质层31p和第二电介质层31q。第一电介质层31p及第二电介质层31q例如使用CVD或者溅射而形成。
进而，在第二电介质层31q之上，形成蚀刻掩模EM1。蚀刻掩模EM1例如是使用光刻进行图案化后的抗蚀剂层。蚀刻掩模EM1具有与形成第二电极12的区域对应的开口MO1。
如图7的(b)所示，以面向开口MO1的侧面倾斜的方式使蚀刻掩模EM1变形。蚀刻掩模EM1例如在高于其软化点的温度下被进行热处理。
如图7的(c)所示，通过将第二电介质层31q与蚀刻掩模EM1一起进行蚀刻，由此将蚀刻掩模EM1的形状转印到第二电介质层31q。第二电介质层31q以及蚀刻掩模EM1例如被进行干式蚀刻。第二电介质层31q例如在第一电介质层31p作为蚀刻阻挡层发挥功能的条件下被蚀刻。第二电介质层31q被蚀刻为面向开口MO1的侧面31qs倾斜。
如图7的(d)所示，在去除了蚀刻掩模EM1之后，以覆盖第一电介质层31p和第二电介质层31q的方式形成第三电介质层31r。第三电介质层31r例如使用CVD形成。
第三电介质层31r形成为在与开口MO1对应的位置具有凹部。第三电介质层31r具有与第二电介质层31q的侧面31qs对应的斜面31rs。第一电介质层31p、第二电介质层31q以及第三电介质层31r构成图5的(a)所示的电介质部DL1。
如图8的(a)所示，在第三电介质层31r之上，形成第二绝缘部22。第二绝缘部22以将电介质部DL1的凹部填埋且其上表面平坦的方式形成。第二绝缘部22的Z方向的厚度与第二电极12的Z方向的厚度大致相同。
如图8的(b)所示，在第二绝缘部22之上形成蚀刻掩模EM2。蚀刻掩模EM2例如是使用光刻进行图案化后的抗蚀剂层。蚀刻掩模EM2在第二绝缘部22的形成第二电极12的区域之上具有开口MO2。
如图8的(c)所示，使用蚀刻掩模EM2，选择性地去除第二绝缘部22，在第二绝缘部22形成开口OP4。第二绝缘部22例如使用干式蚀刻而被去除。第二绝缘部22例如在第三电介质层31r作为蚀刻阻挡层发挥功能的条件下被蚀刻。
如图9的(a)所示，沿着形成有开口OP4的第二绝缘部22的上表面形成金属层ML3(图5的(b)。金属层ML3以覆盖开口OP4的内表面的方式形成。
如图9的(b)所示，在金属层ML3之上，例如通过溅射及镀敷，形成填埋开口OP4的金属层ML4。
如图9的(c)所示，进行CMP直至第二绝缘部22的上表面露出，保留将开口OP4填埋后的部分，去除金属层ML4及金属层ML3。由此，形成包含金属层ML3及金属层ML4的第二电极12(参照图6的(a)。
金属层ML4的一部分成为第二电极12的第一金属层12a，金属层ML3的一部分成为第二金属层12b。第二电极12以其底面BS与第三电介质层31r接触的方式形成。另外，第二电极12的第一侧面SS1以隔着第三电介质层31r与第二电介质层31q的倾斜的侧面相对的方式形成。第二侧面SS2与在开口OP4的内壁露出的第二绝缘部22接触。
图10的(a)～图10的(d)是表示第一实施方式的变形例的线圈(第二电极12)的制造方法的示意剖视图。图10的(a)～图10的(d)表示替代图7的(a)～图7的(d)所示的制造方法的制造方法。
如图10的(a)所示，在第一绝缘部21之上，形成第一电介质层31p、第二电介质层31q、以及金属层31f。第一电介质层31p以及第二电介质层31q例如使用CVD而形成。金属层31f例如使用溅射而形成于第二电介质层31q之上。金属层31f例如是镍层。
进而，在第二电介质层31q之上形成蚀刻掩模EM3。蚀刻掩模EM3例如是使用光刻进行图案化后的抗蚀剂层。蚀刻掩模EM3在形成第二电极12的区域具有开口MO3。
如图10的(b)所示，通过开口MO3选择性地蚀刻金属层31f。金属层31f被蚀刻成与蚀刻掩模EM3的侧面相比后退到内侧。即，被蚀刻成沿着蚀刻掩模EM3的外缘在第二电介质层31q与蚀刻掩模EM3之间形成空间。
如图10的(c)所示，使用蚀刻掩模EM3选择性地蚀刻第二电介质层31q。第二电介质层31q例如被湿式蚀刻，在第一电介质层31p作为蚀刻阻挡层发挥功能的条件下被蚀刻。此时，通过使金属层31f从蚀刻掩模EM3的外缘后退，由此向第二电介质层31q的横向(例如，X方向)进行蚀刻。由此，第二电介质层31q的面向开口MO3的侧面31qs倾斜地形成。
如图10的(d)所示，在去除蚀刻掩模EM3和金属层31f之后，以覆盖第一电介质层31p和第二电介质层31q的方式形成第三电介质层31r。第三电介质层31r形成为在与开口MO3对应的位置具有凹部。第三电介质层31r具有与第二电介质层31q的侧面31qs对应的斜面31rs。第一电介质层31p、第二电介质层31q以及第三电介质层31r构成图5的(a)所示的电介质部DL1。
接着，通过图8的(a)～图9的(c)所示的工序，在第二绝缘部22中形成第二电极12。
图11的(a)及(b)是表示第一实施方式的隔离器100的特性的示意图。图11的(a)是将图3所示的第二电极12的剖面放大的示意剖视图。图11的(b)是表示第二电极12的下端LE的电场强度与第一侧面SS1的倾斜角θ1的关系的示意图。
在隔离器100中，在第一电极11与第二电极12之间传递信号时，对第二电极12施加相对于第一电极11为正的电压。由此，在第一电极11与第二电极12之间、以及导电体50与第二电极12之间产生电位差。此时，在第二电极12的下端LE附近产生电场集中。如果下端LE附近的电场强度高，则产生绝缘破坏，隔离器100被破坏。因此，优选下端LE附近的电场强度较低。
如图11的(a)所示，隔离器100的第二电极12具有相对于底面BS的倾斜不同的第一侧面SS1及第二侧面SS2。第一侧面SS1设置于底面BS与第二侧面SS2之间，与底面BS以及第二侧面SS2相连。第一侧面SS1相对于底面BS的倾斜角θ1比第二侧面SS2相对于底面BS的倾斜角θ2(参照图3)小。因此，与将第二侧面SS2直接连接到底面BS的情况相比，能够增大第二电极12的下端LE处的底面BS与第一侧面SS1之间的内角IA。由此，能够缓和第二电极12的下端LE处的电场集中。
发明人通过模拟来计算第二电极12的下端LE附近的电场强度。图11的(b)示出其结果。图11的(b)的纵轴是下端LE处的电场强度。横轴是第一侧面SS1相对于底面BS的倾斜角θ1。
如图11的(b)所示，在将倾斜角θ1设为45度的情况下，下端LE处的电场强度成为最小。随着倾斜角θ1从45度变大，电场强度上升。另外，随着倾斜角θ1从45度变小，电场强度上升。
根据第一实施方式，通过将第二电极12的与第一绝缘部21对置的端以进行了倒角的方式形成，并设置第一侧面SS1，由此能够缓和下端LE附近的电场集中，并且降低起因于漏电流的绝缘破坏的可能性。
进而，根据本实施方式的隔离器100的制造方法，能够再现性良好且稳定地形成第一侧面SS1。例如，即使在不使用电介质部DL1而通过湿式蚀刻选择性地去除第二绝缘部22的情况下，也能够使第二电极12的与第一绝缘部21对置的端成为圆化的形状。由此，也能够缓和第二电极12的下端处的电场集中。但是，仅通过第二电极12的湿式蚀刻进行的形状控制，缺乏再现性，难以得到稳定的特性。
另外，在实施方式中，通过将第二电极12设置为具有第一侧面SS1及第二侧面SS2的形状，容易利用金属层ML3无间隙地覆盖开口OP4的内表面(图9的(a)。由此，能够使金属层ML3薄层化，抑制裂纹等的产生。进而，在利用金属层ML4填埋开口OP4的内部的情况下(参照图9的(b))，也能够抑制空隙等的填埋不良的产生。
图12～图14是分别表示第一实施方式的变形例的隔离器110、120及130的示意剖视图。
在图12所示的隔离器110中，第二电极12以其底面BS与第一绝缘部21接触的方式设置。第一侧面SS1以与第一电介质层31p以及第二电介质层31q接触的方式设置。第三电介质层31r在Z方向上位于第一侧面SS1与第二侧面SS2相连的水平。
例如在图8的(c)所示的工序中，通过依次对在开口OP4的底面露出的第三电介质层31r及第一电介质层31p进行蚀刻，使第一绝缘部21露出而形成隔离器110。此时，第一电介质层31p以及第三电介质层31r在第一电介质层31p、第二电介质层31q以及第三电介质层31r各自的蚀刻速度大致相同的条件下被蚀刻。
在隔离器110中也是，第二电极12设置为具有第一侧面SS1及第二侧面SS2的形状，能够缓和其下端LE处的电场集中。
在图13所示的隔离器120中，第二电极12以在沿着X-Y面设置成螺旋状的第二电极12的最外周具有第一侧面SS1及第二侧面SS2的方式设置。第二电极12的位于最外周的内侧的部分例如具有第二侧面SS2与底面BS直接连接的形状。另外，在第二电极12的位于比最外周靠内侧的部分，在第二绝缘部22与第一绝缘部21之间不设置第二电介质层31r，成为第一电介质层31p与第三电介质层31r接触的结构。
例如，起因于第一电极11与第二电极12之间的电位差的电场集中在位于最外周的部分的下端LE产生。在该例中，通过在位于最外周的部分设置第一侧面SS1，由此能够缓和该电场集中，提高破坏耐量。
图14是表示隔离器130的第一电极11的剖面的示意图。在该例子中，第一电极11的与第一绝缘部21对置的上端被倒角，成为包含第三侧面SS3和第四侧面SS4的形状。
第一电极11还具有上表面TS和底面BS。第三侧面SS3以位于上表面TS与第四侧面SS4之间，并与上表面TS以及第四侧面SS4相连的方式设置。第四侧面SS4以位于第三侧面SS3与底面BS之间，并与第三侧面SS3以及底面BS相连的方式设置。
第三侧面SS3以相对于上表面TS向下方倾斜的方式设置。由此，能够缓和第一电极11的上端UE处的电场集中。
图15的(a)～图15的(c)是表示实施方式的变形例的线圈(第一电极11)的制造方法的示意剖视图。图15的(a)～图15的(c)所示的制造过程对应于图4的(b)所示的工序。
如图15的(a)所示，包括开口OP1的内表面在内的绝缘部20的表面被金属层ML1A覆盖(参照图4的(a))，设置有填埋开口OP1的金属层ML1B。在金属层ML1B的上表面设置有蚀刻掩模EM4。
蚀刻掩模EM4例如是使用光刻进行图案形成后的抗蚀剂层。蚀刻掩模EM4以将填埋到金属层ML1B的开口OP1中的部分覆盖的方式形成。
如图15的(b)所示，通过热处理使蚀刻掩模EM4变形。蚀刻掩模EM4例如以比其软化点高的温度进行热处理。由此，蚀刻掩模EM4变形为侧面倾斜的形状。
如图15的(c)所示，将金属层ML1B及金属层ML1A与蚀刻掩模EM4一起蚀刻，在填埋有开口OP1的部分之上转印蚀刻掩模EM4的形状。金属层ML1A及ML1B及蚀刻掩模EM4例如在各自的蚀刻速度大致相同的条件下，使用干式蚀刻或离子研磨进行蚀刻。由此，能够形成相对于上表面TS向下方倾斜的第三侧面SS3。
图14所示的第一电极11例如能够与图3、图12以及图13所示的第二电极12组合。由此，能够进一步提高隔离器100、110以及120的破坏耐量。
(第二实施方式)
图16是表示第二实施方式的隔离器200的示意剖视图。在隔离器200中，第一电极11及第二电极12分别设置成平板状，并相对置地配置。在沿Z方向观察隔离器200时，第一电极11及第二电极12例如设置为圆形、椭圆形或者多边形的形状。例如，第一电极11和第二电极12以第一电极11的上表面与第二电极12的下表面平行的方式设置。
隔离器200利用电场的变化来代替磁场的变化而传递信号。具体而言，若第二电路2向第二电极12施加电压，则在第一电极11与第二电极12之间产生电场。第一电路1检测此时的电极间电容，并基于检测结果生成信号。由此，在第一电极11与第二电极12之间，在切断电流的状态下传递信号。
在该例中，第二电极12也包含第一侧面SS1和第二侧面SS2。由此，能够降低下端LE附近的电场强度，能够降低在向第二电极12施加电压时产生隔离器的破坏的可能性。
(第三实施方式)
图17是表示第三实施方式的隔离器的俯视图。
图18是表示第三实施方式的隔离器的剖面结构的示意图。
在第三实施方式的隔离器300中，如图17所示，第一电极11的外周部的一端经由布线61与导电体50电连接。第一电极11的另一端经由布线60与第一电路1电连接。
如图18所示，第一电路1设置于基板5中。第二电路2设置于远离基板5的基板6中。金属层62经由布线63与设置于基板6之上的金属层69电连接。金属层64经由布线65与设置于基板6之上的金属层68电连接。第二电路2与金属层68和69电连接。
在隔离器300中，在比基板5靠上侧的结构中，能够应用已经说明的各实施方式的结构。由此，能够降低第二电极12的端面的下端附近的电场强度。
图19是表示第三实施方式的第一变形例的隔离器的俯视图。
图20是图19的A1-A2剖视图。图21是图19的B1-B2剖视图。
图22是表示第三实施方式的第一变形例的隔离器的剖面结构的示意图。
如图19所示，第一变形例的隔离器310包括第一结构体10-1和第二结构体10-2。
如图19、图20及图22所示，第一结构体10-1包括电极11-1、电极12-1、绝缘部21-1、绝缘部22-1、电介质部31a、电介质部41a、电介质部42a、导电体50a、金属层62a、金属层64a以及金属层66a。
电极11-1、电极12-1、绝缘部21-1、绝缘部22-1、电介质部31a、电介质部41a、电介质部42a、导电体50a、金属层62a、金属层64a以及金属层66a的结构，例如分别与图2所示的第一电极11、第二电极12、第一绝缘部21、第二绝缘部22、电介质部31、电介质部41、电介质部42、导电体50、金属层62、金属层64以及金属层66的结构相同。
如图19、图21及图22所示，第二结构体10-2包括电极11-2、电极12-2、绝缘部21-2、绝缘部22-2、电介质部31b、电介质部41b、电介质部42b、导电体50b、金属层62b、金属层64b以及金属层66b。
电极11-2、电极12-2、绝缘部21-2、绝缘部22-2、电介质部31b、电介质部41b、电介质部42b、导电体50b、金属层62b、金属层64b以及金属层66b的结构，例如分别与图2所示的第一电极11、第二电极12、第一绝缘部21、第二绝缘部22、电介质部31、电介质部41、电介质部42、导电体50、金属层62、金属层64以及金属层66的结构相同。
如图19所示，金属层62a通过布线63与金属层62b电连接。金属层64a通过布线65与金属层64b电连接。
金属层66a通过布线67a与其他导电部件电连接。金属层66b通过布线67b与其他导电部件电连接。
如图22所示，第一电路1设置于基板5中。第一结构体10-1设置于基板5之上。第二电路2设置于基板6中。第二结构体10-2设置于基板6之上。电极11-1的一端与导电体50a电连接。电极11-1的另一端与第一电路1电连接。电极11-2的一端与导电体50b电连接。电极11-2的另一端与第二电路2电连接。
在隔离器310中，在比基板5靠上侧的结构以及比基板6靠上侧的结构中，能够应用已经说明的各实施方式的结构。由此，能够降低电极12-1的端面的下端附近的电场强度。另外，能够降低电极12-2的端面的下端附近的电场强度。在图19～图22所示的隔离器310中，一对电极11-1及电极12-1与一对电极11-2及电极12-2串联连接。换言之，第一电路1与第二电路2之间通过串联连接的两对电极而双重地绝缘。根据隔离器310，与由一对电极进行一重绝缘的结构相比，能够提高绝缘可靠性。
图23是表示第三实施方式的第二变形例的隔离器的俯视图。
图24是表示第三实施方式的第二变形例的隔离器的剖面结构的示意图。
如图23和图24所示，第三实施方式的第二变形例的隔离器320与隔离器300的不同点在于，在第一电极11的两端与第一电路1电连接这一点上。导电体50与第一电路1及第一电极11电分离。如果导电体50被设定为基准电位，则第一电路1、第一电极11以及导电体50之间的电连接关系能够适当变更。
图25是表示第三实施方式的第三变形例的隔离器的示意图。
第三变形例的隔离器330包括第一结构体10-1、第二结构体10-2、第三结构体10-3及第四结构体10-4。第一结构体10-1包括电极11-1及电极12-1。第二结构体10-2包括电极11-2及电极12-2。第三结构体10-3包括电极11-3及电极12-3。第四结构体10-4包括电极11-4及电极12-4。各个电极是线圈。第一电路1包括差动驱动电路1a、电容C1和电容C2。第二电路2包括差动接收电路2a、电容C3和电容C4。
例如，差动驱动电路1a、电容C1、电容C2、电极11-1、电极11-2、电极12-1以及电极12-2形成于未图示的第一基板上。电极11-1的一端与第一恒定电位连接。电极11-1的另一端与电容C1连接。电极11-2的一端与第二恒定电位连接。电极11-2的另一端与电容C2连接。
差动驱动电路1a的一个输出与电容C1连接。差动驱动电路1a的另一个输出与电容C2连接。电容C1连接在差动驱动电路1a与电极11-1之间。电容C2连接在差动驱动电路1a与电极11-2之间。
电极11-1和电极12-1隔着绝缘部层叠。电极11-2和电极12-2隔着其他绝缘部层叠。电极12-1的一端与电极12-2的一端连接。
例如，差动接收电路2a、电容C3、电容C4、电极11-3、电极11-4、电极12-3以及电极12-4形成于未图示的第二基板之上。电极11-3的一端与第三恒定电位连接。电极11-3的另一端与电容C3连接。电极11-4的一端与第四恒定电位连接。电极11-4的另一端与电容C4连接。
差动接收电路2a的一个输入与电容C3连接。差动接收电路2a的另一个输入与电容C4连接。电极11-3和电极12-3隔着绝缘部层叠。电极11-4和电极12-4隔着其他绝缘部层叠。电极12-3的一端与电极12-4的一端连接。电极12-3的另一端与电极12-1的另一端连接。电极12-4的另一端与电极12-2的另一端连接。
对动作进行说明。在隔离器中，传输被调制后的信号。在图25中，Vin表示被调制后的信号。在信号的调制中，例如使用边缘触发方式或开-关键控(On-Off Keying)方式。无论哪种方法，Vin都是使原来的信号向高频带位移的信号。
差动驱动电路1a根据Vin而在电极11-1以及电极11-2中流过彼此相反方向的电流i0。电极11-1及11-2产生彼此相反方向的磁场(H1)。当电极11-1的匝数与电极11-2的匝数相同时，产生的磁场的大小彼此相等。
通过磁场H1在电极12-1产生的感应电压，与通过磁场H1在电极12-2产生的感应电压相加。电流i1在电极12-1及12-2中流动。电极12-1及12-2分别通过接合线与电极12-3及电极12-4连接。接合线例如包含金。接合线的直径例如为30μm。
由电极12-1及12-2被相加的感应电压被施加到电极12-3及12-4。在电极12-3及12-4中流过与在电极12-1及电极12-2中流过的电流i1相同值的电流i2。电极12-3及12-4产生彼此相反方向的磁场(H2)。在电极12-3的匝数与电极12-4的匝数相同时，产生的磁场的大小彼此相等。
通过磁场H2在电极11-3产生的感应电压的方向与通过磁场H2在电极11-4产生的感应电压的方向相反。在电极11-3及11-4中流过电流i3。另外，在电极11-3产生的感应电压的大小与在电极11-4产生的感应电压的大小相同。对差动接收电路2a施加电极11-3及11-4分别产生的感应电压的加法，传输调制后的信号。
图26是表示第四实施方式的封装件的立体图。
图27是表示第四实施方式的封装件的剖面结构的示意图。
如图26所示，第四实施方式的封装件400包括金属部件81a～81f、金属部件82a～82f、金属层83a～83f、金属层84a～84f、密封部90以及多个隔离器330。
在图示的例子中，封装件400包含4个隔离器330。即，图25所示的第一结构体10-1～第四结构体10-4的组设置有4个。
多个第一结构体10-1和第二结构体10-2设置于金属部件81a的一部分上。例如，多个第一结构体10-1以及第二结构体10-2设置于1个基板5之上。基板5与金属部件81a电连接。在基板5中，设置有与各个第一结构体10-1和第二结构体10-2对应的多个第一电路1。
多个第三结构体10-3及第四结构体10-4设置于金属部件82a的一部分之上。多个第三结构体10-3及第四结构体10-4设置于1个基板6之上。基板6与金属部件82a电连接。在基板6中，设置有与各个第三结构体10-3及第四结构体10-4对应的多个第二电路2。
金属部件81a进一步与金属层83a电连接。金属层83a与各第一结构体10-1及第二结构体10-2的导电体50a电连接。金属部件82a进一步与金属层84a电连接。金属层84a与各第三结构体10-3及第四结构体10-4的导电体50b电连接。
金属部件81b～81e分别与金属层83b～83e电连接。金属层83b～83e分别与多个第一电路1电连接。金属部件81f与金属层83f电连接。金属层83f与多个第一电路1电连接。
金属部件82b～82e分别与金属层84b～84e电连接。金属层84b～84e分别与多个第二电路2电连接。金属部件82f与金属层84f电连接。金属层84f与多个第二电路2电连接。
密封部90覆盖金属部件81a～81f和82a～82f各自的一部分、金属层83a～83f、金属层84a～84f以及多个隔离器330。
金属部件81a～81f分别具有端子T1a～T1f。金属部件82a～82f分别具有端子T2a～T2f。端子T1a～T1f以及T2a～T2f未被密封部90覆盖，而是露出于外部。
例如，端子T1a及T2a与基准电位连接。端子T1b～T1e被输入向各个第一电路1的信号。向端子T2b～T2e输出来自各个第二电路2的信号。端子T1f与用于驱动多个第一电路1的电源连接。端子T2f与用于驱动多个第二电路2的电源连接。
根据第四实施方式，能够降低在封装件400中产生隔离器的破坏的可能性。在此，说明了设置有4个隔离器330的例子，但也可以在封装件400中设置1个以上的其他隔离器。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，无意限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围及主旨内，并且包含在权利要求书所记载的发明及其等同的范围内。

Claims (18)

1.一种隔离器，具备：
第一电极；
第一绝缘部，设置于所述第一电极之上；
第二电极，设置于所述第一绝缘部之上；
第二绝缘部，沿着与从所述第一电极朝向所述第二电极的第一方向垂直的第一面设置于所述第二电极的周围，与所述第二电极接触；以及
第一电介质部，设置于所述第二电极及所述第二绝缘部之上，
所述第二电极具有：与所述第一绝缘部相对置的底面、与所述第一电介质部相对置的上表面、与所述底面相连的第一侧面、以及与所述上表面及所述第一侧面相连的第二侧面，
沿着所述第一面，在从所述第二电极的中心朝向所述第二电极的外缘的第二方向上，所述上表面被设置为比所述底面宽，
所述第一侧面相对于所述底面及所述第二侧面倾斜。
2.根据权利要求1所述的隔离器，其中，
所述第一侧面相对于与所述底面平行的面的倾斜角，小于所述第二侧面相对于与所述底面平行的面的倾斜角。
3.根据权利要求1所述的隔离器，其中，
所述第二电极具有所述底面侧的角被倒角的形状，
所述第一侧面位于所述底面侧的角。
4.根据权利要求1所述的隔离器，其中，
所述第一电极及所述第二电极被设置为沿着所述第一面的螺旋状。
5.根据权利要求4所述的隔离器，其中，
所述第二电极，在位于所述第二方向上的最外周的部分具有所述第一侧面及所述第二侧面，
在位于比所述最外周靠内侧的部分，所述第二侧面与所述底面直接相连。
6.根据权利要求1至5中任一项所述的隔离器，其中，还具备：
第二电介质部，设置于所述第一绝缘部与所述第二电极之间以及所述第一绝缘部与所述第二绝缘部之间。
7.根据权利要求6所述的隔离器，其中，
所述第二电介质部包含：第一电介质层，与所述第一绝缘部接触；第二电介质层，设置于所述第一电介质层与所述第二绝缘部之间；以及第三电介质层，设置于所述第一电介质层与所述第二电介质层之间，
所述第一电介质层及所述第二电介质层，具有比所述第三电介质层的相对介电常数高的相对介电常数。
8.根据权利要求7所述的隔离器，其中，
所述第一电介质层及所述第二电介质层，包含位于所述第一绝缘部与所述第二电极之间的部分，
所述第二电介质层包含与所述第二电极的所述底面及所述第一侧面接触的部分。
9.根据权利要求8所述的隔离器，其中，
所述第二电极包含：与所述第一电介质部接触的第一金属层及与所述第二绝缘部及所述第二电介质层接触的第二金属层，
所述第二金属层设置于所述第一金属层与所述第二绝缘部之间及所述第一金属层与所述第二电介质层之间。
10.根据权利要求1至5中任一项所述的隔离器，其中，还具备：
设置于所述第一绝缘部与所述第二绝缘部之间的第二电介质部，
所述第二电介质部包含：第一电介质层，与所述第一绝缘部接触；第二电介质层，设置于所述第一电介质层与所述第二绝缘部之间；以及第三电介质层，设置于所述第一电介质层与所述第二电介质层之间，
所述第一电介质层及所述第二电介质层，具有比所述第三电介质层的相对介电常数高的相对介电常数。
11.根据权利要求10所述的隔离器，其中，
所述第二电极的所述底面与所述第一绝缘部接触，所述第一侧面与所述第二电介质部接触，所述第二侧面与所述第二绝缘部接触。
12.根据权利要求11所述的隔离器，其中，
所述第二电介质部的所述第三电介质层与所述第一侧面接触。
13.根据权利要求11所述的隔离器，其中，
所述第二电极包含：与所述第一电介质部接触的第一金属层；以及与所述第一绝缘部、所述第二绝缘部及所述第二电介质部接触的第二金属层，
所述第二金属层，设置于所述第一金属层与所述第一绝缘部之间、所述第一金属层与所述第二绝缘部之间、以及所述第一金属层与所述第二电介质部之间。
14.根据权利要求6所述的隔离器，其中，还具备：
金属层，设置于所述第一电介质部之上，与所述第二电极电连接，
所述第二电极具有：第一端，设置于沿着所述第一面的螺旋上，位于所述螺旋的中央；以及第二端，位于所述螺旋的外侧，
所述金属层与所述第一端电连接。
15.根据权利要求14所述的隔离器，其中，
所述金属层被设置为，将所述第二电极的位于所述螺旋形状的中央的区域覆盖。
16.根据权利要求10所述的隔离器，其中，还具备：
金属层，设置于所述第一电介质部之上，与所述第二电极电连接，
所述第二电极具有：第一端，设置于沿着所述第一面的螺旋上，位于所述螺旋的中央；以及第二端，位于所述螺旋的外侧，
所述金属层与所述第一端电连接。
17.根据权利要求16所述的隔离器，其中，
所述金属层被设置为，将所述第二电极的位于所述螺旋形状的中央的区域覆盖。
18.根据权利要求1所述的隔离器，其中，
所述第一电极及所述第二电极被设置为，沿着所述第一面延伸的平板状。
CN202010798666.1A 2020-03-19 2020-08-11 隔离器 Active CN113497321B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210586280.3A CN114976544A (zh) 2020-03-19 2020-08-11 隔离器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020049484A JP7170685B2 (ja) 2020-03-19 2020-03-19 アイソレータ
JP2020-049484 2020-03-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210586280.3A Division CN114976544A (zh) 2020-03-19 2020-08-11 隔离器

Publications (2)

Publication Number Publication Date
CN113497321A true CN113497321A (zh) 2021-10-12
CN113497321B CN113497321B (zh) 2022-06-24

Family

ID=77748291

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210586280.3A Pending CN114976544A (zh) 2020-03-19 2020-08-11 隔离器
CN202010798666.1A Active CN113497321B (zh) 2020-03-19 2020-08-11 隔离器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210586280.3A Pending CN114976544A (zh) 2020-03-19 2020-08-11 隔离器

Country Status (3)

Country Link
US (3) US11296185B2 (zh)
JP (2) JP7170685B2 (zh)
CN (2) CN114976544A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7284121B2 (ja) * 2020-03-23 2023-05-30 株式会社東芝 アイソレータ

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0845830A1 (en) * 1996-11-29 1998-06-03 Murata Manufacturing Co., Ltd. Isolator
JPH1197908A (ja) * 1997-09-17 1999-04-09 Murata Mfg Co Ltd 非可逆回路素子
CN1340878A (zh) * 2000-08-25 2002-03-20 株式会社村田制作所 中心电极组合体及其不可逆电路器件、通信装置和制造方法
JP2002319804A (ja) * 2001-04-19 2002-10-31 Murata Mfg Co Ltd 非可逆回路素子及び通信装置
CN1396675A (zh) * 2001-07-06 2003-02-12 株式会社村田制作所 中心电极组件及其生产方法,不可逆电路装置,通信装置
CN1471193A (zh) * 2002-06-27 2004-01-28 株式会社村田制作所 两端口型隔离器和通信装置
CN101080843A (zh) * 2005-10-21 2007-11-28 株式会社村田制作所 不可逆电路元件、用于制造其的方法和通信设备
CN102725906A (zh) * 2010-01-21 2012-10-10 株式会社村田制作所 电路模块
CN103076701A (zh) * 2011-10-25 2013-05-01 株式会社日本显示器东 液晶显示装置及其制造方法
US8786393B1 (en) * 2013-02-05 2014-07-22 Analog Devices, Inc. Step up or step down micro-transformer with tight magnetic coupling
US20140319684A1 (en) * 2005-03-15 2014-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device having the same
CN105493341A (zh) * 2013-09-02 2016-04-13 株式会社村田制作所 隔离器
CN106611741A (zh) * 2015-10-23 2017-05-03 亚德诺半导体集团 电介质堆叠，隔离设备并形成隔离设备的方法
CN109791892A (zh) * 2016-09-27 2019-05-21 夏普株式会社 有源矩阵基板及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181282A (ja) * 1994-12-21 1996-07-12 Sony Corp 半導体装置製造方法
JP2007087551A (ja) 2005-09-26 2007-04-05 Alps Electric Co Ltd 垂直磁気記録ヘッドの製造方法
JP4458149B2 (ja) 2007-10-31 2010-04-28 Ｔｄｋ株式会社 磁気カプラ
JP2010258372A (ja) 2009-04-28 2010-11-11 Alps Green Devices Co Ltd 磁気結合型アイソレータ
JP5651936B2 (ja) * 2009-08-25 2015-01-14 大日本印刷株式会社 容量素子具有配線板、容量素子具有配線板の製造方法
JP2011077255A (ja) * 2009-09-30 2011-04-14 Kac Japan:Kk 電源用薄形トランス
JP2013045953A (ja) * 2011-08-25 2013-03-04 Toshiba Corp 半導体装置およびその製造方法
US9214424B2 (en) 2012-04-20 2015-12-15 Infineon Technologies Austria Ag Method for producing a conductor line
US9183977B2 (en) 2012-04-20 2015-11-10 Infineon Technologies Ag Method for fabricating a coil by way of a rounded trench
CN103884901B (zh) * 2014-04-04 2016-06-08 哈尔滨理工大学 一种基于fp电压传感器的高电压测量系统及测量方法
US9941565B2 (en) * 2015-10-23 2018-04-10 Analog Devices Global Isolator and method of forming an isolator
ITUA20162049A1 (it) 2016-03-25 2017-09-25 St Microelectronics Srl Dispositivo elettronico con isolamento galvanico integrato e metodo di fabbricazione dello stesso
JP6841634B2 (ja) * 2016-11-08 2021-03-10 ローム株式会社 電子部品
US20180130867A1 (en) 2016-11-09 2018-05-10 Analog Devices Global Magnetic isolators for increased voltage operations and related methods
US11049639B2 (en) 2017-02-13 2021-06-29 Analog Devices, Inc. Coupled coils with lower far field radiation and higher noise immunity
US10109574B1 (en) 2017-04-04 2018-10-23 Texas Instruments Incorporated Structure and method for improving high voltage breakdown reliability of a microelectronic device
US10236221B2 (en) * 2017-05-19 2019-03-19 Analog Devices Global Forming an isolation barrier in an isolator
JP7189427B2 (ja) * 2017-12-22 2022-12-14 セントラル硝子株式会社 表面処理剤及び表面処理体の製造方法
DE112020005334T5 (de) * 2019-11-29 2022-08-18 Rohm Co., Ltd. Halbleiterbauteil

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0845830A1 (en) * 1996-11-29 1998-06-03 Murata Manufacturing Co., Ltd. Isolator
JPH1197908A (ja) * 1997-09-17 1999-04-09 Murata Mfg Co Ltd 非可逆回路素子
CN1340878A (zh) * 2000-08-25 2002-03-20 株式会社村田制作所 中心电极组合体及其不可逆电路器件、通信装置和制造方法
JP2002319804A (ja) * 2001-04-19 2002-10-31 Murata Mfg Co Ltd 非可逆回路素子及び通信装置
CN1396675A (zh) * 2001-07-06 2003-02-12 株式会社村田制作所 中心电极组件及其生产方法,不可逆电路装置,通信装置
CN1471193A (zh) * 2002-06-27 2004-01-28 株式会社村田制作所 两端口型隔离器和通信装置
US20140319684A1 (en) * 2005-03-15 2014-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device having the same
CN101080843A (zh) * 2005-10-21 2007-11-28 株式会社村田制作所 不可逆电路元件、用于制造其的方法和通信设备
CN102725906A (zh) * 2010-01-21 2012-10-10 株式会社村田制作所 电路模块
CN103076701A (zh) * 2011-10-25 2013-05-01 株式会社日本显示器东 液晶显示装置及其制造方法
US8786393B1 (en) * 2013-02-05 2014-07-22 Analog Devices, Inc. Step up or step down micro-transformer with tight magnetic coupling
CN105493341A (zh) * 2013-09-02 2016-04-13 株式会社村田制作所 隔离器
CN106611741A (zh) * 2015-10-23 2017-05-03 亚德诺半导体集团 电介质堆叠，隔离设备并形成隔离设备的方法
CN109791892A (zh) * 2016-09-27 2019-05-21 夏普株式会社 有源矩阵基板及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
牛旭博: "铁氧体基上 TaN 微波功率薄膜负载及隔离器研究", 《中国优秀硕士学位论文全文数据库》 *

Also Published As

Publication number Publication date
JP7170685B2 (ja) 2022-11-14
JP7465321B2 (ja) 2024-04-10
US11756986B2 (en) 2023-09-12
US20230378243A1 (en) 2023-11-23
JP2021150830A (ja) 2021-09-27
US11296185B2 (en) 2022-04-05
US20210296427A1 (en) 2021-09-23
CN113497321B (zh) 2022-06-24
CN114976544A (zh) 2022-08-30
US20220173208A1 (en) 2022-06-02
JP2022183358A (ja) 2022-12-08

Similar Documents

Publication Publication Date Title
US6927662B2 (en) Integrated transformer configuration
US6691398B2 (en) Electronic packaging device and method
US8592944B2 (en) Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process
CN113437461B (zh) 隔离器
JP7465321B2 (ja) アイソレータ
KR101247425B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN113497007A (zh) 隔离器
CN114171868B (zh) 隔离器
CN112670273A (zh) 隔离结构、数字隔离器及隔离结构的制造方法
US11509033B2 (en) Isolator
CN113451278A (zh) 隔离器
JP7332775B2 (ja) アイソレータ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant