CN113472347A - 电子装置以及采样方法 - Google Patents

Abstract

本发明提出一种电子装置以及采样方法，该电子装置包括第一锁相回路、第二锁相回路、第一触发器以及第二触发器。第一锁相回路根据参考时钟，产生内部时钟。第二锁相回路根据参考时钟，产生外部时钟。第一触发器包括接收内部时钟的第一时钟端、接收内部数据的第一输入端以及输出第一采样数据的第一输出端。第二触发器包括接收外部时钟的第二时钟端、接收第一采样数据的第二输入端以及输出外部数据的第二输出端。

Description

电子装置以及采样方法

技术领域

本发明涉及一种电子装置以及采样方法，特别涉及一种降低时钟延迟(latency)的电子装置以及采样方法。

背景技术

为了节省成本，内部时钟域的时钟以及外部时钟域的时钟通常皆是由相同的锁相回路(phase-locked loop，PLL)所产生，因此很容易保持内部时钟的延迟以及外部时钟的延迟相同。随着系统的大小和复杂度不断的增加，只使用单一锁相回路将使得延迟增加至不可忍受的程度，为了维持相同的系统效能，有必要针对系统中具有两个以上的锁相回路所产生的时钟进行优化。

发明内容

本发明在此提出一种电子装置以及采样方法，通过在外部时钟采样之前以下降沿(或上升沿)采样，使得外部时钟以上升沿(或下降沿)采样时，能够获得外部时钟的周期的一半的建立时间以及保持时间。并且锁相回路产生外部时钟后，利用时钟树将电压信号的外部时钟转换成电流信号而提供至位于较远处的第二触发器，有助于保持外部时钟的质量。

本发明提出一种电子装置，包括一第一锁相回路、一第二锁相回路、一第一触发器以及一第二触发器。上述第一锁相回路根据一参考时钟，产生一内部时钟。上述第二锁相回路根据上述参考时钟，产生一外部时钟。上述第一触发器包括一第一时钟端、一第一输入端以及一第一输出端，其中上述第一时钟端接收上述内部时钟，上述第一输入端接收一内部数据，上述第一输出端输出一第一采样数据。上述第二触发器包括一第二时钟端、一第二输入端以及一第二输出端，上述第二时钟端接收上述外部时钟，上述第二输入端接收上述第一采样数据，上述第二输出端输出一外部数据。

根据本发明的一实施例，上述第一锁相回路反馈上述内部时钟，使得上述内部时钟的频率以及相位皆与上述参考时钟相同，其中上述第二锁相回路反馈上述外部信号，使得上述外部信号的频率以及相位皆与上述参考时钟相同。

根据本发明的一实施例，电子装置还包括一时钟树。上述时钟树位于上述第二锁相回路以及上述第二触发器之间，其中上述时钟树将上述外部时钟转换为一电流信号而提供至上述第二时钟端，并在上述第二时钟端将上述电流信号恢复为上述外部时钟。

根据本发明的一实施例，电子装置还包括一第三触发器。上述第三触发器位于上述第一触发器以及上述第二触发器之间，包括一第三时钟端、一第三输入端以及一第三输出端，其中上述第三时钟端接收上述内部时钟，上述第三输入端接收上述第一采样数据，上述第三输出端输出一第二采样数据，其中上述第二输入端接收上述第二采样数据。

根据本发明的一实施例，上述内部时钟以及上述外部时钟为同步。

根据本发明的一实施例，上述第一触发器根据上述内部时钟的上升沿采样上述输入数据，上述第二触发器根据上述外部时钟的上升沿采样上述第二采样数据，上述第三触发器根据上述内部时钟之下降沿采样上述第一采样数据，使得上述第二触发器的建立时间以及保持时间皆为上述外部时钟的周期的一半。

根据本发明的另一实施例，上述第一触发器根据上述内部时钟的下降沿采样上述输入数据，上述第二触发器根据上述外部时钟的下降沿采样上述第二采样数据，上述第三触发器根据上述内部时钟的上升沿采样上述第一采样数据，使得上述第二触发器的建立时间以及保持时间皆为上述外部时钟的周期的一半。

本发明更提出一种采样方法，包括利用一第一锁相回路根据一参考时钟，产生一内部时钟；利用一第二锁相回路根据上述参考时钟，产生一外部时钟；利用一第一触发器，根据上述内部时钟采样一内部数据而产生一第一采样数据；以及利用一第二触发器，根据上述外部时钟采样上述第一采样数据而产生一外部数据。

根据本发明的一实施例，上述内部时钟的频率以及相位皆与上述参考时钟相同，上述外部信号的频率以及相位皆与上述参考时钟相同。

根据本发明的一实施例，采样方法还包括将上述外部时钟转换为一电流信号；以及将上述电流信号提供至上述第二触发器时，将上述电流信号恢复为上述外部时钟。

根据本发明的一实施例，采样方法还包括利用一第三触发器，根据上述内部时钟采样上述第一采样数据而产生一第二采样数据；以及利用上述第二触发器，根据上述外部时钟采样上述第二采样数据而产生上述外部数据。

根据本发明的一实施例，上述内部时钟以及上述外部时钟为同步。

根据本发明的一实施例，上述输入数据根据上述内部时钟的上升沿采样，上述第二采样数据根据上述外部时钟的上升沿所采样，上述第一采样数据根据上述内部时钟的下降沿所采样，使得上述第二采样数据的建立时间以及保持时间皆为上述外部时钟的周期的一半。

根据本发明的另一实施例，上述第一触发器根据上述内部时钟的下降沿采样上述输入数据，上述第二触发器根据上述外部时钟的下降沿采样上述第二采样数据，上述第三触发器根据上述内部时钟的上升沿采样上述第一采样数据，使得上述第二触发器的建立时间以及保持时间皆为上述外部时钟的周期的一半。

附图说明

图1是显示根据本发明的一实施例所述的电子装置的方块图；

图2是显示根据本发明的另一实施例所述的电子装置的方块图；以及

图3是显示根据本发明的一实施例所述的采样方法的流程图。

具体实施方式

以下说明为本发明的实施例。其目的是要举例说明本发明一般性的原则，不应视为本发明的限制，本发明的范围当以权利要求书所界定者为准。

能理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种元件、组成成分、区域、层、和/或部分，这些元件、组成成分、区域、层、和/或部分不应被这些用语限定，且这些用语仅是用来区别不同的元件、组成成分、区域、层、和/或部分。因此，以下讨论的一第一元件、组成成分、区域、层、和/或部分可在不偏离本公开一些实施例的教示的情况下被称为一第二元件、组成成分、区域、层、和/或部分。

值得注意的是，以下所公开的内容可提供多个用以实践本发明的不同特点的实施例或范例。以下所述的特殊的元件范例与安排仅用以简单扼要地阐述本发明的精神，并非用以限定本发明的范围。此外，以下说明书可能在多个范例中重复使用相同的元件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例和/或配置之间的关系。此外，以下说明书所述之一个特征连接至、耦接至和/或形成于另一特征之上等的描述，实际可包含多个不同的实施例，包括该等特征直接接触，或者包含其它额外的特征形成于该等特征之间等等，使得该等特征并非直接接触。

图1是显示根据本发明的一实施例所述的电子装置的方块图。如图1所示，电子装置100包括第一锁相回路110以及第二锁相回路120。第一锁相回路110根据参考时钟CLKREF，产生内部时钟CLKI。根据本发明的一实施例，第一锁相回路110将产生的内部时钟CLKI作为第一反馈信号FB1，使得第一锁相回路110根据第一反馈信号FB1以及参考时钟CLKREF的相位差以及频率差，而调整输出内部时钟CLKI。因此，参考时钟CLKREF以及内部时钟CLKI的相位以及频率皆相同。

第二锁相回路120根据参考时钟CLKREF，产生外部时钟CLKE。根据本发明的一实施例，第二锁相回路120将产生的外部时钟CLKE作为第二反馈信号FB2，使得第二锁相回路120根据第二反馈信号FB2以及参考时钟CLKE的相位差以及频率差，而调整输出外部时钟CLKE的频率和相位至CLKREF。因此，参考时钟CLKREF以及外部时钟CLKE的相位以及频率皆相同。

根据本发明的一实施例，由于第一锁相回路110以及第二锁相回路120皆以参考时钟CLKREF作为参考值，因此内部时钟CLKI以及外部时钟CLKE的相位以及频率皆相同。换句话说，内部时钟CLKI以及外部时钟CLKE为同步。根据本发明的一实施例，电子装置100用于高速双倍数据率(Double Data Rate，DDR)控制器，其中内部时钟CLKI用于内部控制器所使用，外部时钟CLKE用于传输数据至外部物理层(PHY)所使用。

如图1所示，电子装置100还包括、第一触发器130以及第二触发器140。第一触发器130包括第一时钟端C1、第一输入端I1以及第一输出端O1，第一时钟端C1接收第一锁相回路110所产生的内部时钟CLKI，第一输入端I1接收内部数据DI，第一输出端O1输出第一采样数据DS1。

第二触发器140包括第二时钟端C2、第二输入端I2以及第二输出端O2，第二时钟端C2接收外部时钟CLKE，第二输入端I2接收第一采样数据DS1，第二输出端O2输出外部数据DO。

根据本发明的一实施例，第一触发器130以及第二触发器140为D型触发器。根据本发明的一实施例，第一触发器130根据内部时钟CLKI的上升沿采样内部数据DI而输出第一采样数据DS1，第二触发器140根据外部时钟CLKE之上升沿采样第一采样数据DS1而输出外部数据DO。

根据本发明的另一实施例，第一触发器130根据内部时钟CLKI的下降沿采样内部数据DI而输出第一采样数据DS1，第二触发器140根据外部时钟CLKE的下降沿采样第一采样数据DS1而输出外部数据DO。换句话说，第一触发器130以及第二触发器140皆为上升沿触发或下降沿触发。

由于内部时钟CLKI需要提供给数千个触发器使用，因此内部时钟CLKI的延迟较大。若是要将外部时钟CLKE的延迟增加至与内部时钟CLKI的延迟相同时，将会导致内部时钟CLKI以及外部时钟CLKE之间的抖动(jitter)增加，进而影响外部数据的质量。

图2是显示根据本发明的另一实施例所述的电子装置的方块图。如图2所示，电子装置200包括第一锁相回路210以及第二锁相回路220。第一锁相回路210根据参考时钟CLKREF，产生内部时钟CLKI。根据本发明的一实施例，第一锁相回路210将产生的内部时钟CLKI作为第一反馈信号FB1，使得第一锁相回路210根据第一反馈信号FB1以及参考时钟CLKE的相位差以及频率差，而调整输出内部时钟CLKI的频率和相位至CLKREF，使得参考时钟CLKREF以及内部时钟CLKI的相位以及频率皆相同。

第二锁相回路220根据参考时钟CLKREF，产生外部时钟CLKE。根据本发明的一实施例，第二锁相回路220将产生的外部时钟CLKE作为第二反馈信号FB2，使得第二锁相回路120根据第二反馈信号FB2以及参考时钟CLKE的相位差以及频率差，而调整输出外部时钟CLKE的频率和相位至CLKREF，使得参考时钟CLKREF以及外部时钟CLKE的相位以及频率皆相同。

根据本发明的一实施例，第一锁相回路210产生的内部时钟CLKI以及第二锁相回路220产生的外部时钟CLKE的相位以及频率皆相同。换句话说，内部时钟CLKI以及外部时钟CLKE为同步。根据本发明的一实施例，电子装置200用于高速双倍数据率(Double DataRate，DDR)控制器，其中内部时钟CLKI用于内部控制器所使用，外部时钟CLKE用于传输数据至外部物理层(PHY)所使用。

如图2所示，电子装置200还包括第一触发器230、第二触发器240以及第三触发器250。第一触发器230包括第一时钟端C1、第一输入端I1以及第一输出端O1，第一时钟端C1接收第一锁相回路110所产生的内部时钟CLKI，第一输入端I1接收内部数据DI，第一输出端O1输出第一采样数据DS1。

第二触发器240包括第二时钟端C2、第二输入端I2以及第二输出端O2，第二时钟端C2接收外部时钟CLKE，第二输入端I2接收第二采样数据DS2，第二输出端O2输出外部数据DO。第三触发器250包括第三时钟端C3、第三输入端I3以及第三输出端O3，第三时钟端C3接收内部时钟CLKE，第三输入端I3接收第一采样数据DS1，第三输出端O3输出第二采样数据DS2。

根据本发明的一实施例，第一触发器230、第二触发器240以及第三触发器250为D型触发器。根据本发明的一实施例，第一触发器230根据内部时钟CLKI的上升沿采样内部数据DI而输出第一采样数据DS1，第三触发器250根据内部时钟CLKI的下降沿采样第一采样数据DS1而输出第二采样数据DS2，第二触发器240根据外部时钟CLKE的上升沿采样第二采样数据DS2而输出外部数据DO。

根据本发明的另一实施例，第一触发器230根据内部时钟CLKI的下降沿采样内部数据DI而输出第一采样数据DS1，第三触发器250根据内部时钟CLKI的上升沿采样第一采样数据DS1而输出第二采样数据DS2，第二触发器240根据外部时钟CLKE的下降沿采样第二采样数据DS2而输出外部数据DO。

换句话说，当第一触发器230以及第二触发器240皆为上升沿触发时，第三触发器250为下降沿触发；当第一触发器230以及第二触发器240皆为下降沿触发时，第三触发器250为上升沿触发。因此，第二触发器240采样第二采样数据DS2的建立时间(setup time)以及保持时间(hold time)皆为外部时钟CLKE的周期的一半。

如图2所示，电子装置200还包括时钟树260。时钟树260位于第二锁相回路220以及第二触发器240之间，用以将外部时钟CLKE转换成电流信号而提供至第二时钟端C2，并且在第二时钟端C2将电流信号恢复成外部时钟信号CLKE。

根据本发明的一实施例，由于第二锁相回路220以及第二触发器240相距甚远。当第二锁相回路220直接将电压信号的外部时钟CLKE提供至第二触发器240时，外部时钟CLKE的信号会变形得非常严重。因此，时钟树260用以将电压信号的外部时钟CLKE转换成电流信号，并且传送电流信号至远方的第二触发器240，再在第二触发器240的第二时钟端C2将电流信号恢复成电压信号的外部时钟CLKE，进而保持外部时钟CLKE的质量。

图3是显示根据本发明的一实施例所述的采样方法的流程图。以下针对图3的流程图的叙述，将搭配图2以利详细说明。首先，利用第一锁相回路210根据参考时钟CLKREF，产生内部时钟CLKI(步骤S310)。接着，利用第二锁相回路220根据参考时钟CLKREF，产生外部时钟CLKE(步骤S320)。

利用第一触发器230，根据内部时钟CLKI采样内部数据DI而产生第一采样数据DS1(步骤S330)。利用第三触发器250，根据内部时钟CLKI采样第一采样数据DS1而产生第二采样数据DS2(步骤S340)。利用第二触发器240，根据外部时钟CLKE采样第一采样数据DS1而产生外部数据DO(步骤S350)。

本发明在此提出一种电子装置以及采样方法，通过在外部时钟采样之前以下降沿(或上升沿)采样，使得外部时钟以上升沿(或下降沿)采样时，能够获得外部时钟的周期的一半的建立时间以及保持时间。并且锁相回路产生外部时钟后，利用时钟树将电压信号的外部时钟转换成电流信号而提供至位于较远处的第二触发器，有助于保持外部时钟的质量。

虽然本公开的实施例及其优点已公开如上，但应该了解的是，本领域技术人员，在不脱离本公开的精神和范围内，当可作更动、替代与润饰。此外，本公开的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，本领域技术人员可从本公开一些实施例的揭示内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本公开一些实施例使用。因此，本公开的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本公开的保护范围也包括各个权利要求及实施例的组合。

Claims (14)

1.一种电子装置，包括：

第一锁相回路，根据参考时钟，产生内部时钟；

第二锁相回路，根据上述参考时钟，产生外部时钟；

第一触发器，包括第一时钟端、第一输入端以及第一输出端，其中上述第一时钟端接收上述内部时钟，上述第一输入端接收内部数据，上述第一输出端输出第一采样数据；以及

第二触发器，包括第二时钟端、第二输入端以及第二输出端，上述第二时钟端接收上述外部时钟，上述第二输入端接收上述第一采样数据，上述第二输出端输出外部数据。

2.如权利要求1所述的电子装置，其中上述第一锁相回路反馈上述内部时钟，使得上述内部时钟的频率以及相位皆与上述参考时钟相同，其中上述第二锁相回路反馈上述外部信号，使得上述外部信号的频率以及相位皆与上述参考时钟相同。

3.如权利要求1所述的电子装置，还包括：

时钟树，位于上述第二锁相回路以及上述第二触发器之间，其中上述时钟树将上述外部时钟转换为电流信号而提供至上述第二时钟端，并在上述第二时钟端将上述电流信号恢复为上述外部时钟。

4.如权利要求1所述的电子装置，还包括：

第三触发器，位于上述第一触发器以及上述第二触发器之间，包括第三时钟端、第三输入端以及第三输出端，其中上述第三时钟端接收上述内部时钟，上述第三输入端接收上述第一采样数据，上述第三输出端输出第二采样数据，其中上述第二输入端接收上述第二采样数据。

5.如权利要求4所述的电子装置，其中上述内部时钟以及上述外部时钟为同步。

6.如权利要求4所述的电子装置，其中上述第一触发器根据上述内部时钟的上升沿采样上述输入数据，上述第二触发器根据上述外部时钟的上升沿采样上述第二采样数据，上述第三触发器根据上述内部时钟的下降沿采样上述第一采样数据，使得上述第二触发器的建立时间以及保持时间皆为上述外部时钟的周期的一半。

7.如权利要求4所述的电子装置，其中上述第一触发器根据上述内部时钟的下降沿采样上述输入数据，上述第二触发器根据上述外部时钟的下降沿采样上述第二采样数据，上述第三触发器根据上述内部时钟的上升沿采样上述第一采样数据，使得上述第二触发器的建立时间以及保持时间皆为上述外部时钟的周期的一半。

8.一种采样方法，包括：

利用第一锁相回路根据参考时钟，产生内部时钟；

利用第二锁相回路根据上述参考时钟，产生外部时钟；

利用第一触发器，根据上述内部时钟采样内部数据而产生第一采样数据；以及

利用第二触发器，根据上述外部时钟采样上述第一采样数据而产生外部数据。

9.如权利要求8所述的采样方法，其中上述内部时钟的频率以及相位皆与上述参考时钟相同，上述外部信号的频率以及相位皆与上述参考时钟相同。

10.如权利要求8所述的采样方法，还包括：

将上述外部时钟转换为电流信号；以及

将上述电流信号提供至上述第二触发器时，将上述电流信号恢复为上述外部时钟。

11.如权利要求8所述的采样方法，还包括：

利用第三触发器，根据上述内部时钟采样上述第一采样数据而产生第二采样数据；以及

利用上述第二触发器，根据上述外部时钟采样上述第二采样数据而产生上述外部数据。

12.如权利要求11所述的采样方法，其中上述内部时钟以及上述外部时钟为同步。

13.如权利要求11所述的采样方法，其中上述输入数据根据上述内部时钟的上升沿采样，上述第二采样数据根据上述外部时钟的上升沿所采样，上述第一采样数据根据上述内部时钟的下降沿所采样，使得上述第二采样数据的建立时间以及保持时间皆为上述外部时钟的周期的一半。

14.如权利要求11所述的采样方法，其中上述第一触发器根据上述内部时钟的下降沿采样上述输入数据，上述第二触发器根据上述外部时钟的下降沿采样上述第二采样数据，上述第三触发器根据上述内部时钟的上升沿采样上述第一采样数据，使得上述第二触发器的建立时间以及保持时间皆为上述外部时钟的周期的一半。

Images