CN113470706B - 存储器件及其操作方法 - Google Patents

存储器件及其操作方法 Download PDF

Info

Publication number
CN113470706B
CN113470706B CN202110609624.3A CN202110609624A CN113470706B CN 113470706 B CN113470706 B CN 113470706B CN 202110609624 A CN202110609624 A CN 202110609624A CN 113470706 B CN113470706 B CN 113470706B
Authority
CN
China
Prior art keywords
sense amplifier
sense
period
during
characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110609624.3A
Other languages
English (en)
Other versions
CN113470706A (zh
Inventor
马合木提·斯楠吉尔
董庆
林彦廷
凯雷姆·阿卡尔瓦达尔
卡洛斯·H.·迪亚兹
王奕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113470706A publication Critical patent/CN113470706A/zh
Application granted granted Critical
Publication of CN113470706B publication Critical patent/CN113470706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本发明公开了读取或感测由多级单元存储的多位数据的电路和方法。在该方面，从第一组参考电路中选择第一参考电路，从第二组参考电路中选择第二参考电路。至少部分地基于第一参考电路和第二参考电路，可以确定由多级单元存储的多位数据的一个或多个位。根据所确定的一个或多个位，可以选择来自第一组参考电路的第三参考电路和来自第二组参考电路的第四参考电路。至少部分地基于第三参考电路和第四参考电路，可以确定由多级单元存储的多位数据中的另外一个或多个位。本发明的实施例还涉及存储器件及其操作方法。

Description

存储器件及其操作方法
技术领域
本发明的实施例涉及存储器件及其操作方法。
背景技术
诸如计算机、便携式设备、智能手机、物联网设备(IoT)等的电子器件的发展，促使对存储器件的需求增加。通常，存储器件可以是易失性存储器件和非易失性存储器件。易失性存储器件可以在供电时存储数据，但一旦断电，可能会丢失存储的数据。与易失性存储器件不同，非易失性存储器件即使在断电后也可以保留数据，但是可能比易失性存储器件慢。
发明内容
根据本发明实施例的一个方面，提供了一种存储器件，包括：多级单元，存储多位数据；以及感测器件，耦合到多级单元，感测器件包括：第一感测放大器，具有耦合到多级单元的第一输入端口，第一多路复用器，耦合到第一感测放大器的第二输入端口，第二感测放大器，具有耦合到多级单元的第一输入端口，和第二多路复用器，耦合到第二感测放大器的第二输入端口。
根据本发明实施例的一个方面，提供了一种存储器件，包括：多级单元，存储多位数据；以及感测器件，耦合到多级单元，感测器件包括：感测放大器组，感测放大器组中的每一个包括第一输入端口和第二输入端口，第一输入端口耦合到多级单元，参考电路组，和多路复用器组，多路复用器组中的每一个耦合在感测放大器组中对应的一个的第二输入端口和参考电路组的对应子集之间。
根据本发明实施例的一个方面，提供了一种操作存储器件的方法，包括：从第一组参考电路中选择第一参考电路；从第二组参考电路中选择第二参考电路；至少部分地基于第一参考电路和第二参考电路，确定由多级单元存储的多位数据的一个或多个位；根据所确定的一个或多个位，从第一组参考电路中选择第三参考电路；根据所确定的一个或多个位，从第二组参考电路中选择第四参考电路；以及至少部分地基于第三参考电路和第四参考电路，确定由多级单元存储的多位数据中的另外的一个或多个位。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据一个实施例的包括多级单元的存储器件的示意图。
图2是根据一些实施例的执行一系列并行感测操作的感测器件的示意图。
图3是根据一些实施例的执行一系列并行感测操作的示例时序示意图。
图4是根据一些实施例的读取由多级单元存储的多位数据的方法的流程图。
图5是根据一些实施例的计算系统的示例框图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
根据一些实施例，通过一系列并行感测操作读取由多级单元(MLC)存储的数据。在一个方面，第一并行感测操作通过两个或更多个感测放大器来执行，以确定由MLC存储的多位数据的第一位。例如，从第一组参考电路中选择第一参考电路，从第二组参考电路中选择第二参考电路，以确定由MLC存储的多位数据的一个或多个位(例如，最高有效位(MSB))。根据所确定的一个或多个位，可以通过两个或多个感测放大器来执行第二并行感测操作。例如，可以选择第一组参考电路中的第三参考电路和第二组参考电路中的第四参考电路。至少部分地基于第三参考电路和第四参考电路，可以确定由多级单元存储的多位数据的另外的一个或多个位(例如，最低有效位(LSB))。
有利的是，这里公开的一系列并行感测操作允许以区域和时间高效的方式感测由MLC存储的多位数据。例如，通过单个感测放大器的串行感测使得减小集成电路的面积，但是可能需要很长时间。同时，通过多个感测放大器的并行感测使得以时间高效的方式进行感测，但是多个感测放大器可能消耗集成电路的大面积。与用于执行单个并行感测操作的多个比较器相比，通过第一并行感测操作来确定由MLC存储的多位数据的一个或多个位(例如，MSB)和通过基于第一并行感测操作的第二并行感测操作来确定由MLC存储的多位数据的一个或多个位(例如，LSB)，可以实现更少数量的比较器。此外，与用于执行串行感测操作的比较速度相比，可以提高比较速度。因此，能以区域和时间高效的方式读取由MLC存储的多位数据。
图1是根据一个实施例的存储器件100的示意图。在一些实施例中，存储器件100包括存储控制器105和存储器阵列120。存储器阵列120可以包括以二维或三维阵列排列的多个存储器单元或存储电路125。每个存储电路可以耦合到对应的字线WL和对应的位线BL。存储控制器105可以根据通过字线WL和位线BL的电信号向存储器阵列120写入数据或从存储器阵列120读取数据。在其他实施例中，存储器件100包括比图1所示更多、更少或不同的组件。
存储器阵列120是存储数据的硬件组件。在该方面，存储器阵列120被视为半导体存储器件。存储器阵列120包括多个存储器单元或存储电路125。存储器阵列120包括字线WL0、WL1…WLJ和位线BL0、BL1…BLK，字线WL0、WL1…各自在第一方向(例如，X方向)延伸，位线BL0、BL1…各自在第二方向(例如，Y方向)延伸。字线WL和位线BL可以是导电金属或导电轨。在该方面，每个存储电路125耦合到对应的字线WL和对应的位线BL，并且可以根据通过对应的字线WL和对应的位线BL的电压或电流来操作。在该方面，每个存储电路125包括MLC。MLC是能够存储多位数据的单个存储器单元。存储电路125的示例包括易失性存储器单元，诸如相变随机存取存储器(PCRAM)单元、电阻式随机存取存储器(RRAM)单元或存储多位数据的任何存储器单元。在一些实施例中，存储器阵列120包括附加线(例如，选择线、参考线、参考控制线、电源轨等)。参考图2至图5，以下提供了对存储器件100的配置和操作的详细描述。
存储控制器105是控制存储器阵列120的操作的硬件组件。在一些实施例中，存储器阵列120包括位线控制器112、字线控制器114和时序控制器110。在该配置中，字线控制器114是通过存储器阵列120的一条或多条字线WL去提供电压或电流的电路，位线控制器112是通过存储器阵列120的一条或多条位线BL去提供或感测电压或电流的电路。在该配置中，时序控制器110是提供控制信号或时钟信号以同步位线控制器112与字线控制器114的操作的电路。位线控制器112可以耦合到存储器阵列120的位线BL，并且字线控制器114可以耦合到存储器阵列120的字线WL。在该示例中，为了将数据写入存储电路125，字线控制器114通过耦合到存储电路125的字线WL来向存储电路125提供电压或电流，并且通过耦合到存储电路125的位线BL来向存储电路125施加偏置电压。在该示例中，为了从存储电路125读取数据，字线控制器114通过耦合到存储电路125的字线WL来向存储电路125提供电压或电流，并且通过耦合到存储电路125的位线BL来感测对应于存储电路125存储的数据的电压或电流。在一些实施例中，存储控制器105包括比图1所示更多、更少或不同的组件。
图2是根据一些实施例的执行一系列并行感测操作的感测器件205的示意图。在一些实施例中，感测器件205是图1的位线控制器112的一部分。在一些实施例中，感测器件205包括感测控制器210、感测放大器240A-240C、多路复用器220A-220C和参考电路250AA…250AE、250BA…250BE、250CA…250CE。在该方面，这些组件一起操作来执行一系列并行感测操作，以从存储电路125(在本文中也称为“MLC 125”)读取数据。在其他实施例中，感测器件205包括比图2所示更多、更少或不同的组件。例如，在一些实施例中，感测器件205包括比图2所示更多或不同数量的感测放大器240、多路复用器220和参考电路250。
在一些实施例中，每个参考电路250是提供对应参考特性的电路。示例的特性包括放电速率、电阻、电压等。在一些实施例中，参考电路250可以由执行参考电路250类似功能的其他组件代替。该方面，MLC 125的特性(放电速率、电阻、电压等)可以根据存储的多位数据从多个预定的电阻进行设置、编程或配置。例如，在参考电阻第0Rref(例如，400Ω)和参考电阻第1Rref(例如，4kΩ)之间的存储器单元的电阻表示，在参考电阻第1Rref(例如，4kΩ)和参考电阻第2Rref(例如，40kΩ)之间的存储器单元的电阻表示，以及在参考电阻第2Rref(例如，40kΩ)和参考电阻第3Rref(例如，400kΩ)之间的存储器单元的电阻表示。在一些实施例中，参考电路250被设置、设计或实现为具有不同的参考特性值，这些参考特性值可以与MLC125的编程特性进行比较，以确定由MLC 125存储的多位数据。在一些实施例中，参考电路250AA…250AE、250BA…250BE、250CA…250CE中的每一个都具有参考电阻第0Rref…第14Rref中对应的一个，可以用于识别或区分4位数据的16个值。该参考电阻第0Rref…第14Rref可以在该序列中单调(线性或非线性)增加。在该方面，参考电路250AA…250AE、250BA…250BE、250CA…250CE具有非单调分配的参考电阻，以允许高效的并行感测。在该配置中，参考电路250AA…250AE分别具有参考电阻第3Rref、第0Rref、第4Rref、第8Rref、第12Rref；参考电路250BA…250BE分别具有参考电阻第7Rref、第1Rref、第5Rref、第9Rref、第13Rref并且参考电路250CA…250CE分别具有参考电阻第11Rref、第2Rref、第6Rref、第10Rref、第14Rref。电阻的这种布置允许高效的并行感测操作，如下面参考图3所述。
在一些实施例中，每个多路复用器220是将来自参考电路250的对应子集中的所选参考电路电耦合到对应感测放大器240的电路。在其他实施例中，多路复用器220可以由执行多路复用器220的类似功能的其他组件来代替。在该配置中，多路复用器220A包括耦合到参考电路250AA…250AE的子集的输入端口，以及耦合到感测放大器240A的输入端口的输出端口。此外，多路复用器220B包括耦合到参考电路250BA…250BE的子集的输入端口，以及耦合到感测放大器240B的输入端口的输出端口。此外，多路复用器220C包括耦合到参考电路250CA…250CE的子集的输入端口，以及耦合到感测放大器240C的输入端口的输出端口。此外，每个多路复用器220A-220C包括耦合到感测控制器210的控制端口，以从感测控制器210接收控制信号。在此配置中，多路复用器220A-220中的每一个可根据来自感测控制器210的控制信号，将来自参考电路250的对应子集的所选参考电路电耦合到对应的感测放大器240。例如，多路复用器220A将参考电路250AA电耦合到感测放大器240A，而多路复用器220B将参考电路250BA电耦合到感测放大器240B，和多路复用器220C将参考电路250CA电耦合到感测放大器240C。当多路复用器220将来自参考电路子集的所选参考电路电耦合到对应的感测放大器时，参考电路子集的剩余参考电路可以与对应的感测放大器电去耦。因此，在所选感测放大器处的电压、电流或电阻可以提供给对应的感测放大器，而在剩余感测放大器处的电压、电流或电阻可以不提供给对应的感测放大器。
在一些实施例中，每个感测放大器240是通过对应的多路复用器220将MLC 125的特性与所选参考电路250的参考特性进行比较的电路。在其他实施例中，感测放大器240可以由执行与感测放大器220类似功能的其他组件来代替。在该配置中，每个感测放大器包括通过位线BL耦合到MLC125的第一输入端口(例如，示为“-”)、耦合到对应多路复用器220的第二输入端口(例如，示为“+”)以及耦合到感测控制器210的输出端口。在该配置中，感测放大器240将MLC 125的放电速率与所选参考电路250的放电速率进行比较。在该方面，MLC125可以建模为电阻器Rcell，带有对应于位线BL的电容的电容器CBL。在该示例中，位线BL处的MLC 125的电压能以对应于电阻Rcell设置或编程的速率来降低。类似地，所选参考电路250的电压能以对应于所选参考电路250的预定电阻的速率来降低。在该方法中，感测控制器210可以对MLC 125和所选参考电路250进行充电或设置为具有相同的电压。在预定的时间段(例如，10ns)之后，位线BL处的MLC 125的电压和所选参考电路250的电压可能不同，因为MLC125和所选参考电路250具有不同的放电速率。在预定的时间段之后，感测放大器240可以检测位线BL处的MLC 125的电压和所选参考电路250的电压之间的差，并根据检测到的差产生输出信号。例如，响应于MLC 125的电压(例如，400mV)高于所选参考电路250的电压(例如，300mV)，MLC 125可以产生具有0V或逻辑[0]的输出信号。相反，响应于MLC 125的电压(例如，300mV)低于所选参考电路250的电压(例如，400mV)，MLC 125可以产生具有VDD或逻辑值[1]的输出信号。
在一些实施例中，感测控制器210是配置感测器件205的一个或多个组件以执行一系列并行感测操作的电路，从而根据来自感测放大器240A-240C的输出来确定由MLC 125存储的多位数据。感测控制器210可以体现为数字逻辑电路或状态机。在其他实施例中，感测控制器210可以由执行感测控制器210的类似功能的其他组件代替。在该配置中，感测控制器210包括耦合到感测放大器240A-240C的输出端口OutA、OutB、OutC的输入端口。除此外，感测控制器210包括耦合到多路复用器220A-220C的控制端口的一个或多个的输端口，以向一个或多个参考电路250提供控制信号。在此配置中，感测控制器210可以通过感测放大器240A-240C来执行第一并行感测操作，以确定由MLC 125存储的多位数据的一个或多个位(例如，MSB)的值。此外，感测控制器210可以至少部分地基于由第一并行感测操作确定的多位数据的一个或多个位(例如，MSB)，通过感测放大器240A-240C来执行第二并行感测操作，以确定由MLC 125存储的多比特数据的一个或多个比特(例如，LSB)的值。举例来说，假设MLC 125可存储4位数据[YYXX]，感测控制器210可通过感测放大器240A-240C执行第一并行感测，以确定两个MSB[YY]的值。然后，根据MSB[YY]，感测控制器210可以通过感测放大器240A-240C来执行第二并行感测，以确定两个LSB[XX]的值。
在一些实施例中，为了执行并行感测操作，感测控制器210可以配置多路复用器220A-220C中的每一个，以从参考电路250的对应子集中选择预定的参考电路，并根据所选参考电路来确定由MLC 125存储的数据的一个或多个位(例如，MSB)。在该方法中，感测控制器210配置多路复用器220A-220C，以选择具有预定的或预先分配的参考电阻(例如，第3Rref、第7Rref、第11Rref)的参考电路250AA、250BA、250CA，用于确定一个或多个位(例如，MSB)。在该示例中，参考电阻第3Rref、第7Rref、第11Rref)预先确定或分配为用于确定多位的前两位(例如，[YYXX]的[YY])。例如，存储[0000]、[0001]、[0010]、[0011]中的任何一个的MLC 125具有低于参考电阻第3Rref的电阻；存储[0100]、[0101]、[0110]、[0111]中的任何一个的MLC 125具有在大于参考电阻第3Rref和参考电阻第7Rref之间的电阻；存储[1000]、[1001]、[1010]、[1011]中的任何一个的MLC 125具有在大于参考电阻第7Rref和参考电阻第11Rref之间的电阻；并且存储[1100]、[1101]、[1110]、[1111]中的任何一个的MLC 125具有大于参考电阻第11Rref的电阻。在第一时间段期间，感测放大器240A、240B、240C可以将MLC125的特性(例如，放电速率)与所选参考电路(例如，250AA、250BA、250CA)的特性(例如，放电速率)进行比较，并根据该比较来确定由MLC125存储的多位数据的一个或多个位(例如，MSB)的值。
在该示例中，小于参考电路250AA的放电速率的放电速率对应于由MLC 125存储的数据的[00XX]；在i)具有参考电阻第3Rref的参考电路250AA的放电速率和ii)具有参考电阻第3Rref的参考电路250BA的放电速率之间的放电速率对应于由MLC 125存储的数据的[01XX]；在i)参考电路250BA的放电速率和ii)具有参考电阻第11Rref的参考电路250CA的放电速率之间的放电速率对应于由MLC 125存储的数据的[10XX]；并且高于参考电路250的放电速率的放电速率对应于由MLC 125存储的数据的[11XX]。在此示例中，感测控制器210可以根据来自感测放大器240A-240C的输出OutA、OutB、OutC来确定前两个MSB。例如，如果输出OutA、OutB、OutC在温度码中为[110](对应于十进制表示中的‘2’，用数字‘1’表示)，则感测控制器210可以确定MLC 125的放电速率高于参考电路250AA、250BA的放电速率，但低于参考电路250CA的放电速率。因此，感测控制器210可以确定MLC 125的前两个MSB在二进制码中为[10](对应于十进制表示中的‘2’)。
在一些实施例中，为了执行随后的并行感测，感测控制器210可以通过先前的并行感测，根据所确定的一个或多个位，从不同的参考电路组的每一个中选择参考电路，并且使得多路复用器220A-220C在第二时间段期间将所选参考电路电耦合到对应的感测放大器240A-240C。例如，响应于在先前感测期间确定的两位的[00]，分别具有电阻第0Rref、第1Rref、第2Rref的参考电路250AB、250BB、250CB选择以从[00XX]确定后续两位[XX]的值；响应于在先前感测期间确定的两位的[01]，分别具有第4Rref、第5Rref、第6Rref的参考电路250AC、250BC、250CC被选择，以从[01XX]确定随后的两位[XX]；响应于在先前感测期间确定的两位的[10]，分别具有电阻第8Rref、第9Rref、第10Rref的参考电路250AD、250BD、250CD被选择，以从[10XX]确定随后的两位[XX]；并且响应于在先前感测期间确定的两位的[11]，分别具有参考电阻第12Rref、第13Rref、第14Rref的参考电路250AE、250BE、250CE被选择，以从[11XX]确定随后的两位[XX]。举例来说，假设通过先前并行感测确定的两个位是[10]，感测控制器210选择参考电路250AD、250BD、250CD，所述参考电路250AD、250BD、250CD具有与[10]相关联的参考电阻第8Rref、第9Rref、第10Rref，用于确定[10XX]的后续位[XX]。然后，感测控制器210生成一个或多个控制信号，以配置多路复用器220A、220B、220C，从而在第二时间段期间将所选的参考电路250AD、250BD、250CD分别电耦合到感测放大器240A、240B、240C。感测放大器240A-240C可以在第二时间段期间将所选参考电路的特性与MLC 125的特性进行比较。感测控制器210在第二时间段期间可以根据来自感测放大器240A-240C的输出，以与确定多位数据的一个或多个位(例如，MSB)类似的方式，确定由MLC 125存储的多位数据的一个或多个位(例如，LSB)。
有利的是，这里公开的一系列并行感测操作允许以区域和时间高效的方式感测由MCL 125存储的多位数据。例如，通过单个感测放大器的串行感测允许减小集成电路的面积，但是可能需要很长时间。同时，通过多个感测放大器的并行感测允许以时间高效的方式进行感测，但是多个感测放大器可能消耗集成电路的大面积。与用于执行单个串行感测操作比较器的数量相比，通过第一并行感测操作来确定由MLC 125存储的多位(例如[YYXX]的[YY])数据的一个或多个位(例如，MSB)的值(或更多的值)，和基于第一并行感测操作的通过第二并行感测操作来确定由MLC 125存储的多位(例如，[YYXX]的[XX])数据的一个或多个位(例如，LSB)，可以实现更少数量的比较器。此外，与用于执行串行感测操作的比较速度相比，可以提高比较速度。因此，能以一种区域和时间高效的方式读取由MLC存储的多位数据。
图3是根据一些实施例的执行并行感测和串行感测的示例的时序图300。例如，假设MLC 125可以具有16个预定电阻状态之一来表示4位数据。在该方法中，为了从MLC 125读取存储的数据，MLC 125可以执行一系列并行感测操作。
对于第一并行感测操作，在该方法中，感测控制器210配置多路复用器220A、220B、220C来选择具有参考电阻第3Rref、第7Rref和第11Rref的预定参考电路250AA、250BA、250CA。在该示例中，参考电阻第3Rref、第7Rref和第11Rref预先确定或分配以用于确定存储的多位数据的前两位(例如，[YYXX]的[YY])。在第一时间段期间，多路复用器220A可以将参考电路250AA电耦合到感测放大器240A，多路复用器220B可以将参考电路250BA电耦合到感测放大器240B，并且多路复用器220C可以同时将参考电路250CA电耦合到感测放大器240C。感测放大器240A、240B、240C可以将MLC 125的特性(例如，电压或放电速率)与参考电路250AA、250BA、250CA的特性进行比较，并且例如以温度码来输出比较结果。例如，如果MLC 125的放电速率高于参考电路250AA的放电速率但低于参考电路250BA、250CA的放电速率，则感测放大器240A、240B、240C可以输出[100]，因为MLC 125的电阻确定为大于参考电阻第3Rref，但小于参考电阻第7Rref、第1Rref。感测控制器210可接收来自感测放大器240A、240B、240C的输出，并将温度码中的输出解码成2位二进制表示，其可对应于由MLC 125存储的数据的MSB。例如，具有一个“1”的温度码[100]可以转换成二进制表示[01]。
对于第二并行感测操作，在该方法中，感测控制器210根据第一并行感测操作中确定的一个或多个位，为每个多路复用器选择对应的参考电路。例如，假设从第一并行感测操作确定[01]，感测控制器210配置多路复用器220A、220B、220C来选择对应于所确定的位[01]的参考电路250AC、250BC、250CC。参考电路250AC、250BC、250CC可以分别具有参考电阻第4Rref、第5Rref和第6Rref。感测放大器240A、240B、240C可以将MLC 125的特性(例如，电压或放电速率)与参考电路250AC、250BC、250CC的特性进行比较，并且例如以温度码输出比较结果。例如，如果MLC 125的放电速率高于参考电路250AC、250BC的放电速率，但是低于参考电路250CC的放电速率，则感测放大器240A、240B、240C可以输出[110]。感测控制器210可接收来自感测放大器240A、240B、240C的输出，并将温度码中的输出解码成2位二进制表示，其可对应于由MLC 125存储的数据的LSB。例如，具有两个“1”的温度码[110]可以转换为二进制表示[10]。
图4是根据一些实施例的读取由多级单元存储的多位数据的方法400的流程图。方法400可以由图2的感测器件205来执行。在一些实施例中，方法400由其他实体执行。在一些实施例中，方法400包括比图4所示更多、更少或不同的操作。
在操作410中，感测器件205在第一时间段期间通过感测放大器(例如，240A-240C)与参考电路(例如，250AA、250BA、250CA)执行第一并行感测操作。在该方法中，感测放大器(例如，240A-240C)同时将存储器单元(例如，MLC 125)的特性(例如，电阻、放电速率、电压等)与参考电路(例如，250AA、250BA、250CA)的特性比较，并确定由存储器单元(例如，MLC125)存储的多位数据的一个或多个位(例如，MSB)的值(或更多的值)。
在该方法中，操作410包括操作412、414。在操作412中，感测控制器(例如，210)从参考电路组(例如，250AA-250AE，250BA-250BE，250CA-250CE)中选择参考电路(例如，250AA，250BA，250BA，250CA)。在该方面，该参考电路组250的每个子集与对应的一个多路复用器(例如，220A、220B、220C)相关联。例如，参考电路250AA-250AE与多路复用器220A相关联，参考电路250BA-250BE与多路复用器220B相关联，参考电路250CA-250CE与多路复用器220C相关联。在操作412中，感测控制器(例如，210)可以从该参考电路组250的每个子集选择预定的参考电路(例如，250AA、250BA、250CA)。感测控制器(例如，210)可产生一个或多个控制信号，以配置多路复用器220A-220C，从而在第一时间段期间将所选参考电路(例如，250AA、250BA、250CA)分别电耦合到对应的感测放大器240A-240C。
在操作414中，感测控制器(例如，210)根据参考电路(例如，250AA、250BA、250CA)确定由存储器单元(例如，MLC 125)存储的多位数据的一个或多个位(例如，MSB)的值(或更多的值)。在该方法中，多路复用器220A-220C可以根据来自感测控制器(例如，210)的控制信号，分别将所选的参考电路(例如，250AA、250BA、250CA)电耦合到感测放大器(例如，240A-240C)。感测放大器(例如，240A-240C)可以将存储器单元(例如，MLC)的特性(例如，电阻、放电速率、电压等)与参考电路(例如，250AA、250BA、250CA)的特性进行比较，并根据第一时间段期间的比较产生输出。在该示例中，感测放大器(例如，240A-240C)的输出以温度码表示。感测控制器(例如210)可以接收温度码中的感测放大器(例如240A-240C)的输出，并将接收的输出转换成二进制表示。例如，如果输出OutA、OutB、OutT在温度码中是[110]，则感测控制器(例如，210)可以确定MLC 125的放电速率高于参考电路250AA、250BA的放电速率，但是低于参考电路250CA的放电速率。因此，感测控制器210可以确定MLC 125的前两个MSB在对应于具有两个“1”的温度码[110]的二进制代码中是[10]。
在操作430中，感测器件205在第二时间段期间通过有不同参考电路(例如，250AD、250BD、250CD)的感测放大器(例如，240A-240C)执行第二并行感测操作。在该方法中，根据在操作410中确定的一个或多个位的值(或更多的值)来选择不同的参考电路(例如，250)。感测放大器(例如，240A-240C)可以同时将存储器单元(例如，MLC 125)的特性(例如，电阻、放电速率、电压等))与不同参考电路(例如，250AA、250BA、250CA)的特性进行比较，并确定由存储器单元(例如，MLC 125)存储的多位数据的一个或多个位(例如，LSB)。
在该方法中，操作430包括操作432、434。在操作432中，感测控制器(例如，210)根据在操作410中确定的一个或多个位，从参考电路组(例如，250AA-250AE、250BA-250BE、250CA-250CE)中选择不同的参考电路(例如，250AD、250BD、250CD)。例如，分别具有电阻第0Rref、第1Rref、第2Rref的参考电路250AB、250BB、250CB对应于在先前感测期间确定的两位的[00]；分别具有第4Rref、第5Rref、第6Rref的参考电路250AC、250BC、250CC对应于在先前感测期间确定的两位的[01]；分别具有第8Rref、第9Rref、第10Rref的参考电路250AD、250BD、250CD对应于在先前感测期间确定的两位的[10]；并且分别具有电阻第12Rref、第13Rref、第14Rref的参考电路250AE、250BE、250CE对应于在先前感测期间确定的两位的[11]。例如，假设在操作410中确定的两位是[10]，感测控制器210选择参考电路250AD、250BD、250CD。
在操作434中，感测控制器(例如，210)根据不同的参考电路确定由存储器单元存储的多位数据中的另外的一个或多个位。在该方法中，多路复用器220A-220C可以将在操作432中选择的参考电路(例如，250AD、250BD、250CD)分别电耦合到感测放大器(例如，240A-240C)。感测放大器(例如，240A-240C)可以将存储器单元(例如，MLC)的特性(例如，电阻、放电速率、电压等)与参考电路(例如，250AD、250BD、250CD)的特性进行比较，并在第二时间段期间根据比较结果产生输出。感测控制器(例如210)可以接收温度码中的感测放大器(例如240A-240C)的输出，并将接收的输出转换成二进制表示。在该方面，在操作434中确定的一个或多个位对应于由存储器单元(例如，MLC 125)存储的多位数据的LSB。
有利的是，这里公开的一系列并行感测操作允许以区域和时间高效的方式感测由MLC 125存储的多位数据。例如，通过单个感测放大器的串行感测允许减小集成电路的面积，但是可能需要很长时间。同时，通过多个感测放大器的并行感测允许以时间高效的方式进行感测，但是多个感测放大器可能消耗集成电路的大面积。与用于执行单个并行感测操作的多个比较器相比，通过确定由MLC 125通过第一并行感测操作存储的多位数据的一个或多个位(例如，MSB)，以及通过基于第一并行感测操作的第二并行感测操作来确定由MLC125存储的多位数据的一个或多个位(例如，LSB)，可以实现更少数量的比较器。此外，与用于执行串行感测操作的比较速度相比，可以提高比较速度。因此，可以通过区域和时间高效的方式读取由MLC存储的多位数据。
现在参考图5，根据本发明的一些实施例，示出了计算系统500的示例框图。电路或布局设计者可以将计算系统500用于集成电路设计。这里使用的“电路”是诸如电阻器、晶体管、开关、电池、电感器或配置用于实现期望功能的其他类型的半导体器件的电子元件的互连。计算系统500包括与存储器件510相关联的主机设备505。主机设备505可以配置为从一个或多个输入设备515接收输入，并且向一个或多个输出设备520提供输出。主机设备505可以配置成分别经由适当的接口525A、525B和525C与存储器件510、输入设备515和输出设备520通信。计算系统500可以在各种计算设备中实现，例如计算机(例如，台式计算机、笔记本电脑、服务器、数据中心等)、平板电脑、个人数码助理、移动设备、其他手持或便携式设备、或适合使用主机设备505执行示意图设计和/或布局设计的任何其他计算单元。
输入设备515可以包括多种输入技术中的任何一种，例如键盘、触笔、触摸屏、鼠标、轨迹球、小键盘、麦克风、语音识别、动作识别、遥控器、输入端口、一个或多个按钮、拨号盘、操纵杆以及与主机设备505相关联的允许外部源(例如用户(例如电路或布局设计者))将信息(例如数据)输入主机设备并向主机设备发送指令的任何其他输入外围设备。类似地，输出设备520可以包括各种输出技术，例如外部存储器、打印机、扬声器、显示器、麦克风、发光二极管、耳机、视频设备以及配置为从主机设备505接收信息(例如，数据)的任何其他输出外围设备。输入到主机设备505中和/或从主机设备输出的“数据”可以包括各种文本数据、电路数据、信号数据、半导体设备数据、图形数据及其组合，或者适于使用计算系统500处理的其他类型的模拟和/或数字数据中的任何一种。
主机设备505包括或与一个或多个处理单元/处理器相关联，例如中央处理单元(“CPU”)核心530A-530N。中央处理器核心530A-530N可以被实现为专用集成电路(“专用集成电路”)、现场可编程门阵列(“现场可编程门阵列”)或任何其他类型的处理单元。每个中央处理器核心530A-530N可以配置为执行用于运行主机设备505的一个或多个应用程序的指令。在一些实施例中，运行一个或多个应用程序的指令和数据可以存储在存储器件510中。主机设备505还可以配置为存储在存储器件510内运行一个或多个应用程序的结果。因此，主机设备505可以配置为请求存储器件510执行各种操作。例如，主机设备505可以请求存储器件510读取数据、写入数据、更新或删除数据，和/或执行管理或其他操作。主机设备505可以配置运行的一个这样的应用程序可以是标准单元应用程序535。标准单元应用程序535可以是计算机辅助设计或电子设计自动化软件套件的部分，主机设备505的用户可以使用该软件套件来使用、创建或修改电路的标准单元。在一些实施例中，执行或运行标准单元应用程序535的指令可以存储在存储器件510中。标准单元应用程序程序535可以由一个或多个中央处理器核心530A-530N使用来自存储器件510的与标准单元应用程序程序相关联的指令来执行。在该示例中，标准单元应用程序535允许用户利用存储器件100或存储器件100的部分的预先生成的示意图和/或布局设计来帮助集成电路设计。在集成电路的布局设计完成之后，例如包括存储器件100或存储器件100的部分的多个集成电路可以由制造设施根据布局设计来制造。
仍然参考图5，存储器件510包括存储控制器540，存储控制器540配置为从存储器阵列545读取数据或向存储器阵列545写入数据。存储器阵列545可以包括各种易失性和/或非易失性存储器。例如，在一些实施例中，存储器阵列545可以包括与NAND闪存核心。在其他实施例中，存储器阵列545可以包括或NOR闪存核心、静态随机存取存储器(SRAM)核心、动态随机存取存储器(DRAM)核心、磁阻随机存取存储器(MRAM)核心、相变存储器(PCM)核心、电阻随机存取存储器(ReRAM)核心、3D点存储器核心、铁电随机存取存储器(FeRAM)核心以及适用于存储器阵列的其他类型的存储器核心。存储器阵列545内的存储器可以由存储控制器540单独和独立地控制。换句话说，存储控制器540可以配置成单独且独立地与存储器阵列545内的每个存储器通信。通过与存储器阵列545通信，存储控制器540可以配置为响应于从主机设备505接收的指令，从存储器阵列读取数据或向存储器阵列写入数据。尽管存储控制器540示为存储器件510的部分，但是在一些实施例中，存储控制器540可以是主机设备505的部分或者计算系统500的另一组件的部分，并且与存储器件相关联。存储控制器540可以实现为软件、硬件、固件或其组合中的逻辑电路，以执行这里描述的功能。例如，在一些实施例中，存储控制器540可以配置成在接收到来自主机设备505的请求时检索存储在存储器件510的存储器阵列545中的与标准单元应用程序535相关联的指令。
应当理解，在图5中仅示出和描述了计算系统500的一些组件。然而，计算系统500可以包括其他组件，例如各种电池和电源、网络接口、路由器、交换机、外部存储器系统、控制器等。一般来说，计算系统500可以包括在执行这里描述的功能时需要或认为是期望的各种硬件、软件和/或固件组件中的任何一种。类似地，主机设备505、输入设备515、输出设备520和包括存储控制器540和存储器阵列545的存储器件510可以包括在执行这里描述的功能时认为是必要或期望的其他硬件、软件和/或固件组件。
本说明书的该方面涉及存储器件。在一些实施例中，存储器件包括存储多位数据的多级单元。在一些实施例中，存储器件包括耦合到多级单元的感测器件。在一些实施例中，感测器件包括第一感测放大器，该第一感测放大器具有耦合到多级单元的第一输入端口。在一些实施例中，感测器件包括耦合到第一感测放大器的第二输入端口的第一多路复用器。在一些实施例中，感测器件包括第二感测放大器，该第二感测放大器具有耦合到多级单元的第一输入端口。在一些实施例中，该方法感测器件包括耦合到第二感测放大器的第二输入端口的第二多路复用器。
在上述存储器件中，第一多路复用器耦合到第一组参考电路，并且其中第二多路复用器耦合到第二组参考电路。
在上述存储器件中，第一多路复用器在第一时间段期间将第一组参考电路中的一个电耦合到第一感测放大器的第二输入端口，并且其中第二多路复用器在第一时间段期间将第二组参考电路中的一个电耦合到第二感测放大器的第二输入端口。
在上述存储器件中，第一感测放大器在第一时间段期间将多级单元的特性与第一组参考电路中的一个的第一参考特性进行比较，并且第二感测放大器在第一时间段期间将多级单元的特性与第二组参考电路的一个的第二参考特性进行比较。
在上述存储器件中，还包括：感测控制器，耦合到第一感测放大器和第二感测放大器，感测控制器在第一时间段期间至少部分地基于来自第一感测放大器和第二感测放大器的比较来确定由多级单元存储的多位数据中的一个或多个位。
在上述存储器件中，感测控制器根据多位数据的一个或多个位来选择第一组参考电路中的另一个和第二组参考电路中的另一个，并且根据选择来配置第一多路复用器和第二多路复用器。
在上述存储器件中，第一多路复用器在第二时间段期间将第一组参考电路中的另一个电耦合到第一感测放大器的第二输入端口，其中第二多路复用器在第二时间段期间将第二组参考电路中的另一个电耦合到第二感测放大器的第二输入端口。
在上述存储器件中，第一感测放大器在第二时间段期间将多级单元的特性与第一组参考电路中的另一个的第三参考特性进行比较，并且第二感测放大器在第二时间段期间将多级单元的特性与第二组参考电路中的另一个的第四参考特性进行比较。
在上述存储器件中，感测控制器在第二时间段期间至少部分地基于来自第一感测放大器和第二感测放大器的比较来确定由多级单元存储的多位数据中的另外的一个或多个位。
本说明书的该方面涉及存储器件。在一些实施例中，存储器件包括存储多位数据的多级单元。在一些实施例中，存储器件包括耦合到多级单元的感测器件。在一些实施例中，感测器件包括感测放大器组，感测放大器组中的每一个感测放大器包括第一输入端口和第二输入端口，第一输入端口耦合到多级单元。在一些实施例中，感测器件包括参考电路组和多路复用器组。该多路复用器组中的每一个多路复用器可以耦合在该感测放大器组中对应一个的第二输入端口和该参考电路组的对应子集之间。
在上述存储器件中，多路复用器组的第一多路复用器在第一时间段期间将参考电路组的第一子集中的一个电耦合到感测放大器组中的第一感测放大器，并且其中多路复用器组的第二多路复用器在第一时间段期间将参考电路组的第二子集中的一个电耦合到感测放大器组中的第二感测放大器。
在上述存储器件中，第一感测放大器在第一时间段期间将多级单元的特性与参考电路组的第一子集中的一个的第一参考特性进行比较，并且第二感测放大器在第一时间段期间将多级单元的特性与参考电路组的第二子集中的一个的第二参考特性进行比较。
在上述存储器件中，还包括：感测控制器，耦合到感测放大器组，感测控制器在第一时间段期间至少部分地基于来自第一感测放大器和第二感测放大器的比较来确定由多级单元存储的多位数据中的一个或多个位。
在上述存储器件中，感测控制器根据多位数据的一个或多个位来选择参考电路组的第一子集中的另一个和参考电路组的第二子集中的另一个，并且根据选择来配置第一多路复用器和第二多路复用器。
在上述存储器件中，第一多路复用器在第二时间段期间将参考电路组的第一子集中的另一个电耦合到第一感测放大器的第二输入端口，其中第二多路复用器在第二时间段期间将参考电路组的第二子集中的另一个电耦合到第二感测放大器的第二输入端口。
在上述存储器件中，第一感测放大器在第二时间段期间将多级单元的特性与参考电路组的第一子集中的另一个的第三参考特性进行比较，并且第二感测放大器在第二时间段期间将多级单元的特性与参考电路组的第二子集中的另一个的第四参考特性进行比较。
在上述存储器件中，感测控制器在第二时间段期间至少部分地基于来自第一感测放大器和第二感测放大器的比较来确定由多级单元存储的多位数据中的另外的一个或多个位。
本说明书的该方面涉及一种读取由多级单元存储的数据的方法。在一些实施例中，该方法包括从第一组参考电路中选择第一参考电路。在一些实施例中，该方法包括从第二组参考电路中选择第二参考电路。在一些实施例中，该方法包括至少部分基于第一参考电路和第二参考电路来确定由多级单元存储的多位数据的一个或多个位。在一些实施例中，该方法包括根据所确定的一个或多个位从第一组参考电路中选择第三参考电路。在一些实施例中，该方法包括根据所确定的一个或多个位从第二组参考电路中选择第四参考电路。在一些实施例中，该方法包括至少部分基于第三参考电路和第四参考电路来确定由多级单元存储的多位数据中的另外的一个或多个位。
在上述方法中，还包括：在第一时间段期间，通过第一感测放大器将多级单元的特性与第一参考电路的第一参考特性进行比较；以及在第一时间段期间，通过第二感测放大器将多级单元的特性与第二参考电路的第二参考特性进行比较，其中，在第一时间段期间，至少部分地基于比较来确定由多级单元存储的多位数据中的一个或多个位。
在上述方法中，还包括：在第二时间段期间，通过第一感测放大器将多级单元的特性与第三参考电路的第三参考特性进行比较；在第二时间段期间，通过第二感测放大器将多级单元的特性与第四参考电路的第四参考特性进行比较，以及其中，在第二时间段期间，至少部分地基于比较来确定由多级单元存储的多位数据中的另外的一个或多个位。
上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个实施例。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (20)

1.一种存储器件，包括：
多级单元，存储多位数据；以及
感测器件，耦合到所述多级单元，所述感测器件包括：
第一感测放大器，具有耦合到所述多级单元的第一输入端口，
第一多路复用器，耦合到所述第一感测放大器的第二输入端口，
第二感测放大器，具有耦合到所述多级单元的第一输入端口，和
第二多路复用器，耦合到所述第二感测放大器的第二输入端口。
2.根据权利要求1所述的存储器件，其中，所述第一多路复用器耦合到第一组参考电路，并且其中所述第二多路复用器耦合到第二组参考电路。
3.根据权利要求2所述的存储器件，其中，所述第一多路复用器在第一时间段期间将所述第一组参考电路中的一个电耦合到所述第一感测放大器的所述第二输入端口，并且其中所述第二多路复用器在所述第一时间段期间将所述第二组参考电路中的一个电耦合到所述第二感测放大器的所述第二输入端口。
4.根据权利要求3所述的存储器件，其中，所述第一感测放大器在所述第一时间段期间将所述多级单元的特性与所述第一组参考电路中的所述一个的第一参考特性进行比较，并且所述第二感测放大器在所述第一时间段期间将所述多级单元的所述特性与所述第二组参考电路的所述一个的第二参考特性进行比较。
5.根据权利要求4所述的存储器件，还包括：
感测控制器，耦合到所述第一感测放大器和所述第二感测放大器，所述感测控制器在所述第一时间段期间至少部分地基于来自所述第一感测放大器和所述第二感测放大器的所述比较来确定由所述多级单元存储的所述多位数据中的一个或多个位。
6.根据权利要求5所述的存储器件，其中，所述感测控制器根据所述多位数据的所述一个或多个位来选择所述第一组参考电路中的另一个和所述第二组参考电路中的另一个，并且根据所述选择来配置所述第一多路复用器和所述第二多路复用器。
7.根据权利要求6所述的存储器件，其中，所述第一多路复用器在第二时间段期间将所述第一组参考电路中的所述另一个电耦合到所述第一感测放大器的所述第二输入端口，其中所述第二多路复用器在所述第二时间段期间将所述第二组参考电路中的所述另一个电耦合到所述第二感测放大器的所述第二输入端口。
8.根据权利要求7所述的存储器件，其中，所述第一感测放大器在所述第二时间段期间将所述多级单元的所述特性与所述第一组参考电路中的所述另一个的第三参考特性进行比较，并且所述第二感测放大器在所述第二时间段期间将所述多级单元的所述特性与所述第二组参考电路中的所述另一个的第四参考特性进行比较。
9.根据权利要求8所述的存储器件，其中，所述感测控制器在所述第二时间段期间至少部分地基于来自所述第一感测放大器和所述第二感测放大器的所述比较来确定由所述多级单元存储的所述多位数据中的另外的一个或多个位。
10.一种存储器件，包括：
多级单元，存储多位数据；以及
感测器件，耦合到所述多级单元，所述感测器件包括：
感测放大器组，所述感测放大器组中的每一个包括第一输入端口和第二输入端口，所述第一输入端口耦合到所述多级单元，
参考电路组，和
多路复用器组，所述多路复用器组中的每一个耦合在所述感测放大器组中对应的一个的所述第二输入端口和所述参考电路组的对应子集之间。
11.根据权利要求10所述的存储器件，其中，所述多路复用器组的第一多路复用器在第一时间段期间将所述参考电路组的第一子集中的一个电耦合到所述感测放大器组中的第一感测放大器，并且其中所述多路复用器组的第二多路复用器在所述第一时间段期间将所述参考电路组的第二子集中的一个电耦合到所述感测放大器组中的第二感测放大器。
12.根据权利要求11所述的存储器件，其中，所述第一感测放大器在所述第一时间段期间将所述多级单元的特性与所述参考电路组的所述第一子集中的所述一个的第一参考特性进行比较，并且所述第二感测放大器在所述第一时间段期间将所述多级单元的特性与所述参考电路组的所述第二子集中的所述一个的第二参考特性进行比较。
13.根据权利要求12所述的存储器件，还包括：
感测控制器，耦合到所述感测放大器组，所述感测控制器在所述第一时间段期间至少部分地基于来自所述第一感测放大器和所述第二感测放大器的所述比较来确定由所述多级单元存储的所述多位数据中的一个或多个位。
14.根据权利要求13所述的存储器件，其中，所述感测控制器根据所述多位数据的所述一个或多个位来选择所述参考电路组的所述第一子集中的另一个和所述参考电路组的所述第二子集中的另一个，并且根据所述选择来配置所述第一多路复用器和所述第二多路复用器。
15.根据权利要求14所述的存储器件，其中，所述第一多路复用器在第二时间段期间将所述参考电路组的所述第一子集中的所述另一个电耦合到所述第一感测放大器的所述第二输入端口，其中所述第二多路复用器在所述第二时间段期间将所述参考电路组的所述第二子集中的所述另一个电耦合到所述第二感测放大器的所述第二输入端口。
16.根据权利要求15所述的存储器件，其中，所述第一感测放大器在所述第二时间段期间将所述多级单元的特性与所述参考电路组的所述第一子集中的所述另一个的第三参考特性进行比较，并且所述第二感测放大器在所述第二时间段期间将所述多级单元的特性与所述参考电路组的所述第二子集中的所述另一个的第四参考特性进行比较。
17.根据权利要求16所述的存储器件，其中，所述感测控制器在所述第二时间段期间至少部分地基于来自所述第一感测放大器和所述第二感测放大器的所述比较来确定由所述多级单元存储的所述多位数据中的另外的一个或多个位。
18.一种操作存储器件的方法，包括：
从第一组参考电路中选择第一参考电路；
从第二组参考电路中选择第二参考电路；
至少部分地基于所述第一参考电路和所述第二参考电路，确定由多级单元存储的多位数据的一个或多个位；
根据所确定的一个或多个位，从所述第一组参考电路中选择第三参考电路；
根据所确定的一个或多个位，从所述第二组参考电路中选择第四参考电路；以及
至少部分地基于所述第三参考电路和所述第四参考电路，确定由所述多级单元存储的所述多位数据中的另外的一个或多个位。
19.根据权利要求18所述的方法，还包括：
在第一时间段期间，通过第一感测放大器将所述多级单元的特性与所述第一参考电路的第一参考特性进行比较；以及
在所述第一时间段期间，通过第二感测放大器将所述多级单元的所述特性与所述第二参考电路的第二参考特性进行比较，
其中，在所述第一时间段期间，至少部分地基于所述比较来确定由所述多级单元存储的所述多位数据中的所述一个或多个位。
20.根据权利要求19所述的方法，还包括：
在第二时间段期间，通过所述第一感测放大器将多级单元的所述特性与所述第三参考电路的第三参考特性进行比较；
在所述第二时间段期间，通过所述第二感测放大器将所述多级单元的所述特性与所述第四参考电路的第四参考特性进行比较，以及
其中，在所述第二时间段期间，至少部分地基于所述比较来确定由所述多级单元存储的所述多位数据中的另外的一个或多个位。
CN202110609624.3A 2020-06-15 2021-06-01 存储器件及其操作方法 Active CN113470706B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/901,990 US11238906B2 (en) 2020-06-15 2020-06-15 Series of parallel sensing operations for multi-level cells
US16/901,990 2020-06-15

Publications (2)

Publication Number Publication Date
CN113470706A CN113470706A (zh) 2021-10-01
CN113470706B true CN113470706B (zh) 2024-01-02

Family

ID=77872088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110609624.3A Active CN113470706B (zh) 2020-06-15 2021-06-01 存储器件及其操作方法

Country Status (3)

Country Link
US (3) US11238906B2 (zh)
CN (1) CN113470706B (zh)
TW (1) TWI773210B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11238906B2 (en) * 2020-06-15 2022-02-01 Taiwan Semiconductor Manufacturing Company Limited Series of parallel sensing operations for multi-level cells
KR20220028694A (ko) * 2020-08-31 2022-03-08 삼성전자주식회사 멀티 레벨 신호 수신기 및 이를 포함하는 메모리 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438546A (en) * 1994-06-02 1995-08-01 Intel Corporation Programmable redundancy scheme suitable for single-bit state and multibit state nonvolatile memories
CN1300431A (zh) * 1998-05-12 2001-06-20 爱特梅尔股份有限公司 用于串行存取存储器的方法和设备
CN103971740A (zh) * 2013-01-30 2014-08-06 德克萨斯仪器股份有限公司 两个电容器自参考的非易失性位单元
CN110189787A (zh) * 2018-02-23 2019-08-30 Arm 有限公司 用于存储器应用的旁路电路
CN110277122A (zh) * 2018-03-16 2019-09-24 台湾积体电路制造股份有限公司 存储器件及其感测放大器和读取方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0997913B1 (en) * 1998-10-29 2005-08-10 STMicroelectronics S.r.l. Method and circuit for testing virgin memory cells in a multilevel memory device
JP4259922B2 (ja) * 2002-07-30 2009-04-30 シャープ株式会社 半導体記憶装置
DE60317768T2 (de) * 2003-04-10 2008-11-27 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zum Auslesen einer nichtflüchtigen Speichervorrichtung und zugehörige Vorrichtung
US7821080B2 (en) * 2005-07-15 2010-10-26 Guobiao Zhang N-ary three-dimensional mask-programmable read-only memory
US7349264B2 (en) * 2005-12-28 2008-03-25 Sandisk Corporation Alternate sensing techniques for non-volatile memories
US7616481B2 (en) * 2005-12-28 2009-11-10 Sandisk Corporation Memories with alternate sensing techniques
US8027212B2 (en) * 2006-03-31 2011-09-27 Kristopher Chad Breen Method and apparatus for a dynamic semiconductor memory with compact sense amplifier circuit
US7457143B2 (en) * 2006-04-25 2008-11-25 Infineon Technologies Ag Memory device with shared reference and method
US8331166B2 (en) * 2011-02-28 2012-12-11 Infineon Techn. AG Method and system for reading from memory cells in a memory device
US9147449B2 (en) * 2013-02-26 2015-09-29 Macronix International Co., Ltd. Reference and sensing with bit line stepping method of memory
US9472245B2 (en) * 2013-12-31 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier and related method
US20190180173A1 (en) * 2017-12-11 2019-06-13 Gyrfalcon Technology Inc. Method and apparatus for using reference resistor in one-time programmable memory of an artificial intelligence integrated circuit
US11238906B2 (en) * 2020-06-15 2022-02-01 Taiwan Semiconductor Manufacturing Company Limited Series of parallel sensing operations for multi-level cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438546A (en) * 1994-06-02 1995-08-01 Intel Corporation Programmable redundancy scheme suitable for single-bit state and multibit state nonvolatile memories
CN1300431A (zh) * 1998-05-12 2001-06-20 爱特梅尔股份有限公司 用于串行存取存储器的方法和设备
CN103971740A (zh) * 2013-01-30 2014-08-06 德克萨斯仪器股份有限公司 两个电容器自参考的非易失性位单元
CN110189787A (zh) * 2018-02-23 2019-08-30 Arm 有限公司 用于存储器应用的旁路电路
CN110277122A (zh) * 2018-03-16 2019-09-24 台湾积体电路制造股份有限公司 存储器件及其感测放大器和读取方法

Also Published As

Publication number Publication date
US11238906B2 (en) 2022-02-01
US11735235B2 (en) 2023-08-22
CN113470706A (zh) 2021-10-01
TWI773210B (zh) 2022-08-01
US20230377614A1 (en) 2023-11-23
TW202201406A (zh) 2022-01-01
US20210390987A1 (en) 2021-12-16
US20220130435A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
US9691479B1 (en) Method of operating and apparatus of memristor arrays with diagonal lines interconnect between memristor cells
US20230377614A1 (en) Series of parallel sensing operations for multi-level cells
US11107530B2 (en) Non-volatile static random access memory (nvSRAM) with multiple magnetic tunnel junction cells
CN113270123A (zh) 存储器装置
US20230386536A1 (en) Memory device with source line control
WO2020139615A1 (en) Memory cells configured to generate weighted inputs for neural networks
US11437092B2 (en) Systems and methods to store multi-level data
TW202318410A (zh) 記憶體陣列
US8184469B2 (en) Stored multi-bit data characterized by multiple-dimensional memory states
CN107731253B (zh) 存储器装置及其操作方法
TWI784515B (zh) 記憶體系統以及操作記憶體系統的方法
TWI757086B (zh) 存儲系統及操作存儲系統的方法
US20240242763A1 (en) Systems and methods to store multi-level data
KR102157360B1 (ko) 메모리 소자 및 메모리 셀 어레이
CN220821108U (zh) 内存装置
US20230061700A1 (en) Three-dimensional one time programmable memory
JP2023153736A (ja) メモリシステム及びメモリシステムの操作方法
CN115295067A (zh) 记忆体系统、记忆体控制器及延长记忆体单元寿命的方法
TW202314701A (zh) 記憶體陣列
CN116524977A (zh) 存储器系统和存储器阵列的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant