TWI773210B - 記憶體裝置及其讀取方法 - Google Patents

記憶體裝置及其讀取方法 Download PDF

Info

Publication number
TWI773210B
TWI773210B TW110110368A TW110110368A TWI773210B TW I773210 B TWI773210 B TW I773210B TW 110110368 A TW110110368 A TW 110110368A TW 110110368 A TW110110368 A TW 110110368A TW I773210 B TWI773210 B TW I773210B
Authority
TW
Taiwan
Prior art keywords
bits
sense amplifier
reference circuit
sense
circuits
Prior art date
Application number
TW110110368A
Other languages
English (en)
Other versions
TW202201406A (zh
Inventor
董慶
馬合木提 斯楠吉爾
林彥廷
凱雷姆 阿卡爾瓦達爾
卡羅斯·Ｈ 迪亞茲
奕 王
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202201406A publication Critical patent/TW202201406A/zh
Application granted granted Critical
Publication of TWI773210B publication Critical patent/TWI773210B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本發明的實施例揭露一種電路及一種讀取或感測由多層 級單元儲存的資料的多個位元的方法。在一個態樣中，第一參考電路由第一組參考電路選出，且第二參考電路由第二組參考電路選出。至少部分地基於第一參考電路及第二參考電路，可判定由多層級單元儲存的資料的多個位元的一或多個位元。根據經判定的一或多個位元，可自第一組參考電路選擇第三參考電路且自第二組參考電路選擇第四參考電路。至少部分地基於第三參考電路及第四參考電路，可判定由多層級單元儲存的資料的多個位元的額外一或多個位元。

Description

記憶體裝置及其讀取方法
本發明的實施例是有關於一種記憶體裝置及其讀取方法。
諸如電腦、攜帶型裝置、智慧型手機、物聯網(internet of thing；IoT)裝置等的電子裝置的開發已引起對記憶體裝置的需求的增加。一般而言，記憶體裝置可為揮發性記憶體裝置(volatile memory devices)及非揮發性記憶體裝置(non-volatile memory devices)。揮發性記憶體裝置可在經供電時儲存資料，但可在經斷電後丟失所儲存資料。不同於揮發性記憶體裝置，非揮發性記憶體裝置可即使在經斷電之後仍保留資料，但可能比揮發性記憶體裝置更慢。
本發明實施例提供一種記憶體裝置，包括：多層級單元以及感測裝置。多層級單元儲存資料的多個位元。感測裝置耦合至多層級單元。感測裝置包含：第一感測放大器、第一多工器、第二感測放大器以及第二多工器。第一感測放大器具有耦合至多 層級單元的第一輸入埠。第一多工器耦合至第一感測放大器的第二輸入埠。第二感測放大器具有耦合至多層級單元的第一輸入埠。第二多工器耦合至第二感測放大器的第二輸入埠。
本發明實施例提供一種記憶體裝置，包括：多層級單元以及感測裝置。多層級單元儲存資料的多個位元。感測裝置耦合至所述多層級單元。感測裝置包含：一組感測放大器、一組參考電路以及一組多工器。所述組感測放大器中的每一者包含第一輸入埠及第二輸入埠。第一輸入埠耦合至多層級單元。所述組多工器中的每一者耦合於所述組感測放大器中的對應一者的第二輸入埠與所述組參考電路的對應子組之間。
本發明實施例提供一種記憶體裝置的讀取方法，包括以下步驟。自第一組參考電路選擇第一參考電路。自第二組參考電路選擇第二參考電路。至少部分地基於第一參考電路及第二參考電路而判定由多層級單元儲存的資料的多個位元的一或多個位元。根據經判定的一或多個位元來自第一組參考電路選擇第三參考電路。根據經判定的一或多個位元自第二組參考電路選擇第四參考電路。至少部分地基於第三參考電路及第四參考電路而判定由多層級單元儲存的資料的多個位元的額外一或多個位元。
第0 Rref，第1 Rref，第1 Rref，第2 Rref，第3 Rref，第4 Rref，第5 Rref，第6 Rref，第7 Rref，第7 Rref，第8 Rref，第9 Rref，第10 Rref，第11 Rref，第11 Rref，第12 Rref，第13 Rref，第14 Rref:參考電阻
100,510:記憶體裝置
105,540:記憶體控制器
110:時序控制器
112:位元線控制器
114:字元線控制器
120,545:記憶陣列
125:儲存電路
205:感測裝置
210:感測控制器
220,220A,220B,220C:多工器
240,240A,240B,240C:感測放大器
250,250AA,250AB,250AC,250AD,250AE,250BA,250BB,250BC,250BD,250BE,250CA,250CB,250CC,250CD,250CE:參考電路
300:時序圖
400:方法
410,412,414,430,432,434:操作
500:計算系統
505:主機裝置
515:輸入裝置
520:輸出裝置
525A,525B,525C:介面
530A至530N:中央處理單元核心
535:標準單元應用程序
BL,BL0,BL1,BLK:位元線
CBL:電容器
OutA,OutB,OutC:輸出埠
Rcell:電阻器
WL,WL0,WL1,WLJ:字元線
結合附圖閱讀以下具體實施方式時會最佳地理解本發明的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，可出於論述清楚起見，任意增加或減小各種特徵的尺寸。
圖1是根據一個實施例的包含多層級單元的記憶體裝置的圖式。
圖2是根據一些實施例的執行一系列並聯感測操作的感測裝置的圖式。
圖3是根據一些實施例的執行一系列並聯感測操作的實例時序圖。
圖4是根據一些實施例的讀取由多層級單元儲存的資料的多個位元的方法的流程圖。
圖5是根據一些實施例的計算系統的實例框圖。
以下揭露內容提供用於實施所提供主題的不同特徵的許多不同實施例或實例。下文描述組件及配置的具體實例以簡化本發明。當然，這些組件及配置僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或上的形成可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之間形成以使得第一特徵與第二特徵可不直接接觸的實施例。另外，本發明可在各種實例中重複參考標號及/或字母。此重複是出於簡單性及清晰的目的，且本身不指示所論述的各種實施例及/或架構之間的關係。
另外，為易於描述，本文中可使用諸如「在...之下」、「在...下方」、「下部」、「在...上方」、「上部」以及類似者的空間相對術語，以描述如圖中所說明的一個元件或特徵相對於另一(一些)元件或特徵的關係。除圖式中所描繪的定向之外，空間相對術語 亦意欲涵蓋裝置在使用或操作中的不同定向。設備可以其他方式定向(旋轉90度或處於其他定向)且本文中所使用的空間相對描述詞可同樣相應地進行解譯。
根據一些實施例，經由一系列並聯感測操作來讀取由多層級單元(multi-level cell；MLC)儲存的資料。在一個態樣中，經由兩個或多於兩個感測放大器來執行第一並聯感測操作以判定由MLC儲存的資料的多個位元的第一位元。舉例而言，第一參考電路由第一組參考電路選出，且第二參考電路由第二組參考電路選出以判定由MLC儲存的資料的多個位元的一或多個位元(例如，最大位元(most significant bit；MSB))。根據經判定的一或多個位元，可經由兩個或大於兩個感測放大器來執行第二並聯感測操作。舉例而言，可自第一組參考電路選擇第三參考電路且自第二組參考電路選擇第四參考電路。至少部分地基於第三參考電路及第四參考電路，可判定由多層級單元儲存的資料的多個位元的額外一或多個位元(例如，最低有效位元(least significant bit；LSB))。
有利的是，本文中所揭露的一系列並聯感測操作允許以面積及時間有效方式感測由MLC儲存的資料的多個位元。舉例而言，經由單個感測放大器進行的串聯感測允許積體電路的面積減小但可能耗費很長時間。同時，經由多個感測放大器進行的並聯感測允許以時間有效的方式進行感測，但多個感測放大器可消耗積體電路的較大面積。藉由基於第一並聯感測操作而經由第一並聯感測操作判定由MLC儲存的資料的多個位元的一或多個位元(例如，MSB)及經由第二並聯感測操作判定由MLC儲存的資料 的多個位元的一或多個位元(例如，LSB)，與用於執行單個並聯感測操作的多個比較器相比，可實施更少數量的比較器。此外，與用於執行串聯感測操作的比較的速度相比，可改良比較的速度。因此，可以面積及時間有效的方式讀取由MLC儲存的資料的多個位元。
圖1是根據一個實施例的記憶體裝置100的圖式。在一些實施例中，記憶體裝置100包含記憶體控制器105及記憶陣列120。記憶陣列120可包含以二維或三維陣列配置的多個儲存單元或儲存電路125。每一儲存電路可耦合至對應字元線WL及對應位元線BL。記憶體控制器105可根據電訊號經由字元線WL及位元線BL將資料寫入至記憶陣列120或自記憶陣列120讀取資料。在其他實施例中，記憶體裝置100包含比圖1中所展示更多、更少或不同的組件。
記憶陣列120為儲存資料的硬體組件。在一個態樣中，記憶陣列120實施為半導體記憶體裝置。記憶陣列120包含多個儲存單元或儲存電路125。記憶陣列120包含各自在第一方向(例如，X方向)上延伸的字元線WL0、字元線WL1...字元線WLJ以及各自在第二方向(例如，Y方向)上延伸的位元線BL0、位元線BL1...位元線BLK。字元線WL及位元線BL可為導電金屬或導電軌。在一個態樣中，每一儲存電路125耦合至對應字元線WL及對應位元線BL，且可根據電壓或電流經由對應字元線WL及對應位元線BL來操作。在一個態樣中，每一儲存電路125包含MLC。MLC是能夠儲存資料的多個位元的單個記憶胞。儲存電路125的實例包含揮發性記憶胞，諸如相變隨機存取記憶(phase change random access memory；PCRAM)胞、電阻式隨機存取記憶(resistive random access memory；RRAM)胞或儲存資料的多個位元的任何記憶胞。在一些實施例中，記憶陣列120包含額外線(例如，選擇線、參考線、參考控制線、功率軌等)。下文關於圖2至圖5提供對記憶體裝置100的架構及操作的詳述描述。
記憶體控制器105為控制記憶陣列120的操作的硬體組件。在一些實施例中，記憶陣列120包含位元線控制器112、字元線控制器114以及時序控制器110。在一個架構中，字元線控制器114為經由記憶陣列120的一或多個字元線WL提供電壓或電流的電路，且位元線控制器112為經由記憶陣列120的一或多個位元線BL提供或感測電壓或電流的電路。在一個架構中，時序控制器110為提供控制訊號或時鐘訊號以使位元線控制器112及字元線控制器114的操作同步的電路。位元線控制器112可耦合至記憶陣列120的位元線BL，且字元線控制器114可耦合至記憶陣列120的字元線WL。在一個實例中，為了將資料寫入至儲存電路125，字元線控制器114經由耦合至儲存電路125的字元線WL將電壓或電流提供至儲存電路125，且經由耦合至儲存電路125的位元線BL將偏壓電壓施加至儲存電路125。在一個實例中，為了自儲存電路125讀取資料，字元線控制器114經由耦合至儲存電路125的字元線WL將電壓或電流提供至儲存電路125，且經由耦合至儲存電路125的位元線BL來感測對應於由儲存電路125儲存的資料的電壓或電流。在一些實施例中，記憶體控制器105包含比圖1中所展示更多、更少或不同的組件。
圖2是根據一些實施例的執行一系列並聯感測操作的感 測裝置205的圖式。在一些實施例中，感測裝置205是圖1的位元線控制器112的一部分。在一些實施例中，感測裝置205包含感測控制器210、感測放大器240A至感測放大器240C、多工器220A至多工器220C以及參考電路250AA...參考電路250AE、參考電路250BA...參考電路250BE、參考電路250CA...參考電路250CE。在一個態樣中，這些組件一起操作以執行一系列並聯感測操作來讀取來自儲存電路125(本文中亦稱為「MLC 125」)的資料。在其他實施例中，感測裝置205包含比圖2中所展示更多、更少或不同的組件。舉例而言，在一些實施例中，感測裝置205包含比圖2中所展示更多或不同數量的感測放大器240、多工器220以及參考電路250。
在一些實施例中，每一參考電路250為提供對應參考特性(reference characteristic)的電路。實例特性包含放電率、電阻、電壓等。在一些實施例中，參考電路250可藉由執行參考電路250的類似功能的其他組件替換。在一個態樣中，根據所儲存的資料的多個位元，可自多個預定電阻設定、程式化或架構MLC 125的特性(放電率、電阻、電壓等)。舉例而言，在參考電阻第0 Rref(例如，400歐姆)與參考電阻第1 Rref(例如，4千歐姆)之間的記憶胞的電阻表示[0001]，在參考電阻第1 Rref(例如，4千歐姆)與參考電阻第2 Rref(例如，40千歐姆)之間的記憶胞的電阻表示[0010]，且在參考電阻第2 Rref(例如，40千歐姆)與參考電阻第3 Rref(例如，400千歐姆)之間的記憶胞的電阻表示[0011]。在一些實施例中，參考電路250是用參考特性的不同值設定、設計或實施的，所述參考特性可與MLC 125的程式化特性相比較以判定 由MLC 125儲存的資料的多個位元。在一些實施例中，參考電路250AA...參考電路250AE、參考電路250BA...參考電路250BE、參考電路250CA...參考電路250CE中的每一者具有可用於識別或區分4位元資料的16個值的參考電阻第0 Rref...參考電阻第14 Rref中的對應一者。參考電阻第0 Rref...參考電阻第14 Rref可按此順序單調(線性地或非線性地)增加。在一個態樣中，參考電路250AA...參考電路250AE、參考電路250BA...參考電路250BE、參考電路250CA...參考電路250CE具有非單調地指定的參考電阻以允許有效並聯感測。在一個架構中，參考電路250AA...參考電路250AE分別具有參考電阻第3 Rref、參考電阻第0 Rref、參考電阻第4 Rref、參考電阻第8 Rref、參考電阻第12 Rref；參考電路250BA...參考電路250BE分別具有參考電阻第7 Rref、參考電阻第1 Rref、參考電阻第5 Rref、參考電阻第9 Rref、參考電阻第13 Rref；且參考電路250CA...參考電路250CE分別具有參考電阻第11 Rref、參考電阻第2 Rref、參考電阻第6 Rref、參考電阻第10 Rref、參考電阻第14 Rref。如下文關於圖3所描述，電阻的此類配置允許有效的並聯感測操作。
在一些實施例中，每一多工器220為自參考電路250的對應子組將所選擇的參考電路電耦合至對應感測放大器240的電路。在其他實施例中，多工器220可藉由執行多工器220的類似功能的其他組件替換。在一個架構中，多工器220A包含耦合至參考電路250AA...參考電路250AE的子組的輸入埠，及耦合至感測放大器240A的輸入埠的輸出埠。另外，多工器220B包含耦合至參考電路250BA...參考電路250BE的子組的輸入埠，及耦合至感 測放大器240B的輸入埠的輸出埠。另外，多工器220C包含耦合至參考電路250CA...參考電路250CE的子組的輸入埠，及耦合至感測放大器240C的輸入埠的輸出埠。此外，多工器220A至多工器220C中的每一者包含耦合至感測控制器210的控制埠以接收來自感測控制器210的控制訊號。在此架構中，多工器220A至多工器220C中的每一者可根據來自感測控制器210的控制訊號自參考電路250的對應子組將所選擇的參考電路電耦合至對應感測放大器240。舉例而言，多工器220A將參考電路250AA電耦合至感測放大器240A，而多工器220B將參考電路250BA電耦合至感測放大器240B且多工器220C將參考電路250CA電耦合至感測放大器240C。當多工器220自參考電路的子組將所選擇的參考電路電耦合至對應感測放大器時，參考電路的子組的剩餘參考電路可自對應感測放大器電解耦。因此，所選擇的感測放大器處的電壓、電流或電阻可提供至對應感測放大器，而剩餘感測放大器處的電壓、電流或電阻可不提供至對應感測放大器。
在一些實施例中，每一感測放大器240為經由對應多工器220將MLC 125的特性與所選擇的參考電路250的參考特性進行比較的電路。在其他實施例中，感測放大器240可由執行感測放大器220的類似功能的其他組件替換。在一個架構中，每一感測放大器包含經由位元線BL耦合至MLC 125的第一輸入埠(例如，展示為「-」)、耦合至對應多工器220的第二輸入埠(例如，展示為「+」)以及耦合至感測控制器210的輸出埠。在一個架構中，感測放大器240將MLC 125的放電率與所選擇的參考電路250的放電率進行比較。在一個態樣中，MLC 125可模型化為對應於 位元線BL的電容的電阻器Rcell與電容器CBL。在一個實例中，位元線BL處的MLC 125的電壓可以對應於設定或程式化的電阻Rcell的比率降低。類似地，所選擇的參考電路250的電壓可以對應於所選擇的參考電路250的預定電阻的比率降低。在一種方法中，感測控制器210可充電或設定MLC 125及所選擇的參考電路250以具有相同的電壓。在預定時間段(例如，10奈秒)之後，位元線BL處的MLC 125的電壓及所選擇的參考電路250的電壓可不同，此是因為MLC 125及所選擇的參考電路250具有不同的放電率。在預定時間段之後，感測放大器240可偵測位元線BL處的MLC 125的電壓與所選擇的參考電路250的電壓中的不同，且根據偵測到的不同來生成輸出訊號。舉例而言，回應於MLC 125的電壓(例如，400毫伏)高於所選擇的參考電路250的電壓(例如，300毫伏)，MLC 125可生成具有0伏或邏輯[0]的輸出訊號。相反，回應於MLC 125的電壓(例如，300毫伏)低於所選擇的參考電路250的電壓(例如，400毫伏)，MLC 125可生成具有VDD或邏輯值[1]的輸出訊號。
在一些實施例中，感測控制器210為對感測裝置205的一或多個組件進行架構以執行一系列並聯感測操作從而根據來自感測放大器240A至感測放大器240C的輸出來判定由MLC 125儲存的資料的多個位元的電路。感測控制器210可實施為數位邏輯電路或狀態機。在其他實施例中，感測控制器210可由執行感測控制器210的類似功能的其他組件替換。在一個架構中，感測控制器210包含耦合至感測放大器240A至感測放大器240C的輸出埠OutA、輸出埠OutB、輸出埠OutC的輸入埠。另外，感測控制 器210包含耦合至多工器220A至多工器220C的控制埠的一或多個輸出埠，以提供用於一或多個參考電路250的控制訊號。在此架構中，感測控制器210可經由感測放大器240A至感測放大器240C執行第一並聯感測操作以判定由MLC 125儲存的資料的多個位元的一或多個位元(例如，MSB)的值(或多個值)。另外，感測控制器210可至少部分地基於藉由第一並聯感測操作所判定的資料的多個位元的一或多個位元(例如，MSB)而經由感測放大器240A至感測放大器240C執行第二並聯感測操作以判定由MLC 125儲存的資料的多個位元的一或多個位元(例如，LSB)的值(或多個值)。舉例而言，假設MLC 125可儲存4位元資料[YYXX]，則感測控制器210可經由感測放大器240A至感測放大器240C執行第一並聯感測以判定兩個MSB[YY]的值。隨後，根據MSB[YY]，感測控制器210可經由感測放大器240A至感測放大器240C執行第二並聯感測以判定兩個LSB[XX]的值。
在一些實施例中，為執行並聯感測操作，感測控制器210可對多工器220A至多工器220C中的每一者進行架構以自參考電路250的對應子組選擇預定參考電路，且根據所選擇的參考電路來判定由MLC 125儲存的資料的一或多個位元(例如，MSB)。在一種方法中，感測控制器210對多工器220A至多工器220C進行架構以選擇具有預定或預指定參考電阻(例如，第3 Rref、第7 Rref、第11 Rref)的參考電路250AA、參考電路250BA、參考電路250CA以用於判定一或多個位元(例如，MSB)。在一個實例中，參考電阻第3 Rref、參考電阻第7 Rref、參考電阻第11 Rref經預定或指定以用於判定多個位元的前兩個位元(例如，[YYXX]的 [YY])。舉例而言，儲存[0000]、[0001]、[0010]、[0011]中的任一者的MLC 125具有低於參考電阻第3 Rref的電阻；儲存[0100]、[0101]、[0110]、[0111]中的任一者的MLC 125具有在參考電阻第3 Rref與參考電阻第7 Rref之間的電阻；儲存[1000]、[1001]、[1010]、[1011]中的任一者的MLC 125具有在參考電阻第7 Rref與參考電阻第11 Rref之間的電阻；且儲存[1100]、[1101]、[1110]、[1111]中的任一者的MLC 125具有大於參考電阻第11 Rref的電阻。在第一時間段期間，感測放大器240A、感測放大器240B、感測放大器240C可將MLC 125的特性(例如，放電率)與所選擇的參考電路(例如，250AA、250BA、250CA)的特性(例如，放電率)進行比較，且根據比較來判定由MLC 125儲存的資料的多個位元的一或多個位元(例如，MSB)的值(或多個值)。
在一個實例中，小於參考電路250AA的放電率的放電率對應於由MLC 125儲存的資料的[00XX]；在i)具有參考電阻第3 Rref的參考電路250AA的放電率與ii)具有參考電阻第7 Rref的參考電路250BA的放電率之間的放電率對應於由MLC 125儲存的資料的[01XX]；在i)參考電路250BA的放電率與ii)具有參考電阻第11 Rref的參考電路250CA的放電率之間的放電率對應於由MLC 125儲存的資料的[10XX]；且高於參考電路250CA的放電率的放電率對應於由MLC 125儲存的資料的[11XX]。在此實例中，感測控制器210可根據來自感測放大器240A至感測放大器240C的輸出OutA、輸出OutB、輸出OutC來判定前兩個MSB。舉例而言，若輸出OutA、輸出OutB、輸出OutC為呈溫度計碼(thermometer code)的[110](對應於如數字『1』所指示的十進位表示中的『2』)， 則感測控制器210可判定MLC 125的放電率高於參考電路250AA、參考電路250BA的放電率，但低於參考電路250CA的放電率。因此，感測控制器210可判定MLC 125的前兩個MSB為呈二進位碼的[10](對應於在十進位表示中的『2』)。
在一些實施例中，為執行後續並聯感測，感測控制器210可經由先前的並聯感測來根據所判定的一或多個位元自不同組參考電路中的每一者選擇參考電路，且在第二時間段期間使多工器220A至多工器220C將所選擇的參考電路電耦合至對應感測放大器240A至感測放大器240C。舉例而言，回應於在先前的感測期間判定的兩個位元的[00]，選擇分別具有電阻第0 Rref、電阻第1 Rref、電阻第2 Rref的參考電路250AB、參考電路250BB、參考電路250CB以判定來自[00XX]的後續兩個位元[XX]的值；回應於在先前的感測期間判定的兩個位元的[01]，選擇分別具有電阻第4 Rref、電阻第5 Rref、電阻第6 Rref的參考電路250AC、參考電路250BC、參考電路250CC以判定來自[01XX]的後續兩個位元[XX]；回應於在先前的感測期間判定的兩個位元的[10]，選擇分別具有電阻第8 Rref、電阻第9 Rref、電阻第10 Rref的參考電路250AD、參考電路250BD、參考電路250CD以判定來自[10XX]的後續兩個位元[XX]；且回應於在先前的感測期間判定的兩個位元的[11]，選擇分別具有參考電阻第12 Rref、參考電阻第13 Rref、參考電阻第14 Rref的參考電路250AE、參考電路250BE、參考電路250CE以判定來自[11XX]的後續兩個位元[XX]。舉例而言，假設經由先前的並聯感測判定的兩個位元為[10]，則感測控制器210選擇與[10]相關聯的具有參考電阻第8 Rref、參考電阻第9 Rref、參考 電阻第10 Rref的參考電路250AD、參考電路250BD、參考電路250CD以用於判定[10XX]的後續位元[XX]。隨後，在第二時間段期間，感測控制器210生成一或多個控制訊號以對多工器220A、多工器220B、多工器220C進行架構從而分別將所選擇的參考電路250AD、參考電路250BD、參考電路250CD電耦合至感測放大器240A、感測放大器240B、感測放大器240C。感測放大器240A至感測放大器240C可在第二時間段期間將所選擇的參考電路的特性與MLC 125的特性進行比較。感測控制器210可在第二時間段期間根據來自感測放大器240A至感測放大器240C的輸出以與判定資料的多個位元的一或多個位元(例如，MSB)類似的方式來判定由MLC 125儲存的資料的多個位元的一或多個位元(例如，LSB)。
有利的是，本文中所揭露的一系列並聯感測操作允許以面積及時間有效的方式感測由MLC 125儲存的資料的多個位元。舉例而言，經由單個感測放大器進行的串聯感測允許積體電路的面積減小，但可能耗費很長時間。同時，經由多個感測放大器進行的並聯感測允許以時間有效的方式進行感測，但多個感測放大器可消耗積體電路的較大面積。藉由基於第一並聯感測操作而經由第一並聯感測操作判定由MLC 125儲存的資料的多個位元(例如，[YYXX]的[YY])的一或多個位元(例如，MSB)的值(或多個值)且經由第二並聯感測操作判定由MLC 125儲存的資料的多個位元(例如，[YYXX]的[XX])的一或多個位元(例如，LSB)，與用於執行單個並聯感測操作的多個比較器相比，可實施更少數量的比較器。此外，與用於執行串聯感測操作的比較的速度相比， 可改良比較的速度。因此，可以面積及時間有效的方式讀取由MLC儲存的資料的多個位元。
圖3是根據一些實施例的執行並聯感測及串聯感測的實例時序圖300。舉例而言，假設MLC 125可具有16個預定電阻狀態中的一個以表示4位元資料。在一種方法中，為自MLC 125讀取所儲存的資料，MLC 125可執行一系列並聯感測操作。
對於第一並聯感測操作，在一種方法中，感測控制器210對多工器220A、多工器220B、多工器220C進行架構以選擇具有參考電阻第3 Rref、參考電阻第7 Rref以及參考電阻第11 Rref的預定參考電路250AA、參考電路250BA、參考電路250CA。在一個實例中，參考電阻第3 Rref、參考電阻第7 Rref、參考電阻第11 Rref經預定或指定以用於判定所儲存的資料的多個位元的前兩個位元(例如，[YYXX]的[YY])。在第一時間段期間，多工器220A可將參考電路250AA電耦合至感測放大器240A，多工器220B可將參考電路250BA電耦合至感測放大器240B，且同時多工器220C可將參考電路250CA電耦合至感測放大器240C。感測放大器240A、感測放大器240B、感測放大器240C可將MLC 125的特性(例如，電壓或放電率)與參考電路250AA、參考電路250BA、參考電路250CA的特性進行比較，且輸出例如呈溫度計碼的比較。舉例而言，若MLC 125的放電率高於參考電路250AA的放電率但低於參考電路250BA、參考電路250CA的放電率，則感測放大器240A、感測放大器240B、感測放大器240C可輸出[100]，此是因為MLC 125的電阻經判定為大於參考電阻第3 Rref，但低於參考電阻第7 Rref、參考電阻第11 Rref。感測控制器210可自感測放大器240A、 感測放大器240B、感測放大器240C接收輸出，且將呈溫度計碼的輸出解碼成2位元二進位表示，其可對應於由MLC 125儲存的資料的MSB。舉例而言，具有一個『1』的溫度計碼[100]可轉換為二進位表示[01]。
對於第二並聯感測操作，在一種方法中，感測控制器210根據在第一並聯感測操作中的一或多個所判定位元來為每一多工器選擇對應的參考電路。舉例而言，假設自第一並聯感測操作判定[01]，感測控制器210對多工器220A、多工器220B、多工器220C進行架構以選擇對應於所判定的位元[01]的參考電路250AC、參考電路250BC、參考電路250CC。參考電路250AC、參考電路250BC、參考電路250CC可分別具有參考電阻第4 Rref、參考電阻第5 Rref以及參考電阻第6 Rref。感測放大器240A、感測放大器240B、感測放大器240C可將MLC 125的特性(例如，電壓或放電率)與參考電路250AC、參考電路250BC、參考電路250CC的特性進行比較，且輸出例如呈溫度計碼的比較。舉例而言，若MLC 125的放電率高於參考電路250AC、參考電路250BC的放電率，但低於參考電路250CC的放電率，則感測放大器240A、感測放大器240B、感測放大器240C可輸出[110]。感測控制器210可自感測放大器240A、感測放大器240B、感測放大器240C接收輸出，且將呈溫度計碼的輸出解碼為2位元二進位表示，其可對應於由MLC 125儲存的資料的LSB。舉例而言，具有兩個『1』的溫度計碼[110]可轉換為二進位表示[10]。
圖4是根據一些實施例的讀取由多層級單元儲存的資料的多個位元的方法400的流程圖。方法400可藉由圖2的感測裝 置205執行。在一些實施例中，方法400藉由其他實體執行。在一些實施例中，方法400包含比圖4中所展示更多、更少或不同的操作。
在操作410中，在第一時間段期間，感測裝置205經由具有參考電路(例如，參考電路250AA、參考電路250BA、參考電路250CA)的感測放大器(例如，感測放大器240A至感測放大器240C)執行第一並聯感測操作。在一種方法中，感測放大器(例如，感測放大器240A至感測放大器240C)同時在第一時間段期間將記憶胞(例如，MLC 125)的特性(例如，電阻、放電率、電壓等)與參考電路(例如，參考電路250AA、參考電路250BA、參考電路250CA)的特性進行比較，且判定由記憶胞(例如，MLC 125)儲存的資料的多個位元的一或多個位元(例如，MSB)的值(或多個值)。
在一種方法中，操作410包含操作412、操作414。在操作412中，感測控制器(例如，感測控制器210)自一組參考電路(例如，參考電路250AA至參考電路250AE、參考電路250BA至參考電路250BE、參考電路250CA至參考電路250CE)選擇參考電路(例如，參考電路250AA、參考電路250BA、參考電路250CA)。在一個態樣中，所述組參考電路250的每一子組與多工器(例如，多工器220A、多工器220B、多工器220C)中的對應一者相關聯。舉例而言，參考電路250AA至參考電路250AE與多工器220A相關聯，參考電路250BA至參考電路250BE與多工器220B相關聯，且參考電路250CA至參考電路250CE與多工器220C相關聯。在操作412中，感測控制器(例如，感測控制器210)可 自所述組參考電路250的子組中的每一者選擇預定參考電路(例如，參考電路250AA、參考電路250BA、參考電路250CA)。在第一時間段期間，感測控制器(例如，感測控制器210)可生成一或多個控制訊號以對多工器220A至多工器220C進行架構從而分別將所選擇的參考電路(例如，參考電路250AA、參考電路250BA、參考電路250CA)電耦合至對應的感測放大器240A至感測放大器240C。
在操作414中，感測控制器(例如，感測控制器210)根據參考電路(例如，參考電路250AA、參考電路250BA、參考電路250CA)來判定由記憶胞(例如，MLC 125)儲存的資料的多個位元的一或多個位元(例如，MSB)的值(或多個值)。在一種方法中，多工器220A至多工器220C可根據來自感測控制器(例如，210)的控制訊號分別將所選擇的參考電路(例如，參考電路250AA、參考電路250BA、參考電路250CA)電耦合至感測放大器(例如，感測放大器240A至感測放大器240C)。感測放大器(例如，感測放大器240A至感測放大器240C)可在第一時間段期間將記憶胞(例如，MLC 125)的特性(例如，電阻、放電率、電壓等)與參考電路(例如，參考電路250AA、參考電路250BA、參考電路250CA)的特性進行比較，且根據比較來生成輸出。在一個實例中，感測放大器(例如，感測放大器240A至感測放大器240C)的輸出用溫度計碼表示。感測控制器(例如，感測控制器210)可接收感測放大器(例如，感測放大器240A至感測放大器240C)的呈溫度計碼的輸出，且將接收到的輸出轉換為二進位表示。舉例而言，若輸出OutA、輸出OutB、輸出OutC為呈溫度計 碼的[110]，則感測控制器(例如，感測控制器210)可判定MLC 125的放電率高於參考電路250AA、參考電路250BA的放電率，但低於參考電路250CA的放電率。因此，感測控制器210可對應於具有兩個『1』的溫度計碼[110]而判定MLC 125的前兩個MSB為呈二進位碼的[10]。
在操作430中，感測裝置205在第二時間段期間經由感測放大器(例如，感測放大器240A至感測放大器240C)用不同的參考電路(例如，參考電路250AD、參考電路250BD、參考電路250CD)執行第二並聯感測操作。在一種方法中，根據操作410中的一或多個所判定位元的值(或多個值)選擇不同的參考電路(例如，參考電路250)。感測放大器(例如，感測放大器240A至感測放大器240C)可同時在第二時間段期間將記憶胞(例如，MLC 125)的特性與不同的參考電路(例如，參考電路250AA、參考電路250BA、參考電路250CA)的特性進行比較，且判定由記憶胞(例如，MLC 125)儲存的資料的多個位元的一或多個位元(例如，LSB)。
在一種方法中，操作430包含操作432、操作434。在操作432中，感測控制器(例如，感測控制器210)根據操作410中的一或多個所判定位元自一組參考電路(例如，參考電路250AA至參考電路250AE、參考電路250BA至參考電路250BE、參考電路250CA至參考電路250CE)選擇不同的參考電路(例如，參考電路250AD、參考電路250BD、參考電路250CD)。舉例而言，分別具有電阻第0 Rref、電阻第1 Rref、電阻第2 Rref的參考電路250AB、參考電路250BB、參考電路250CB對應於在先前的感測 期間所判定的兩個位元的[00]；分別具有電阻第4 Rref、電阻第5 Rref、電阻第6 Rref的參考電路250AC、參考電路250BC、參考電路250CC對應於在先前的感測期間所判定的兩個位元的[01]；分別具有電阻第8 Rref、電阻第9 Rref、電阻第10 Rref的參考電路250AD、參考電路250BD、參考電路250CD對應於在先前的感測期間所判定的兩個位元的[10]；且分別具有電阻第12 Rref、電阻第13 Rref、電阻第14 Rref的參考電路250AE、參考電路250BE、參考電路250CE對應於在先前的感測期間所判定的兩個位元的[11]。舉例而言，假設在操作410中所判定的兩個位元為[10]，感測控制器210選擇參考電路250AD、參考電路250BD、參考電路250CD。
在操作434中，感測控制器(例如，感測控制器210)根據不同的參考電路來判定由記憶胞儲存的資料的多個位元的額外一或多個位元。在一種方法中，多工器220A至多工器220C可分別將在操作432中所選擇的參考電路(例如，參考電路250AD、參考電路250BD、參考電路250CD)電耦合至感測放大器(例如，感測放大器240A至感測放大器240C)。感測放大器(例如，感測放大器240A至感測放大器240C)可在第二時間段期間將記憶胞(例如，MLC 125)的特性(例如，電阻、放電率、電壓等)與參考電路(例如，參考電路250AD、參考電路250BD、參考電路250CD)的特性進行比較，且根據比較來生成輸出。感測控制器(例如，感測控制器210)可接收感測放大器(例如，感測放大器240A至感測放大器240C)的呈溫度計碼的輸出，且將接收到的輸出轉換為二進位表示。在一個態樣中，在操作434中所判定的一或多 個位元對應於由記憶胞(例如，MLC 125)儲存的資料的多個位元的LSB。
有利的是，本文中所揭露的一系列並聯感測操作允許以面積及時間有效的方式感測由MLC 125儲存的資料的多個位元。舉例而言，經由單個感測放大器進行的串聯感測允許積體電路的面積減小，但可能耗費很長時間。同時，經由多個感測放大器進行的並聯感測允許以時間有效的方式進行感測，但多個感測放大器可消耗積體電路的較大面積。藉由基於第一並聯感測操作而經由第一並聯感測操作判定由MLC儲存的資料的多個位元的一或多個位元(例如，MSB)及經由第二並聯感測操作判定由MLC 125儲存的資料的多個位元的一或多個位元(例如，LSB)，與用於執行單個並聯感測操作的多個比較器相比，可實施更少數量的比較器。此外，與用於執行串聯感測操作的比較的速度相比，可改良比較的速度。因此，可以面積及時間有效的方式讀取由MLC儲存的資料的多個位元。
現參看圖5，展示根據本發明的一些實施例的計算系統500的實例方塊圖。計算系統500可藉由電路或佈局設計器使用以用於積體電路設計。如本文中所使用的「電路」為電氣組件的內連線，所述電氣組件諸如電阻器、電晶體、開關、電池、電感器或經架構以用於實施所要功能性的其他類型的半導體裝置。計算系統500包含與記憶體裝置510相關聯的主機裝置505。主機裝置505可經架構以自一或多個輸入裝置515接收輸入且將輸出提供至一或多個輸出裝置520。主機裝置505可經架構以分別經由適當介面525A、介面525B以及介面525C與記憶體裝置510、輸入裝 置515以及輸出裝置520通信。計算系統500可實施於多種計算裝置中，所述計算裝置諸如電腦(例如，桌上型電腦、膝上型電腦、伺服器、資料中心等)、平板電腦、個人數位助理、行動裝置、其他手持型或攜帶型裝置或適合於使用主機裝置505來執行示意性設計及/或佈局設計的任何其他計算單元。
輸入裝置515可包含多種輸入技術中的任一者，所述輸入技術諸如鍵盤、觸控筆、觸控螢幕、滑鼠、軌跡球(track ball)、小鍵盤、麥克風、語音辨識、運動辨識(motion recognition)、遠端控制器、輸入埠、一或多個按鈕、撥號盤、操縱桿以及與主機裝置505相關聯且允許諸如使用者(例如，電路或佈局設計器)的外部源將資訊(例如，資料)鍵入至主機裝置中且將指令發送至主機裝置的任何其他輸入周邊裝置。類似地，輸出裝置520可包含多種輸出技術，諸如外部記憶體、印表機、揚聲器、顯示器、麥克風、發光二極體、頭戴式耳機、視訊裝置以及經架構以自主機裝置505接收資訊(例如，資料)的任何其他輸出周邊裝置。輸入至主機裝置505中及/或自主機裝置輸出的「資料」可包含多種文本資料、電路資料、訊號資料、半導體裝置資料、圖形資料、其組合或適用於使用計算系統500處理的其他類型的類比及/或數位資料中的任一者。
主機裝置505包含諸如中央處理單元(Central Processing Unit；「CPU」)核心530A至中央處理單元核心530N的一或多個處理單元/處理器或與所述一或多個處理單元/處理器相關聯。CPU核心530A至CPU核心530N可實施為專用積體電路(Application Specific Integrated Circuit；「ASIC」)、現場可程式閘陣列(Field Programmable Gate Array；「FPGA」)或任何其他類型的處理單元。CPU核心530A至CPU核心530N中的每一者可經架構以執行指令以用於運行主機裝置505的一或多個應用程序。在一些實施例中，用以運行一或多個應用程序的指令及資料可儲存於記憶體裝置510內。主機裝置505亦可經架構以將運行一或多個應用程序的結果儲存在記憶體裝置510內。因此，主機裝置505可經架構以請求記憶體裝置510來執行多種操作。舉例而言，主機裝置505可請求記憶體裝置510讀取資料、寫入資料、更新或刪除資料及/或執行管理或其他操作。主機裝置505可經架構以運行的一個此類應用程序可為標準單元應用程序535。標準單元應用程序535可為可由主機裝置505的使用者用來使用、創建或修改電路的標準單元的電腦輔助設計或電子設計自動化軟體套件的部分。在一些實施例中，用以執行或運行標準單元應用程序535的指令可儲存於記憶體裝置510內。標準單元應用程序535可藉由CPU核心530A至CPU核心530N中的一或多者使用與來自記憶體裝置510的標準單元應用程序相關聯的指令來執行。在一個實例中，標準單元應用程序535允許使用者利用記憶體裝置100或記憶體裝置100的一部分的預先產生的示意圖及/或佈局設計來輔助積體電路設計。在積體電路的佈局設計完成之後，可根據佈局設計藉由製造設施來製造例如包含記憶體裝置100或記憶體裝置100的一部分的多個積體電路。
仍參看圖5，記憶體裝置510包含經架構以自記憶陣列545讀取資料或將資料寫入至記憶陣列545的記憶體控制器540。記憶陣列545可包含多種揮發性及/或非揮發性記憶體。舉例而 言，在一些實施例中，記憶陣列545可包含NAND快閃記憶體核心。在其他實施例中，記憶陣列545可包含NOR快閃記憶體核心、靜態隨機存取記憶體(Static Random Access Memory；SRAM)核心、動態隨機存取記憶體(Dynamic Random Access Memory；DRAM)核心、磁電阻隨機存取記憶體(Magnetoresistive Random Access Memory；MRAM)核心、相變記憶體(Phase Change Memory；PCM)核心、電阻式隨機存取記憶體(Resistive Random Access Memory；ReRAM)核心、3D XPoint記憶體核心、鐵電式隨機存取記憶體(ferroelectric random-access memory；FeRAM)核心以及適合於在記憶陣列內使用的其他類型的記憶體核心。記憶陣列545內的記憶體可個別地及獨立地藉由記憶體控制器540控制。換言之，記憶體控制器540可經架構以個別地及獨立地與記憶陣列545內的每一記憶體通信。藉由與記憶陣列545通信，記憶體控制器540可經架構以回應於自主機裝置505接收到的指令而自記憶陣列讀取資料或將資料寫入至記憶陣列。儘管展示為記憶體裝置510的部分，但在一些實施例中，記憶體控制器540可為主機裝置505的部分或計算系統500的另一組件的部分且與記憶體裝置相關聯。記憶體控制器540可實施為軟體、硬體、韌體或其組合中的邏輯電路以執行本文中所描述的功能。舉例而言，在一些實施例中，記憶體控制器540可經架構以在自主機裝置505接收請求後檢索儲存於記憶體裝置510的記憶陣列545中的與標準單元應用程序535相關聯的指令。
應理解，圖5中展示且描述計算系統500的僅一些組件。然而，計算系統500可包含諸如各種電池及電源、網路連接介面、 路由器、開關、外部記憶體系統、控制器等的其他組件。一般言之，計算系統500可包含執行本文中所描述功能中所需的或認為合乎需要的多種硬體、軟件及/或韌體組件中的任一者。類似地，主機裝置505、輸入裝置515、輸出裝置520以及包含記憶體控制器540及記憶陣列545的記憶體裝置510可包含執行本文中所描述的功能中認為必要或合乎需要的其他硬體、軟體及/或韌體組件。
本說明書的一個實施態樣涉及記憶體裝置。在一些實施例中，記憶體裝置包含儲存資料的多個位元的多層級單元。在一些實施例中，記憶體裝置包含耦合至多層級單元的感測裝置。在一些實施例中，感測裝置包含具有耦合至多層級單元的第一輸入埠的第一感測放大器。在一些實施例中，感測裝置包含耦合至第一感測放大器的第二輸入埠的第一多工器。在一些實施例中，感測裝置包含具有耦合至多層級單元的第一輸入埠的第二感測放大器。在一些實施例中，感測裝置包含耦合至第二感測放大器的第二輸入埠的第二多工器。
在一些實施例中，第一多工器耦合至第一組參考電路，且其中第二多工器耦合至第二組參考電路。在一些實施例中，第一多工器在第一時間段期間將第一組參考電路中的一者電耦合至第一感測放大器的第二輸入埠，且其中第二多工器在第一時間段期間將第二組參考電路中的一者電耦合至第二感測放大器的第二輸入埠。在一些實施例中，第一感測放大器在第一時間段期間將多層級單元的特性與第一組參考電路中的一者的第一參考特性進行比較，且第二感測放大器在第一時間段期間將多層級單元的特性與第二組參考電路中的一者的第二參考特性進行比較。在一些 實施例中，記憶體裝置更包括感測控制器，耦合至第一感測放大器及第二感測放大器，感測控制器將至少部分地基於來自在第一時間段期間第一感測放大器與第二感測放大器的比較而判定由多層級單元儲存的資料的多個位元的一或多個位元。在一些實施例中，感測控制器根據資料的多個位元的一或多個位元來選擇第一組參考電路中的另一者及第二組參考電路中的另一者，且根據選擇來架構第一多工器及第二多工器。在一些實施例中，第一多工器在第二時間段期間將第一組參考電路中的另一者電耦合至第一感測放大器的第二輸入埠，其中第二多工器在第二時間段期間將第二組參考電路中的另一者電耦合至第二感測放大器的第二輸入埠。在一些實施例中，第一感測放大器在第二時間段期間將多層級單元的特性與第一組參考電路中的另一者的第三參考特性進行比較，且第二感測放大器在第二時間段期間將多層級單元的特性與第二組參考電路中的另一者的第四參考特性進行比較。在一些實施例中，感測控制器至少部分地基於來自在第二時間段期間第一感測放大器與第二感測放大器的比較而判定由多層級單元儲存的資料的多個位元的額外一或多個位元。
本說明書的一個實施態樣涉及記憶體裝置。在一些實施例中，記憶體裝置包含儲存資料的多個位元的多層級單元。在一些實施例中，記憶體裝置包含耦合至多層級單元的感測裝置。在一些實施例中，感測裝置包含一組感測放大器，所述組感測放大器中的每一者包含第一輸入埠及第二輸入埠，第一輸入埠耦合至多層級單元。在一些實施例中，感測裝置包含一組參考電路及一組多工器。所述組多工器中的每一者可耦合於所述組感測放大器 中的對應一者的第二輸入埠與所述組參考電路的對應子組之間。
在一些實施例中，所述組多工器的第一多工器在第一時間段期間將所述組參考電路的第一子組中的一者電耦合至所述組感測放大器的第一感測放大器，且其中所述組多工器的第二多工器在第一時間段期間將所述組參考電路的第二子組中的一者電耦合至所述組感測放大器的第二感測放大器。在一些實施例中，第一感測放大器在第一時間段期間將多層級單元的特性與所述組參考電路的第一子組中的一者的第一參考特性進行比較，且第二感測放大器在第一時間段期間將多層級單元的特性與所述組參考電路的第二子組中的一者的第二參考特性進行比較。在一些實施例中，記憶體裝置更包括：感測控制器，耦合至所述組感測放大器，感測控制器至少部分地基於來自在第一時間段期間第一感測放大器與第二感測放大器的比較而判定由多層級單元儲存的資料的多個位元的一或多個位元。在一些實施例中，所述感測控制器根據資料的多個位元的一或多個位元來選擇所述組參考電路的第一子組中的另一者及所述組參考電路的第二子組中的另一者，且根據選擇來架構第一多工器及第二多工器。在一些實施例中，第一多工器在第二時間段期間將所述組參考電路的第一子組中的另一者電耦合至第一感測放大器的第二輸入埠，其中第二多工器在第二時間段期間將所述組參考電路的第二子組中的另一者電耦合至第二感測放大器的第二輸入埠。在一些實施例中，第一感測放大器在第二時間段期間將多層級單元的特性與所述組參考電路的第一子組中的另一者的第三參考特性進行比較，且第二感測放大器在第二時間段期間將多層級單元的特性與所述組參考電路的第二子 組中的另一者的第四參考特性進行比較。在一些實施例中，感測控制器至少部分地基於來自在第二時間段期間第一感測放大器與第二感測放大器的比較而判定由多層級單元儲存的資料的多個位元的額外一或多個位元。
本說明書的一個實施態樣涉及讀取由多層級單元儲存的資料的方法。在一些實施例中，所述方法包含自第一組參考電路選擇第一參考電路。在一些實施例中，所述方法包含自第二組參考電路選擇第二參考電路。在一些實施例中，所述方法包含至少部分地基於第一參考電路及第二參考電路而判定由多層級單元儲存的資料的多個位元的一或多個位元。在一些實施例中，所述方法包含根據所判定的一或多個位元自第一組參考電路選擇第三參考電路。在一些實施例中，所述方法包含根據所判定的一或多個位元自第二組參考電路選擇第四參考電路。在一些實施例中，所述方法包含至少部分地基於第三參考電路及第四參考電路而判定由多層級單元儲存的資料的多個位元的額外一或多個位元。
在一些實施例中，所述方法更包括以下步驟。在第一時間段期間藉由第一感測放大器來將多層級單元的特性與第一參考電路的第一參考特性進行比較，以及在第一時間段期間藉由第二感測放大器來將所述多層級單元的所述特性與所述第二參考電路的第二參考特性進行比較。至少部分地基於在第一時間段期間的比較而判定由多層級單元儲存的資料的多個位元的一或多個位元。在一些實施例中，所述方法更包括以下步驟。在第二時間段期間藉由第一感測放大器來將多層級單元的特性與第三參考電路的第三參考特性進行比較。在第二時間段期間藉由第二感測放大 器來將多層級單元的特性與第四參考電路的第四參考特性進行比較。以及至少部分地基於在第二時間段期間的比較而判定由多層級單元儲存的資料的多個位元的額外一或多個位元。
前文概述若干實施例的特徵，以使得本領域的技術人員可更佳地理解本發明的態樣。本領域的技術人員應理解，其可容易地使用本發明作為設計或修改用於進行本文中所引入的實施例的相同目的及/或達成相同優點的其他製程及結構的基礎。本領域的技術人員亦應認識到，這些等效構造並不脫離本發明的精神及範疇，且本領域的技術人員可在不脫離本發明的精神及範疇的情況下在本文中作出各種改變、替代以及更改。
400:方法
410,412,414,430,432,434:操作

Claims (10)

  1. 一種記憶體裝置，包括：多層級單元，儲存資料的多個位元；以及感測裝置，耦合至所述多層級單元，所述感測裝置包含：第一感測放大器，具有耦合至所述多層級單元的第一輸入埠，第一多工器，耦合至所述第一感測放大器的第二輸入埠，第二感測放大器，具有耦合至所述多層級單元的第一輸入埠，以及第二多工器，耦合至所述第二感測放大器的第二輸入埠。
  2. 如請求項1之記憶體裝置，其中所述第一多工器耦合至第一組參考電路，且其中所述第二多工器耦合至第二組參考電路。
  3. 如請求項2之記憶體裝置，其中所述第一多工器在第一時間段期間將所述第一組參考電路中的一者電耦合至所述第一感測放大器的所述第二輸入埠，且其中所述第二多工器在所述第一時間段期間將所述第二組參考電路中的一者電耦合至所述第二感測放大器的所述第二輸入埠。
  4. 如請求項3之記憶體裝置，其中所述第一感測放大器在所述第一時間段期間將所述多層級單元的特性與所述第一組參考電路中的所述一者的第一參考特性進行比較，且所述第二感測放大器在所述第一時間段期間將所述多層級單元的所述特性與所述第二組參考電路中的所述一者的第二參考特性進行比較。
  5. 如請求項4之記憶體裝置，更包括： 感測控制器，耦合至所述第一感測放大器及所述第二感測放大器，所述感測控制器將至少部分地基於來自在所述第一時間段期間所述第一感測放大器與所述第二感測放大器的所述比較而判定由所述多層級單元儲存的資料的所述多個位元的一或多個位元。
  6. 一種記憶體裝置，包括：多層級單元，儲存資料的多個位元；以及感測裝置，耦合至所述多層級單元，所述感測裝置包含：一組感測放大器，所述組感測放大器中的每一者包含第一輸入埠及第二輸入埠，所述第一輸入埠耦合至所述多層級單元，一組參考電路，以及一組多工器，所述組多工器中的每一者耦合於所述組感測放大器中的對應一者的所述第二輸入埠與所述組參考電路的對應子組之間。
  7. 如請求項6之記憶體裝置，其中所述組多工器的第一多工器在第一時間段期間將所述組參考電路的第一子組中的一者電耦合至所述組感測放大器的第一感測放大器，且其中所述組多工器的第二多工器在所述第一時間段期間將所述組參考電路的第二子組中的一者電耦合至所述組感測放大器的第二感測放大器。
  8. 一種記憶體裝置的讀取方法，包括：自第一組參考電路選擇第一參考電路；自第二組參考電路選擇第二參考電路；至少部分地基於所述第一參考電路及所述第二參考電路而判 定由多層級單元儲存的資料的多個位元的一或多個位元；根據所述經判定的一或多個位元來自所述第一組參考電路選擇第三參考電路；根據所述經判定的一或多個位元自所述第二組參考電路選擇第四參考電路；以及至少部分地基於所述第三參考電路及所述第四參考電路而判定由所述多層級單元儲存的資料的所述多個位元的額外一或多個位元。
  9. 如請求項8之方法，更包括：在第一時間段期間藉由第一感測放大器來將所述多層級單元的特性與所述第一參考電路的第一參考特性進行比較；以及在所述第一時間段期間藉由第二感測放大器來將所述多層級單元的所述特性與所述第二參考電路的第二參考特性進行比較，其中至少部分地基於在所述第一時間段期間的所述比較而判定由所述多層級單元儲存的資料的所述多個位元的所述一或多個位元。
  10. 如請求項9之方法，更包括：在第二時間段期間藉由所述第一感測放大器來將所述多層級單元的所述特性與所述第三參考電路的第三參考特性進行比較；在所述第二時間段期間藉由所述第二感測放大器來將所述多層級單元的所述特性與所述第四參考電路的第四參考特性進行比較，以及其中至少部分地基於在所述第二時間段期間的所述比較而判定由所述多層級單元儲存的資料的所述多個位元的所述額外一或 多個位元。
TW110110368A 2020-06-15 2021-03-23 記憶體裝置及其讀取方法 TWI773210B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/901,990 US11238906B2 (en) 2020-06-15 2020-06-15 Series of parallel sensing operations for multi-level cells
US16/901,990 2020-06-15

Publications (2)

Publication Number Publication Date
TW202201406A TW202201406A (zh) 2022-01-01
TWI773210B true TWI773210B (zh) 2022-08-01

Family

ID=77872088

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110110368A TWI773210B (zh) 2020-06-15 2021-03-23 記憶體裝置及其讀取方法

Country Status (3)

Country Link
US (3) US11238906B2 (zh)
CN (1) CN113470706B (zh)
TW (1) TWI773210B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11238906B2 (en) * 2020-06-15 2022-02-01 Taiwan Semiconductor Manufacturing Company Limited Series of parallel sensing operations for multi-level cells
KR20220028694A (ko) * 2020-08-31 2022-03-08 삼성전자주식회사 멀티 레벨 신호 수신기 및 이를 포함하는 메모리 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438546A (en) * 1994-06-02 1995-08-01 Intel Corporation Programmable redundancy scheme suitable for single-bit state and multibit state nonvolatile memories
TW464875B (en) * 1998-05-12 2001-11-21 Atmel Corp Method of reading out and/or sensing the contents of a target memory location and serial memory device for carrying out the method
US7457143B2 (en) * 2006-04-25 2008-11-25 Infineon Technologies Ag Memory device with shared reference and method
US8331166B2 (en) * 2011-02-28 2012-12-11 Infineon Techn. AG Method and system for reading from memory cells in a memory device
US9472245B2 (en) * 2013-12-31 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier and related method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0997913B1 (en) * 1998-10-29 2005-08-10 STMicroelectronics S.r.l. Method and circuit for testing virgin memory cells in a multilevel memory device
JP4259922B2 (ja) * 2002-07-30 2009-04-30 シャープ株式会社 半導体記憶装置
DE60317768T2 (de) * 2003-04-10 2008-11-27 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zum Auslesen einer nichtflüchtigen Speichervorrichtung und zugehörige Vorrichtung
US7821080B2 (en) * 2005-07-15 2010-10-26 Guobiao Zhang N-ary three-dimensional mask-programmable read-only memory
US7616481B2 (en) * 2005-12-28 2009-11-10 Sandisk Corporation Memories with alternate sensing techniques
US7349264B2 (en) * 2005-12-28 2008-03-25 Sandisk Corporation Alternate sensing techniques for non-volatile memories
US8027212B2 (en) * 2006-03-31 2011-09-27 Kristopher Chad Breen Method and apparatus for a dynamic semiconductor memory with compact sense amplifier circuit
US8817520B2 (en) * 2013-01-30 2014-08-26 Texas Instruments Incorporated Two capacitor self-referencing nonvolatile bitcell
US9147449B2 (en) * 2013-02-26 2015-09-29 Macronix International Co., Ltd. Reference and sensing with bit line stepping method of memory
US20190180173A1 (en) * 2017-12-11 2019-06-13 Gyrfalcon Technology Inc. Method and apparatus for using reference resistor in one-time programmable memory of an artificial intelligence integrated circuit
US10418124B1 (en) * 2018-02-23 2019-09-17 Arm Limited Bypass circuitry for memory applications
US10755780B2 (en) * 2018-03-16 2020-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory sense amplifier with precharge
US11238906B2 (en) * 2020-06-15 2022-02-01 Taiwan Semiconductor Manufacturing Company Limited Series of parallel sensing operations for multi-level cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438546A (en) * 1994-06-02 1995-08-01 Intel Corporation Programmable redundancy scheme suitable for single-bit state and multibit state nonvolatile memories
TW464875B (en) * 1998-05-12 2001-11-21 Atmel Corp Method of reading out and/or sensing the contents of a target memory location and serial memory device for carrying out the method
US7457143B2 (en) * 2006-04-25 2008-11-25 Infineon Technologies Ag Memory device with shared reference and method
US8331166B2 (en) * 2011-02-28 2012-12-11 Infineon Techn. AG Method and system for reading from memory cells in a memory device
US9472245B2 (en) * 2013-12-31 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier and related method

Also Published As

Publication number Publication date
CN113470706A (zh) 2021-10-01
US20220130435A1 (en) 2022-04-28
US20210390987A1 (en) 2021-12-16
US20230377614A1 (en) 2023-11-23
US11238906B2 (en) 2022-02-01
US11735235B2 (en) 2023-08-22
TW202201406A (zh) 2022-01-01
CN113470706B (zh) 2024-01-02

Similar Documents

Publication Publication Date Title
US20230377614A1 (en) Series of parallel sensing operations for multi-level cells
JP7471422B2 (ja) メモリセルの三状態プログラミング
US20060250872A1 (en) AC sensing for a resistive memory
US11657873B2 (en) Non-volatile static random access memory (nvSRAM) with multiple magnetic tunnel junction cells
US11488641B2 (en) Memory device including variable reference resistor and method of calibrating the variable reference resistor
CN113270123A (zh) 存储器装置
US20230386536A1 (en) Memory device with source line control
US20230005529A1 (en) Neuromorphic device and electronic device including the same
US11437092B2 (en) Systems and methods to store multi-level data
US8184469B2 (en) Stored multi-bit data characterized by multiple-dimensional memory states
TWI784515B (zh) 記憶體系統以及操作記憶體系統的方法
TWI757086B (zh) 存儲系統及操作存儲系統的方法
US11972826B2 (en) System and method for extending lifetime of memory device
TW202314701A (zh) 記憶體陣列
JP2023153736A (ja) メモリシステム及びメモリシステムの操作方法
TW202407694A (zh) 記憶體裝置及其操作方法