CN113270123A - 存储器装置 - Google Patents

存储器装置 Download PDF

Info

Publication number
CN113270123A
CN113270123A CN202110041068.4A CN202110041068A CN113270123A CN 113270123 A CN113270123 A CN 113270123A CN 202110041068 A CN202110041068 A CN 202110041068A CN 113270123 A CN113270123 A CN 113270123A
Authority
CN
China
Prior art keywords
voltage
memory
read
memory cells
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110041068.4A
Other languages
English (en)
Inventor
任都英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113270123A publication Critical patent/CN113270123A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/82—Solving problems relating to consistency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

提供了存储器装置。所述存储器装置包括：存储器单元阵列，包括连接到字线和位线的存储器单元。每个存储器单元包括开关元件和存储器元件，并且具有阈值电压在第一电压范围内的第一状态或阈值电压在比第一电压范围低的第二电压范围内的第二状态。存储器控制器被配置为：使用比第一电压范围的中值高的第一读取电压对存储器单元执行第一读取操作，将在第一读取操作期间截止的第一缺陷存储器单元编程到第一状态，使用比第二电压范围的中值低的第二读取电压对存储器单元执行第二读取操作，并且对在第二读取操作期间导通的第二缺陷存储器单元执行修复操作。

Description

存储器装置
本申请要求于2020年2月14日提交到韩国知识产权局的第10-2020-0018186号韩国专利申请的优先权的权益，该韩国专利申请的公开通过引用全部包含于此。
技术领域
本公开涉及存储器装置及其操作方法
背景技术
存储器装置可提供写入数据或删除数据的功能、或读取写入的数据的功能。存储器装置包括多个存储器单元，并且可通过控制每个存储器单元的阈值电压来对数据进行编程。存储器单元的阈值电压的分布可用于读取存储在存储器单元中的数据。
发明内容
本公开的一些实施例提供一种存储器装置，所述存储器装置通过感测由于各种因素引起的存储器单元的阈值电压的改变并在必要时执行刷新操作和/或修复操作而具有提高的可靠度。
根据本公开的一方面，一种存储器装置包括：存储器单元阵列，包括连接到多条字线和多条位线的多个存储器单元，其中，所述多个存储器单元中的每个包括彼此连接的开关元件和存储器元件，并且具有阈值电压在第一电压范围内的第一状态或阈值电压在比第一电压范围低的第二电压范围内的第二状态；和存储器控制器，被配置为：使用比第一电压范围的中值高的第一读取电压对所述多个存储器单元执行第一读取操作，将所述多个存储器单元中的在第一读取操作期间截止的第一缺陷存储器单元编程到第一状态，使用比第二电压范围的中值低的第二读取电压对所述多个存储器单元执行第二读取操作，并且对所述多个存储器单元中的在第二读取操作期间导通的第二缺陷存储器单元执行修复操作。
根据本公开的一方面，一种存储器装置包括：多个存储器单元，连接到多条字线和多条位线，所述多个存储器单元中的每个具有等于或低于编程操作的第一阈值电压且等于或高于编程操作的第二阈值电压的相应的阈值电压，其中，第二阈值电压低于第一阈值电压；和存储器控制器，被配置为：通过施加比第一阈值电压高的第一验证电压或比第二阈值电压低的第二验证电压中的至少一个来针对所述多个存储器单元之中的目标存储器单元执行验证操作，其中，存储器控制器被配置为：响应于目标存储器单元的相应的阈值电压高于第一验证电压，对目标存储器单元执行刷新操作，并且被配置为：响应于目标存储器单元的相应的阈值电压低于或等于第二验证电压，对目标存储器单元执行修复操作。
根据本公开的一方面，一种存储器装置包括：存储器单元阵列，包括连接到多条字线和多条位线的多个存储器单元，其中，所述多个存储器单元中的每个具有第一状态或第二状态，第一状态具有在第一电压范围内的第一阈值电压，第二状态具有在比第一电压范围低的第二电压范围内的第二阈值电压；和存储器控制器，被配置为：使用比第一电压范围的最大值高或比第二电压范围的最小值低的验证电压对所述多个存储器单元执行验证操作，并且使用等于或低于第一电压范围的最小值且等于或高于第二电压范围的最大值的读取电压对所述多个存储器单元执行读取操作，其中，存储器控制器被配置为在读取操作期间将第一位线电压施加到所述多条位线，并且在验证操作期间将与第一位线电压不同的第二位线电压施加到所述多条位线。
根据本公开的一方面，一种存储器装置的操作方法包括：通过多条字线及多条位线对多个存储器单元执行控制操作，所述多个存储器单元具有第一状态或第二状态，第一状态具有在第一电压范围内的第一阈值电压，第二状态具有在比第一电压范围低的第二电压范围内的第二阈值电压；响应于预定时间段过去，使用比第一电压范围的最大值高或比第二电压范围的最小值低的验证电压对所述多个存储器单元之中的至少一个目标存储器单元执行验证操作；和对所述多个存储器单元之中的缺陷存储器单元执行刷新操作或修复操作中的至少一个，缺陷存储器单元被确定为在验证操作期间具有比第一电压范围的最大值高或比第二电压范围的最小值低的相应的阈值电压。
附图说明
从下面的结合附图的详细描述，将更清楚地理解本公开的以上和其它方面、特征和优点，其中：
图1是示出根据本公开的示例实施例的存储器装置的框图；
图2是示出根据本公开的示例实施例的存储器单元的存储器单元阵列的示图；
图3和图4是示出根据本公开的示例实施例的存储器装置的框图；
图5是示出根据本公开的示例实施例的存储器装置的结构的示图；
图6和图7是示出根据本公开的示例实施例的存储器装置中的存储器单元的阈值电压的分布的示图；
图8A是提供用于描述根据本公开的示例实施例的存储器装置的操作的流程图；
图8B是示出根据本公开的示例实施例的存储器装置中的存储器单元的阈值电压的示例分布的示图；
图9和图10是提供用于描述根据本公开的示例实施例的存储器装置的操作的示图；
图11和图12是提供用于描述根据本公开的示例实施例的存储器装置的操作的示图；
图13至图14是示出根据本公开的示例实施例的存储器装置的示图；
图15和图16是提供用于描述根据本公开的示例实施例的存储器装置的操作的示图；
图17至图20是提供用于描述根据本公开的示例实施例的存储器装置的操作的示图；
图21至图24是提供用于描述根据本公开的示例实施例的存储器装置的操作的示图；以及
图25是示出根据本公开的示例实施例的包括存储器装置的移动系统的框图。
具体实施方式
在下文中，将参照附图描述本公开的优选实施例。
图1是示出根据本公开的示例实施例的存储器装置的框图。
根据示例实施例的存储器装置10可包括存储器控制器20和存储器单元阵列30。存储器控制器20可包括解码器电路21和22、读取/写入电路23、控制逻辑24等。存储器单元阵列30可包括多个存储器单元。
解码器电路21和22可包括通过字线WL连接到多个存储器单元的字线解码器21和通过位线BL连接到多个存储器单元的位线解码器22。字线解码器21、位线解码器22和读取/写入电路23的操作可由控制逻辑24控制。在一个示例实施例中，读取/写入电路23可包括编程电路、读出电路等，编程电路被配置为将数据记录在由字线解码器21和位线解码器22指定的至少一个选择的存储器单元中，读出电路从选择的存储器单元读取数据。
控制逻辑24可通过字线解码器21和位线解码器22确定包括在存储器单元阵列30中的多个存储器单元之中的选择的存储器单元。在编程操作、读取操作等期间，字线解码器21和位线解码器22可将与未选择的存储器单元的电压不同的电压输入到选择的存储器单元中。
在存储器装置10中，字线解码器21和位线解码器22可设置在存储器单元阵列30的下部。换句话说，存储器单元阵列30可堆叠在字线解码器21和位线解码器22的上部。使用这样的结构，可简化连接字线WL和字线解码器21以及位线BL和位线解码器22的布线设计。根据示例实施例，读取/写入电路23还可与字线解码器21和位线解码器22一起设置在存储器单元阵列30的下部。
图2是示出根据示例实施例的存储器单元的存储器单元阵列的示图。
基于图2，存储器单元阵列40可包括在第一方向(Y轴方向)上延伸的位线BL1至BLn、在第二方向(X轴方向)上延伸的字线LWL1至LWLm和UWL1至UWLm。第一方向和第二方向彼此交叉，并且作为示例，第一方向和第二方向可彼此垂直。如在此使用的，术语“第一”、“第二”等仅用于将一个元件、方向或状态与另一个元件、方向或状态区分开。
下存储器单元LMC可设置在位线BL1至BLn与字线LWL1至LWLm之间。下存储器单元LMC和上存储器单元UMC可具有相同的结构。
例如，下存储器单元LMC和上存储器单元UMC中的每个可具有开关元件SW和存储器元件ME。在一个示例实施例中，开关元件可包括PN结二极管、肖特基二极管和/或双向阈值开关OTS。同时，在一个示例实施例中，存储器元件ME可由包含硫族化物材料、超晶格等的相变材料形成。也就是说，存储器元件ME可包含可根据加热时间、温度等在非晶相与晶相之间发生相变的相变材料。
在存储器单元LMC和UMC中的每个中，存储器元件ME和开关元件SW可彼此串联连接。如在此使用的，连接表示电连接。存储器元件ME和开关元件SW的连接顺序可如图2中所示，或者可被修改。作为示例，与图2的实施例相反，存储器元件ME和开关元件SW可按顺序连接在字线LWL1至LWLm和UWL1至UWLm与位线BL1至BLn之间。
在图2中示出的示例实施例中，位线BL1至BLn在第三方向(Z轴方向)上设置在下存储器单元LMC与上存储器单元UMC之间，并且可由下存储器单元LMC和上存储器单元UMC共享。然而，这仅是示例，并且存储器单元阵列40的结构可被修改。作为示例，字线可设置在下存储器单元LMC与上存储器单元UMC之间，从而允许下存储器单元LMC和上存储器单元UMC共享字线。在这种情况下，下存储器单元LMC可连接到下位线，而上存储器单元UMC可连接到上位线。
图3和图4是示出根据示例实施例的存储器装置的框图。
参照图3，根据示例实施例的存储器装置50包括多个存储器层51和52，并且多个存储器层51和52可包括第一存储器层51和第二存储器层52。包括在第一存储器层51中的下存储器单元LMC可连接到下字线LWL，包括在第二存储器层52中的上存储器单元UMC可连接到上字线UWL。
上存储器单元UMC和下存储器单元LMC可共享位线BL。作为示例，上存储器单元UMC可连接到位线BL的上部，下存储器单元LMC可连接到位线BL的下部。不管如何共享位线BL，上存储器单元UMC和下存储器单元LMC可被独立地控制。例如，当位线解码器53选择第一位线BL1并且上字线解码器54选择第一上字线UWL1时，下字线解码器55可不选择第一下字线LWL1。因此，连接在第一位线BL1与第一上字线UWL1之间的上存储器单元UMC可被控制。
在图3中示出的示例实施例中，上字线UWL的数量被示出为与下字线LWL的数量相同，但不一定限于此。作为示例，上字线UWL的数量可比下字线LWL的数量高，因此，上存储器单元UMC的数量可比下存储器单元LMC的数量高，或反之亦然。
参照图4，根据示例实施例的存储器装置60可包括多个存储器层61至64。多个存储器层61至64可包括按顺序堆叠的第一存储器层61、第二存储器层62、第三存储器层63和第四存储器层64。在一个示例实施例中，包括在第一存储器层61和第三存储器层63中的奇数层存储器单元OMC可通过奇数字线OWL连接到奇数层字线解码器65。包括在第二存储器层62和第四存储器层64中的偶数层存储器单元EMC可通过偶数字线EWL连接到偶数层字线解码器66。然而，根据示例实施例，存储器层61至64可连接到不同的字线解码器。
在图4中示出的示例实施例中，位线BL可由奇数层存储器单元OMC和偶数层存储器单元EMC共享。位线BL可包括设置在第一存储器层61与第二存储器层62之间的下位线、以及设置在第三存储器层63与第四存储器层64之间的上位线。作为示例，设置在与存储器层61至64堆叠的方向垂直的平面上的同一位置中的下位线和上位线可彼此电连接。因此，当用位线解码器67选择位线BL中的一条时，下位线和上位线可被同时选择。然而，根据示例实施例，下位线和上位线可被电分离，并且可由不同的位线解码器独立地选择。
图5是示出根据示例实施例的存储器装置的结构的示图。
参照图5，存储器装置100可包括外围电路区域P和单元区域C，外围电路区域P具有形成在半导体基底110上的多个电路元件111A，单元区域C具有多个存储器单元130和150。单元区域C可包括在第一方向(Y轴方向)上延伸的多条位线140和在第二方向(X轴方向)上延伸的多条字线120和160。
作为示例，单元区域C可包括在第三方向(Z轴方向)上设置在位线140下面或位线140的下部中的下字线120以及设置在位线140上面或位线140的上部中的上字线160。下存储器单元130可设置在位线140与下字线120之间，上存储器单元150可设置在位线140与上字线160之间。
电路元件111A可在第一方向和第二方向中的至少一个方向上与元件隔离膜邻近，并且可通过元件触点113A连接到电路布线114A。电路元件111A可由层间绝缘层115覆盖。作为示例，图5中示出的电路元件111A可提供连接到下字线120的下字线解码器。
下字线120可连接到加热电极层121。在图5中示出的示例实施例中，加热电极层121被示出为连接到在第二方向上邻近的一对下存储器单元130，但仅是示例，因此不限于此。例如，下存储器单元130中的每个可连接到单个加热电极层121。同时，可在加热电极层121和下字线120的制造期间形成凹部117。
加热电极层121可通过下绝缘图案122彼此分离。绝缘间隔件123以及内绝缘层124和125可设置在加热电极层121中。下绝缘图案122、绝缘间隔件123以及内绝缘层124和125可由氧化硅、氮化硅等形成。
下存储器单元130中的每个可包括与加热电极层121接触的可变电阻层131、堆叠在可变电阻层131上的第一电极层132和选择元件层134、第二电极层136等。根据示例实施例，第一接口层133和第二接口层135可分别设置在选择元件层134与第一电极层132之间以及选择元件层134与第二电极层136之间。
可变电阻层131可由通过从加热电极层121传递的热而经受相变的材料形成。作为示例，可变电阻层131可包含Ge-Sb-Te(GST)、硫族化物材料等。可选地，可变电阻层131可由包含从Si、Ge、Sb、Te、Bi、In、Sn以及Se中选择的至少两种元素的材料形成。
选择元件层134可包含具有根据施加到其两端的电压的大小而变化的电阻的材料，并且可包含例如双向阈值开关(OTS)材料。OTS材料可包含硫族化物开关材料。在一个示例实施例中，选择元件层134可包含Si、Te、As、Ge、In或其组合，或者还包含氮。形成选择元件层134的材料不限于以上，并且可包含能够选择元件的各种材料的层。
上存储器单元150、加热电极层161和上字线160可设置在位线140的上部中。参照图5，加热电极层161连接到上字线160，并且加热电极层161可通过上绝缘图案162彼此分离。绝缘间隔件163以及内绝缘层164和165可设置在加热电极层161中。
上存储器单元150可具有与下存储器单元130的结构相同的结构。例如，上存储器单元150中的每个可包括与加热电极层161接触的可变电阻层151、堆叠在可变电阻层151上的第一电极层152和选择元件层154、第二电极层156等。根据示例实施例，第一接口层153和第二接口层155可分别设置在选择元件层154与第一电极层152之间以及选择元件层154与第二电极层156之间。
图6和图7是示出根据示例实施例的存储器装置中的存储器单元的阈值电压的分布的示图。
参照图6的第一曲线图200和第二曲线图210，存储器单元可具有第一状态S1和第二状态S2。作为示例，处于第一状态S1的存储器单元可具有第一电压范围内的阈值电压，处于第二状态S2的存储器单元可具有比第一电压范围低的第二电压范围内的阈值电压。在一个示例实施例中，第一状态S1是包括在存储器单元的存储器元件中的相变材料具有非晶相的状态，并且可被定义为复位状态。另外，第二状态S2表示包括在存储器单元的存储器元件中的相变材料具有晶相的状态，并且可被定义为置位状态。
作为示例，存储器单元可通过编程操作具有第一状态S1或第二状态S2。编程操作可包括：将包括在存储器单元中的相变材料设置为非晶相的第一编程操作、以及将包括在存储器单元中的相变材料设置为晶相的第二编程操作。存储器单元可通过第一编程操作被设置为处于第一状态S1，并且可通过第二编程操作被设置为处于第二状态S2。
当处于第一状态S1的存储器单元的阈值电压范围的最大值表示第一阈值电压并且处于第二状态S2的存储器单元的阈值电压范围的最小值表示第二阈值电压时，存储器单元的阈值电压通过编程操作可具有等于或低于第一阈值电压并且等于或高于第二阈值电压的大小。作为示例，第一阈值电压可以是已经启动第一编程操作的存储器单元可具有的阈值电压的最大值，第二阈值电压可以是已经启动第二编程操作的存储器单元可具有的阈值电压的最小值。
参照图6的第一曲线图200，处于第一状态S1的存储器单元的阈值电压可具有随着时间流逝而改变成第二分布203的第一分布201，而处于第二状态S2的存储器单元的阈值电压可具有随着时间流逝而改变成第二分布204的第一分布202。存储器单元中展现的阈值电压的改变可通过存储器单元中发生的漂移等而产生。
参照图6的第二曲线图210，处于第一状态S1的存储器单元的阈值电压可具有随着时间流逝而改变成第二分布213的第一分布211。同时，处于第二状态S2的存储器单元的阈值电压可具有随着时间流逝而改变成第二分布214的第一分布212。特别地，当处于第一状态S1的存储器单元的阈值电压改变成第二分布213时，处于第一状态S1的存储器单元中的至少一个可能具有阈值电压可能增加到存储器控制器中的可感测的或期望的范围以外的问题。
为了解决这样的问题，本公开的示例实施例涉及以一个或多个或每隔预定时间段(例如，以周期性或非周期性方式)响应于从外部(例如，从存储器阵列外部的装置)递送的命令而对具有第一状态S1的存储器单元执行验证操作。作为示例，可通过将等于或高于通常在具有第一状态S1的存储器单元中展现的阈值电压的读取电压输入或施加到具有第一状态S1的存储器单元中来执行验证操作。针对在验证操作期间未导通的具有第一状态S1的存储器单元，可执行包括重新编程到第一状态S1的刷新操作和/或修复操作。
参照图7的第一曲线图220和第二曲线图230，存储器单元可具有第一状态S1和第二状态S2。第一状态S1和第二状态S2可基于参照图6描述的示例实施例来理解。
参照图7的第一曲线图220，处于第一状态S1的存储器单元的阈值电压可具有随着时间流逝而改变成第二分布223的第一分布221，而处于第二状态S2的存储器单元的阈值电压可具有随着时间流逝而改变成第二分布224的第一分布222。在图7的第一曲线图220中，处于第二状态S2的存储器单元中展现的阈值电压的改变可通过连续执行的受控操作(例如，编程操作、读取操作等)而产生。
参照图7的第二曲线图230，处于第一状态S1的存储器单元的阈值电压可具有随着时间流逝而改变成第二分布233的第一分布231。同时，处于第二状态S2的存储器单元的阈值电压可具有随着时间流逝而改变成第二分布234的第一分布232。当处于第二状态S2的存储器单元的阈值电压改变成第二分布234时，处于第二状态S2的存储器单元中的至少一个可能具有阈值电压可能降低到存储器控制器中的可感测的或期望的范围以下的问题。
为了解决这样的问题，本公开的示例实施例涉及以一个或多个或每隔预定时间段(例如，以周期性或非周期性方式)响应于从外部(例如，从外部装置)递送的命令而对处于第二状态S2的存储器单元执行验证操作。作为示例，可通过将等于或低于通常在处于第二状态S2的存储器单元中展现的阈值电压的读取电压输入或施加到处于第二状态S2的存储器单元中来执行验证操作。针对在验证操作期间已导通的处于第二状态S2的存储器单元，可执行涉及用冗余存储器单元进行替换的修复操作和/或涉及重新编程到第二状态S2的刷新操作。在一些实施例中，用冗余存储器单元替换存储器单元可包括更改一个或多个寻址操作。
图8A是提供用于描述根据示例实施例的存储器装置的操作的流程图。
参照图8A，存储器装置可启动操作(S10)。作为示例，存储器装置可连接到外部装置或主机(诸如，应用处理器、中央处理器、片上系统等)以启动操作，并且可响应于由外部主机递送的命令进行执行。
当存储器装置正在执行操作时，存储器控制器可确定预定周期是否到达(S11)。周期可以是预先保存在存储器装置中的时间段。可选地，存储器控制器对执行的编程操作和读取操作中的至少一个的数量进行计数，并且当计数的数量达到预定参考数量时确定周期已经到达。在S11中，当确定周期尚未到来时，存储器装置可继续操作(S10)。
在S11期间，当确定周期已经到达时，存储器控制器可执行验证操作(S12)。在S12中执行的验证操作可类似于读取操作。例如，存储器控制器可将比在普通读取操作期间输入的读取电压高的第一读取电压输入或施加到存储器单元之中的至少一个目标存储器单元中，并且将尚未通过第一读取电压导通且保持截止状态的目标存储器单元识别或确定为第一缺陷(或有缺陷的)存储器单元。此外，存储器控制器可将比普通读取电压低的第二读取电压输入或施加到至少一个目标存储器单元中，并且将已经通过第二读取电压导通的目标存储器单元识别或确定为第二缺陷(或有缺陷的)存储器单元。
存储器控制器可对第一缺陷存储器单元和第二缺陷存储器单元执行刷新操作、修复操作等(S13)。在下文中，将参照图8B更详细地描述验证操作。
图8B是示出存储器单元的阈值电压的示例分布的示图。参照图8B，存储器单元可具有第一状态S1和第二状态S2。处于第一状态S1的存储器单元可具有第一电压范围ΔVR1内的阈值电压，而处于第二状态S2的存储器单元可具有第二电压范围ΔVR2内的阈值电压。
验证操作可类似于读取操作，但可具有由存储器控制器输入或施加到存储器单元中的不同的电压。作为示例，在读取操作期间，具有包括在电压窗ΔVW中的大小的读取电压可被输入或施加到选择的存储器单元中。存储器控制器可确定尚未通过读取电压导通的选择的存储器单元处于第一状态S1，并且已经通过读取电压导通的选择的存储器单元处于第二状态S2。
在验证操作期间，具有在电压窗ΔVW外的大小的读取电压可被输入或施加。作为示例，存储器控制器可将比电压窗ΔVW高的第一读取电压输入或施加到验证操作的目标存储器单元中。在一个示例实施例中，第一读取电压可比第一电压范围ΔVR1的中值VM1高。当目标存储器单元未通过第一读取电压导通时，存储器控制器可将目标存储器单元重新编程到处于第一状态S1。
在一个示例实施例中，第一读取电压可比可由存储器控制器输入或施加到存储器单元的最大读取电压低，并且可以是至少0.8倍的最大读取电压。最大读取电压可比第一电压范围ΔVR1的最大值高。根据示例实施例，第一读取电压可以是比第一电压范围ΔVR1的最大值高的电压。
在验证操作期间，存储器控制器可将比电压窗ΔVW低的第二读取电压输入到验证操作的目标存储器单元中。作为示例，第二读取电压可比第二电压范围ΔVR2的中值VM2低。根据示例实施例，第二读取电压可以是比第二电压范围ΔVR2的最小值低的电压。当目标存储器单元通过第二读取电压被导通时，存储器控制器可执行涉及用冗余存储器单元替换目标存储器单元的修复操作。
在一个示例实施例中，第二读取电压可比可被输入或施加到存储器单元的最小读取电压高，并且可等于或小于1.2倍的最小读取电压。最小读取电压可比第二电压范围ΔVR2的最小值低。
图9和图10是提供用于描述根据示例实施例的存储器装置的操作的示图。
参照图9，本公开的示例实施例中的存储器装置可启动验证操作(S20)。当基于预定时间的周期到达和/或在存储器装置中执行的编程操作、读取操作等的数量达到预定数量时，可启动验证操作。也就是说，可响应于预定周期来执行验证操作，预定周期可包括预定时间和/或控制操作(例如，读取操作和/或编程操作)的预定数量。
一旦启动验证操作(S20)，则存储器装置的存储器控制器可将第一验证电压输入或施加到处于第一状态的存储器单元中(S21)。如先前所述，第一状态可以是存储器单元的存储器元件具有非晶相的状态。第一验证电压可以是通过连接到处于第一状态的存储器单元的字线和位线被施加或输入到处于第一状态的存储器单元中的电压。存储器控制器可确定处于第一状态的存储器单元之中是否存在具有比第一验证电压高的阈值电压的存储器单元(S22)。作为示例，存储器控制器可在S22期间确定是否存在未通过第一验证电压导通的存储器单元。因此，验证操作可被理解为使用第一验证电压作为读取电压的读取操作。
在S22期间，当确定不存在具有比第一验证电压高的阈值电压的存储器单元时，存储器控制器可终止验证操作。同时，当确定存在具有比第一验证电压高的阈值电压的存储器单元时，存储器控制器可对存储器单元执行刷新操作(S23)。作为示例，刷新操作可以是将存储器单元重新编程到处于第一状态的操作。
参照图10，存储器单元可包括处于第一状态的第一存储器单元MC1和处于第二状态的第二存储器单元MC2，第一存储器单元MC1和第二存储器单元MC2连接到位线BL1至BL4以及字线WL1至WL4。第一存储器单元MC1的阈值电压可比第二存储器单元MC2的阈值电压高。
在参照图9描述的示例实施例中，第一验证电压可仅被施加或输入到第一存储器单元MC1中。存储器控制器可确定存储器单元MC1之中的未通过第一验证电压导通的存储器单元是第一缺陷存储器单元FMC1。存储器控制器可对第一缺陷存储器单元FMC1执行刷新操作。
图11和图12是提供用于描述根据示例实施例的存储器装置的操作的示图。
参照图11，示例实施例中的存储器装置可启动验证操作(S30)。当基于预定时间的周期到达或者在存储器装置中执行的编程操作、读取操作等的数量达到预定数量时(即，以预定时间和/或在预定数量的操作之后)，可启动验证操作。
一旦启动验证操作，则存储器装置的存储器控制器可将第二验证电压施加或输入到具有第二状态的存储器单元中(S31)。如先前所述，第二状态可以是存储器单元的存储器元件具有晶相的状态。第二验证电压可以是通过连接到处于第二状态的存储器单元的字线和位线被施加或输入到处于第二状态的存储器单元中的电压。存储器控制器可确定处于第二状态的存储器单元之中是否存在具有比第二验证电压低的阈值电压的存储器单元(S32)。作为示例，存储器控制器可在S32中确定是否存在通过第二验证电压导通的存储器单元。因此，验证操作可被理解为使用第二验证电压作为读取电压的读取操作。
在S32中，当确定不存在具有比第二验证电压低的阈值电压的存储器单元时，存储器控制器可终止验证操作。同时，当确定存在具有比第二验证电压低或等于第二验证电压的阈值电压的存储器单元时，存储器控制器可对存储器单元执行修复操作(S33)。作为示例，修复操作可以是用冗余存储器单元替换存储器单元的操作。
参照图12，存储器单元可包括处于第一状态的第一存储器单元MC1和处于第二状态的第二存储器单元MC2，第一存储器单元MC1和第二存储器单元MC2连接到位线BL1至BL4以及字线WL1至WL4。第一存储器单元MC1的阈值电压可比第二存储器单元MC2的阈值电压高。
在参照图11描述的示例实施例中，第二验证电压可仅被施加或输入到第二存储器单元MC2中。存储器控制器可确定存储器单元MC2之中的通过第二验证电压导通的存储器单元是第二缺陷存储器单元FMC2。存储器控制器可对第二缺陷存储器单元FMC2执行修复操作。
图13至图14是示出根据示例实施例的存储器装置的示图。
参照图13，根据示例实施例的存储器装置300可包括存储器单元阵列310、位线充电电路320、位线选择电路330、字线选择电路340、字线充电电路350、感测放大器360等。存储器单元阵列包括存储器单元MC，并且存储器单元MC中的每个可包括开关元件SW和存储器元件ME。存储器单元MC可连接到位线BL1至BL4以及字线WL1至WL4。
位线充电电路320可通过位线选择电路330连接到位线BL1至BL4。位线选择电路330可确定位线BL1至BL4之中的选择的位线和未选择的位线。在编程操作、读取操作等的受控操作中，不同的电压可被施加或输入到选择的位线和未选择的位线中。施加或输入到选择的位线和未选择的位线中的电压可由位线充电电路320和位线选择电路330确定。
字线充电电路350可通过感测放大器360和字线选择电路340连接到字线WL1至WL4。字线选择电路340可确定字线WL1至WL4之中的选择的字线和未选择的字线。在编程操作、读取操作等的受控操作中，不同的电压可被施加或输入到选择的字线和未选择的字线中。施加或输入到选择的字线和未选择的字线中的电压可由字线充电电路350和字线选择电路340确定。
根据示例实施例的存储器装置300可执行读取操作和验证操作。验证操作涉及将与普通读取操作的电压不同的电压施加或输入到存储器单元MC中并确定存储器单元MC的阈值电压，并且可以以与读取操作类似的方式被执行。
参照图14，根据示例实施例的存储器装置400可包括存储器单元阵列410、第一解码器电路420、第二解码器电路430、感测放大器440等。在图14的示例实施例中仅示出了两条字线WL1和WL2以及四条位线BL1至BL4，但是其数量可变化(例如，可包括更少或更多的字线和位线)。存储器单元阵列410可包括连接到字线WL1和WL2以及位线BL1至BL4的存储器单元MC11至MC14以及存储器单元MC21至MC24。
第一解码器电路420连接到字线WL1和WL2，并且选择字线WL1和WL2中的一条作为用于读取操作的选择的字线并将字线电压输入或施加到选择的字线。作为示例，字线电压可以是负电压，位线电压可以是正电压。作为示例，用于输入或施加字线电压的电路可连接在第二开关元件GX与感测放大器440之间。第一解码器电路420还可包括电阻元件R1和电容性元件C11、C12、C21和C22。
字线WL1和WL2可连接到包括在第一解码器电路420中的至少一个开关元件。作为示例，第一字线WL1可通过第一开关元件LX和第二开关元件GX连接到感测放大器440。第二字线WL2可通过第一开关元件LX2和第二开关元件GX连接到感测放大器440。第一开关元件LX的栅极端子可被输入有控制信号LX1，第一开关元件LX2的栅极端子可被输入有控制信号LXL2，并且第二开关元件GX的栅极端子可被输入有控制信号GXL。
在图14中示出的示例实施例中，第一字线WL1和第二字线WL2可共享一个第二开关元件GX和一个感测放大器440。然而，根据示例实施例，第一字线WL1和第二字线WL2可连接到不同的第二开关元件GX和感测放大器440。
基于第二解码器电路430，位线BL1至BL4中的每条可连接到一对开关元件。作为示例，第一位线BL1可连接到第一选择的开关元件LYP1和第一未选择的开关元件LYN1。当第一位线BL1被确定为选择的位线时，第一选择的开关元件LYP1导通，而当第一位线BL1被确定为未选择的位线时，第一未选择的开关元件LYN1导通。作为示例，第一选择的开关元件LYP1可以是PMOS晶体管，第一未选择的开关元件LYN1可以是NMOS晶体管。第一选择的开关元件LYP1的栅极端子和第一未选择的开关元件LYN1的栅极端子可被共同输入有第一位线控制信号LBL1。类似的，第二选择的开关元件LYP2的栅极端子和第二未选择的开关元件LYN2的栅极端子可被共同输入有第二位线控制信号LBL2，第三选择的开关元件LYP3的栅极端子和第三未选择的开关元件LYN3的栅极端子可被共同输入有第三位线控制信号LBL3，第四选择的开关元件LYP4的栅极端子和第四未选择的开关元件LYN4的栅极端子可被共同输入有第四位线控制信号LBL4。
同时，位线BL1至BL4可共享一个公共选择的开关元件GYP和一个公共未选择的开关元件GYN。公共选择的开关元件GYP可以是PMOS晶体管，公共未选择的开关元件GYN可以是NMOS晶体管。公共选择的开关元件GYP的栅极端子和公共未选择的开关元件GYN的栅极端子可被共同输入有位线控制信号GBL。
感测放大器440可包括运算放大器SA，并且运算放大器SA的第一输入端子连接到字线WL1和WL2，第二输入端子连接到参考电压VREF。感测放大器440可输出与第一输入端子的电压和参考电压VREF的比较结果对应的输出电压VOUT。
在下文中，将参照图15和图16详细描述当第一字线WL1和第一位线BL1分别被确定为选择的字线和选择的位线时对选择的存储器单元MC11执行的示例读取操作。
图15和图16是提供用于描述根据示例实施例的存储器装置的操作的示图。
参照图15，选择的存储器单元MC11可处于第一状态S1或第二状态S2。第一状态S1是存储器元件具有非晶相的状态，第二状态S2是存储器元件具有晶相的状态。
一旦在选择的存储器单元MC11上启动读取操作，则第一解码器电路420在第一时间T1期间导通连接到第一字线WL1的第一开关元件LX和第二开关元件GX，使得字线电压VWL可被施加或输入到第一字线WL1中。参照图16，施加或输入到第一字线WL1的字线电压VWL可以是负电压。同时，连接到第二字线WL2的第一开关元件LX2可在第一时间T1期间截止。
当第一字线WL1通过字线电压VWL自由充电时，第二解码器电路430可在第二时间T2期间使用使能信号ENB和钳位电压VCLAMP导通钳位元件M2和使能元件M1。参照图14，使能元件M1的一端连接到电源电压VDD。此外，第二解码器电路430可导通由位线BL1至BL4共享的公共选择的开关元件GYP并截止公共未选择的开关元件GYN，同时导通连接到第一位线BL1的第一选择的开关元件LYP1并截止第一未选择的开关元件LYN1。第二解码器电路430可导通分别连接到第二位线BL2至第四位线BL4的未选择的开关元件LYN2至LYN4，并且截止选择的开关元件LYP2至LYP4。因此，第一位线BL1可被输入有位线电压VBL，而第二位线BL2至第四位线BL4可被输入有地电压。第一解码器电路420可在第二时间T2截止第一开关元件LX，以使第一字线WL1浮置。
在参照图15和图16描述的示例实施例中，第一位线BL1与第一字线WL1之间的电压差(ΔVP+ΔVN)可由输入到选择的存储器单元MC11中的读取电压VRD限定。读取电压VRD可确定选择的存储器单元MC11是否导通。作为示例，当选择的存储器单元MC11处于第一状态S1时，选择的存储器单元MC11的阈值电压可比读取电压VRD高。因此，选择的存储器单元MC11不导通，并且输入到运算放大器SA中的字线电压VWL可被保持为比参考电压VREF低。相反，当选择的存储器单元MC11处于第二状态S2时，选择的存储器单元MC11导通，并且字线电压VWL可由于流过选择的存储器单元MC11的电流而变得比参考电压VREF高。在第一时间T1和第二时间T2，激活信号EN可具有低电平L，并且运算放大器SA被禁用。当运算放大器SA在第三时间T3被激活信号EN(例如，具有高电平H的激活信号EN)激活时，选择的存储器单元MC11的数据可基于输出信号VOUT而被检测。
在根据参照图15和图16描述的示例实施例的读取操作中，读取电压VRD可被包括在第一状态S1和第二状态S2的阈值电压之间的电压窗ΔVW中。此外，在本公开的示例实施例中，将电压窗ΔVW之外的电压输入到存储器单元MC11至MC14以及存储器单元MC21至MC24中，以执行涉及确定存储器单元MC11至MC14以及存储器单元MC21至MC24是否是缺陷的验证操作。
图17至图20是提供用于描述根据示例实施例的存储器装置的操作的示图。
参照图17，每个存储器单元可具有第一状态S1或第二状态S2。第一状态S1是存储器元件具有非晶相的状态，第二状态S2是存储器元件具有晶相的状态。随着时间流逝，处于第一状态S1的存储器单元的阈值电压可变化。作为示例，处于第一状态S1的存储器单元的阈值电压可通过漂移或其它因素而被增大。
存储器装置可以以预定周期执行验证操作。一旦启动验证操作，则在第一时间T1期间通过字线电压VWL对字线进行充电，并且在第二时间T2期间通过位线电压VBL对位线进行充电。字线电压VWL和位线电压VBL可被分别施加或输入到连接到将在其上执行验证操作的目标存储器单元的字线和位线中。
作为示例，输入到连接到目标存储器单元的位线中的位线电压VBL的大小ΔVP1可比参照图15和图16描述的读取操作中描述的位线电压VBL的大小ΔVP高。因此，施加或输入到目标存储器单元中的验证电压VVFY可比读取操作的读取电压VRD高。在一个示例实施例中，验证电压VVFY的大小可比处于第一状态S1的存储器单元的阈值电压范围的中值高。作为示例，处于第一状态S1的存储器单元的阈值电压范围可基于验证电压VVFY而被分类为第一子范围TH1和第二子范围TH2。
具有在第一子范围TH1内的阈值电压的存储器单元可通过验证电压VVFY导通。相反，具有在第二子范围TH2内的阈值电压的存储器单元不会通过验证电压VVFY导通。存储器装置的存储器控制器可对未通过验证电压VVFY导通的存储器单元执行刷新操作。刷新操作可以是将存储器单元编程到处于第一状态S1的操作。因此，未通过验证电压VVFY导通的存储器单元的阈值电压可通过刷新操作而被减小。作为示例，未通过验证电压VVFY导通的存储器单元的阈值电压可通过刷新操作或响应于刷新操作而比验证电压VVFY低。
在验证操作期间，存储器控制器可通过在第三时间T3期间导通感测放大器来确定验证操作的目标存储器单元的阈值电压是否比验证电压VVFY高。作为示例，感测放大器可在第三时间T3期间将连接到目标存储器单元的字线的字线电压VWL与参考电压VREF进行比较。
与普通读取操作相比，在根据图18中示出的示例实施例的验证操作中，可使用具有增大的大小的位线电压VBL。因此，未通过验证电压VVFY导通的目标存储器单元的感测裕度(sensing margin)SM可被减小，并且验证操作的准确度可被减小。在一个示例实施例中，参考电压VREF被修改以确保验证操作的准确度。作为示例，在根据图18中示出的示例实施例的验证操作中，施加或输入到感测放大器中的第一验证参考电压VREF1可比在读取操作期间输入到感测放大器中的参考电压VREF高。因此，可在未通过验证电压VVFY导通的目标存储器单元上确保足够的感测裕度SM1。
在根据图19中示出的示例实施例的验证操作期间，输入到连接到目标存储器单元的位线中的位线电压VBL的大小ΔVP可与在普通读取操作中输入到位线中的电压的大小基本相同。相反，输入到连接到目标存储器单元的字线中的字线电压VWL的大小ΔVN1可比在普通读取操作中输入到字线中的电压的大小高。由于字线电压VWL是负电压，因此可理解，在验证操作中使用比在读取操作中低的字线电压VWL。
存储器装置的存储器控制器可对未通过验证电压VVFY导通的目标存储器单元执行刷新操作。作为示例，未通过验证电压VVFY导通的目标存储器单元的阈值电压可包被包括在第二子范围TH2内。
在图19中示出的示例实施例中，随着字线电压VWL而非位线电压VBL的大小ΔVN1被增大以执行验证操作，具有在第一子范围TH1内的阈值电压的目标存储器单元的感测裕度SM可被减小。存储器控制器可将输入到感测放大器中的参考电压VREF减小到第二验证电压VREF2。因此，可在具有在第一子范围TH1内的阈值电压的目标存储器单元上确保足够的感测裕度SM2。
在根据图20中示出的示例实施例的验证操作期间，与普通读取操作相比，位线电压VBL的大小ΔVP1和字线电压VWL的大小ΔVN1两者可增大。可对具有在第二子范围TH2内的阈值电压的存储器单元执行编程到第一状态S1的刷新操作。
在图20中示出的示例实施例中，随着位线电压VBL的大小ΔVP1和字线电压VWL的大小ΔVN1增大，在不控制参考电压VREF的情况下可能不会出现感测裕度减小的问题。然而，如果需要，存储器控制器可控制参考电压VREF，使得确保足够的感测裕度。作为示例，与普通读取操作相比，当位线电压VBL的大小变化的程度比字线电压VWL的大小变化的程度高时，可增大参考电压VREF。相反，与普通读取操作相比，当字线电压VWL的大小变化的程度比位线电压VBL的大小变化的程度高时，可减小参考电压VREF。
在本公开的示例实施例中，可通过对处于第一状态S1的存储器单元的验证操作期间增大位线电压VBL或减小字线电压VWL，将与普读取操作的读取电压相比更高的验证电压VVFY施加或输入到目标存储器单元中。减小的字线电压VWL可被理解为增大了绝对值的字线电压VWL，其可以是负电压。存储器控制器可控制施加或输入到感测放大器中的参考电压VREF，以充分确保感测裕度SM。作为示例，当位线电压VBL增大的大小比字线电压VWL的绝对值增大的大小高时，相对大的第一验证参考电压VREF1可被施加或输入到感测放大器中。相反，当位线电压VBL增大的大小比字线电压VWL的绝对值增大的大小低时，相对较低的第二验证参考电压VREF2可被施加或输入到感测放大器中。
图21至图24是提供用于描述根据示例实施例的存储器装置的操作的示图。
基于图21，每个存储器单元可具有第一状态S1或第二状态S2。第一状态S1是存储器元件具有非晶相的状态，第二状态S2是存储器元件具有晶相的状态。随着时间流逝，处于第二状态S2的存储器单元的阈值电压可变化。作为示例，处于第二状态S2的存储器单元的阈值电压可随着对存储器单元的操作的数量的增大而被减小。
存储器装置可以以预定时间或周期执行验证操作。一旦启动验证操作，则在第一时间T1期间通过字线电压VWL对字线进行充电，并且在第二时间T2期间通过位线电压VBL对位线进行充电。字线电压VWL和位线电压VBL可被分别施加或输入到连接到将在其上执行验证操作的目标存储器单元的字线和位线中。存储器控制器可在第三时间T3期间激活感测放大器，并且对字线电压VWL与参考电压VREF进行比较。
在验证操作中，输入到目标单元中的验证电压VVFY的大小可比在普通读取操作期间输入到存储器单元中的读取电压低。作为示例，验证电压VVFY可被包括在处于第二状态S2的存储器单元的阈值电压的范围内。处于第二状态S2的存储器单元的阈值电压的范围可基于验证电压VVFY而被分类为第三子范围TH3和第四子范围TH4。
具有在第三子范围TH3内的阈值电压的存储器单元可保持截止状态而非通过验证电压VVFY导通。相反，具有在第四子范围TH4内的阈值电压的存储器单元可通过验证电压VVFY导通。存储器装置的存储器控制器可对通过验证电压VVFY导通的存储器单元执行刷新操作或修复操作。修复操作可包括用冗余存储器单元替换通过验证电压VVFY导通的存储器单元的操作。
在验证操作期间，存储器控制器可通过在第三时间T3期间导通感测放大器来确定验证操作的目标存储器单元的阈值电压是否比验证电压VVFY低。作为示例，感测放大器可在第三时间T3期间将连接到目标存储器单元的字线的字线电压VWL与参考电压VREF进行比较。
在根据图22中示出的示例实施例的验证操作期间，可使用与普通读取操作的位线电压相比具有减小的大小ΔVP2的位线电压VBL。因此，通过验证电压VVFY导通的目标存储器单元的感测裕度SM可被减小，并且验证操作的准确度可被减小。在一个示例实施例中，验证电压VVFY被改变为第三验证参考电压VREF3，以确保足够的感测裕度SM3。第三验证参考电压VREF3可比在普通读取操作期间输入到感测放大器中的验证电压VVFY低。
在根据图23中示出的示例实施例的验证操作中，输入到连接到目标存储器单元的位线中的位线电压VBL的大小ΔVP可与在普通读取操作中输入到位线中的电压的大小基本相同。相反，输入到连接到目标存储器单元的字线中的字线电压VWL的大小ΔVN2可比在普通读取操作中输入到字线中的电压的大小低。由于字线电压VWL是负电压，因此将理解，在验证操作中可使用比在读取操作中高的字线电压VWL。
存储器装置的存储器控制器可对通过验证电压VVFY导通的目标存储器单元执行修复操作。作为示例，通过验证电压VVFY导通的目标存储器单元的阈值电压可被包括在第四子范围TH4内。
在图23中示出的示例实施例中，减小字线电压VWL而非位线电压VBL的大小ΔVN2以执行验证操作。在这点上，当验证电压VVFY被保持为输入到感测放大器时，具有在第三子范围TH3内的阈值电压的存储器单元和具有在第四子范围TH4内的阈值电压的存储器单元可能不被区分。可选地，验证操作的准确度可由于具有在第三子范围TH3内的阈值电压的存储器单元的减小的感测裕度而劣化。参照图23，输入到感测放大器中的参考电压VREF被增加到第四验证参考电压VREF4，以解决这样的问题。
在根据图24中示出的示例实施例的验证操作期间，与普通读取操作相比，位线电压VBL的大小ΔVP2和字线电压VWL的大小ΔVN2两者可被减小。可选地，可将输入到感测放大器中的参考电压VREF调整到第五验证参考电压VREF5，使得具有在第三子范围TH3内的阈值电压的存储器单元与具有在第四子范围TH4内的阈值电压的存储器单元被清楚地区分。在参照图22至图25描述的示例实施例中，输入到感测放大器中的验证参考电压VREF3、VREF4和VREF5中的每个的大小可通过位线电压VBL和字线电压VWL而被确定。
图25是示出根据示例实施例的包括存储器装置的移动系统的框图。
参照图25，移动系统1000可包括相机1100、显示器1200、音频处理器1300、调制解调器1400、DRAM 1500a和1500b、闪存装置1600a和1600b、输入/输出装置1700a和1700b以及应用处理器(在下文中，“AP”)1800。
移动系统1000可被实现为膝上型计算机、便携式终端、智能电话、平板个人计算机(台式PC)、可穿戴装置、医疗保健装置或物联网(IoT)装置。移动系统1000还可被实现为服务器或PC。
相机1100可在用户的控制下拍摄静止图像或视频。移动系统1000可使用由相机1100拍摄的静止图像/视频来获得特定信息，或者可将静止图像/视频转换并存储成其它类型的数据(诸如，文本)。可选地，移动系统1000可识别包括在由相机1100拍摄的静止图像/视频中的字符串，以提供与字符串对应的文本或音频翻译。如上所述，移动系统1000中的相机1100可用于各种应用领域。在一个示例实施例中，相机1100可根据MIPI标准依赖D-PHY接口或C-PHY接口将数据(诸如，静止图像/视频)发送到AP 1800。
显示器1200可以以各种形式实现，诸如，液晶显示器(LCD)、有机发光二极管(OLED)显示器、有源矩阵有机发光二极管(AMOLED)显示器、等离子体显示面板(PDP)、场发射显示器(FED)、电子纸等。在一个示例实施例中，显示器1200可提供也用作移动系统1000的输入装置的触摸屏功能。另外，显示器1200可与指纹传感器等集成，以提供移动系统1000的安全功能。在一个示例实施例中，AP 1800可根据MIPI标准依赖D-PHY接口或C-PHY接口将要在显示器1200上显示的图像数据发送到显示器1200。
音频处理单元1300可处理存储在闪存装置1600a和1600b中的音频数据或包括在通过调制解调器1400和/或输入/输出装置1700a和1700b从外部(例如，从外部装置)接收的内容中的音频数据。例如，音频处理单元1300可对音频数据执行各种处理(诸如，编码/解码、放大以及噪声滤除等)。
为了发送和接收有线/无线数据，调制解调器1400可对将被发送的信号进行调制，以及对从外部接收的信号进行解调以恢复原始信号。作为用于提供数字输入和输出的装置，输入/输出装置1700a和1700b可包括：可连接到外部写入介质的端口；输入装置(诸如，触摸屏、机械按钮键等)；能够以触觉方式输出振动的输出装置等。在一些示例中，输入/输出装置1700a和1700b可通过端口(诸如，USB、闪电数据线、SD卡、微型SD卡、DVD、网络适配器等)连接到外部写入介质。
AP 1800可控制移动系统1000的整体操作。具体地，AP 1800可控制显示器1200，使得存储在闪存装置1600a和1600b中的内容的部分被显示在屏幕上。当通过输入/输出装置1700a和1700b接收到用户输入时，AP 1800可执行与用户输入对应的控制操作。
AP 1800可被提供为驱动应用程序、操作系统(OS)等的片上系统(SoC)。另外，AP1800可与包括在移动系统1000中的其它装置(例如，DRAM 1500a、闪存1620和/或控制器1610)一起被包括在单个半导体封装件中。例如，AP1800和至少一个装置可以以封装形式(诸如，层叠封装(PoP)、球栅阵列(BGA)、芯片尺寸封装(CSP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级构造封装(WFP)、晶片级处理堆叠封装(WSP)等)来提供。在AP 1800上驱动的操作系统的内核可包括用于控制输入/输出调度器以及闪存装置1600a和1600b的装置驱动器。装置驱动器可基于由输入/输出调度器管理的多个同步队列来控制闪存装置1600a和1600b的访问性能，或者可控制SoC内部的CPU模式、动态电压和频率缩放(DVFS)级等。
在一个示例实施例中，AP 1800可包括执行操作或驱动应用程序和/或操作系统的处理器块，以及通过系统总线连接到处理器块的其它各种外围元件。外围元件可包括存储器控制器、内部存储器、电源管理块、错误检测块、监视块等。处理器块可包括一个或多个核。当多个核被包括在处理器块中时，每个核可包括高速缓存存储器，并且由多个核共享的公共高速缓存可被包括在处理器块中。
在一个实施例中，AP 1800可包括加速器块1820、专用于AI数据运算的电路。可选地，根据示例实施例，与AP 1800分离的单独的加速器芯片可被提供，或者DRAM 1500b可被另外连接到加速器块1820或加速器芯片。加速器块1820可以是专用于执行AP 1800的特定功能的功能块，并且可包括专用于处理图形数据的图形处理器(GPU)、专用于执行AI计算和推断的神经处理器(NPU)、专用于数据传输的数据处理器(DPU)等。
根据示例实施例，移动系统1000可包括多个DRAM 1500a和1500b。在一个示例实施例中，AP 1800可包括用于控制DRAM 1500a和1500b的控制器1810，并且DRAM 1500a可直接连接到AP 1800。
AP 1800可根据JEDEC标准设置命令和模式寄存器组(MRS)以控制DRAM，或者设置移动系统1000和用于CRC/ECC的DRAM接口协议所需的规范和功能(诸如，低电压、高速和可靠度)以进行通信。例如，AP 1800可使用根据JEDEC标准的接口(诸如，LPDDR4、LPDDR5等)来与DRAM1500a通信。可选地，AP 1800可设置新的DRAM接口协议以控制用于加速器的DRAM1500b通信，其中，独立于加速器块1820或AP 1800提供的加速器芯片具有比DRAM 1500a高的带宽。
图25仅示出DRAM 1500a和1500b，然而，移动系统1000的配置不必限于此。根据加速器块1820或AP 1800的带宽和反应速度，除DRAM 1500a和1500b之外的存储器类型可被包括在移动系统中。作为示例，控制器1810和/或加速器块1820可控制各种存储器类型(诸如，PRAM、SRAM、MRAM、RRAM、FRAM、混合RAM等)。与输入/输出装置1700a和1700b或闪存装置1600a和1600b相比，DRAM 1500a和1500b具有相对低的延迟和相对高的带宽。DRAM 1500a和1500b可在移动系统1000的通电时间被初始化。当操作系统和应用数据被加载时，DRAM1500a和1500b可用作操作系统和应用数据的临时存储装置或各种软件代码的执行空间。
可将加法、减法、乘法和除法的四种基本算术运算以及向量运算、地址运算或FFT运算的数据存储在DRAM 1500a和1500b中。在另一示例实施例中，DRAM 1500a和1500b可被提供为具有运算功能的存储器内处理(PIM)。作为示例，可在DRAM 1500a和1500b中执行推断功能。在这种情况下，可使用人工神经网络在深度学习算法中执行推断。深度学习算法可包括训练步骤和推断步骤，训练步骤涉及通过各种数据来学习模型，推断步骤涉及用训练的模型来识别数据。例如，推断中使用的函数可包括双曲正切函数、S型(sigmoid)函数、线性整流(ReLU)函数等。
作为示例实施例，由用户用相机1100拍摄的图像可进行信号处理并存储在DRAM1500b中，并且加速器块1820或加速器芯片可使用存储在DRAM1500b中的数据和推断中使用的函数来执行识别数据的AI数据运算。
根据示例实施例，移动系统1000可包括具有比DRAM 1500a和1500b的容量高的容量的多个存储装置或多个闪存装置1600a和1600b。闪存装置1600a和1600b可包括控制器1610和闪存1620。控制器1610可从AP 1800接收控制命令、数据等，并且可响应于控制命令将数据记录在闪存1620中，或者可读取存储在闪存1620中的数据以发送到AP 1800。
根据示例实施例，加速器块1820或加速器芯片可使用闪存装置1600a和1600b来执行训练步骤和AI数据运算。作为示例实施例，可在闪存装置1600a和1600b中的控制器1610中实现能够执行预定操作的操作逻辑。操作逻辑可使用存储在闪存1620中的数据来代替AP1800和/或加速器块1820执行训练步骤和推断AI数据运算的至少部分。
作为示例，运算逻辑可执行AI数据运算(诸如，卷积运算)等，并且运算逻辑的运算所需的数据可被存储在闪存1620中。作为示例，运算逻辑所需的数据根据比特位数而被分配，并且可被存储在连接到单条位线的两个或更多个存储器单元中。控制器1610可执行编程操作，使得存储有最高有效位数据的第一存储器单元与存储有最低有效位数据的第二存储器单元相比具有更大的感测裕度。
控制器1610读取存储在第一存储器单元和第二存储器单元中的数据以将数据提供给运算逻辑，使得运算逻辑可执行运算。作为示例，控制器1610可以以不同方式对第一存储器单元执行第一读取操作，并且对第二存储器单元执行第二读取操作。在一个示例实施例中，可在第一读取操作和第二读取操作的发展操作中使用不同大小的电流。可选地，通过第一读取操作和第二读取操作读取的数据可被存储在具有不同跳转电压(trip voltage)的数据锁存器中。
此外，控制器可在第一读取操作和第二读取操作期间跳过错误检测和校正处理。这是因为可能对通过运算逻辑执行的运算的准确度具有相对大影响的最高有效位数据不被存储在经编程以具有大的感测裕度的第一存储器单元中。换句话说，由于大的感测裕度，从第一存储器单元读取的最高有效位数据可被假设为不存在错误，因此，错误检测和校正处理可被跳过以增加运算处理速度并实施近似计算。
在一个示例实施例中，AP 1800可包括接口1830，因此，闪存装置1600a和1600b可直接连接到AP 1800。例如，AP 1800可被实现为SoC，并且闪存装置1600a可被实现为与AP1800不同的单独芯片，而AP 1800和闪存装置1600a可安装在单个封装件中。然而，示例实施例不限于此。多个闪存装置1600a和1600b可通过连接件电连接到移动系统1000。
闪存装置1600a和1600b可存储由相机1100拍摄的数据(诸如，静止图像/视频)，或通过通信网络和/或包括在输入/输出装置1700a和1700b中的端口接收的数据。例如，闪存装置1600a和1600b可存储增强现实/虚拟现实和高清(HD)或超高清(UHD)内容。
DRAM 1500a和1500b以及闪存装置1600a和1600b中的至少一个可被实现为根据本公开的示例实施例的存储器装置。作为示例，DRAM 1500a和1500b以及闪存装置1600a和1600b中的至少一个可以以预定周期(例如，以预定时间和/或在执行预定数量的控制操作之后)执行根据示例实施例的验证操作，并且如果需要，可执行刷新操作和/或修复操作。因此，可提高移动系统1000的操作性能和可靠性。
根据本公开的实施例，存储器装置检测存储器单元的阈值电压的改变以选择性地执行刷新操作及/或修复操作。因此，可提高存储器装置的可靠性和性能。
本公开的各种和有利的优点和效果可不限于以上描述，并且可在描述本公开的具体实施例的过程中被更容易地理解。
虽然已经参照本公开的示例实施例示出和描述了本公开，但是对于本领域技术人员将清楚的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可对其进行修改和变化。

Claims (20)

1.一种存储器装置，包括：
存储器单元阵列，包括连接到多条字线和多条位线的多个存储器单元，其中，所述多个存储器单元中的每个包括彼此连接的开关元件和存储器元件，并且其中，所述多个存储器单元中的每个具有阈值电压在第一电压范围内的第一状态或阈值电压在比第一电压范围低的第二电压范围内的第二状态；和
存储器控制器，被配置为：使用比第一电压范围的中值高的第一读取电压对所述多个存储器单元执行第一读取操作，将所述多个存储器单元中的在第一读取操作期间截止的第一缺陷存储器单元编程到第一状态，使用比第二电压范围的中值低的第二读取电压对所述多个存储器单元执行第二读取操作，并且对所述多个存储器单元中的在第二读取操作期间导通的第二缺陷存储器单元执行修复操作。
2.根据权利要求1所述的存储器装置，其中，存储器控制器被配置为：将最大读取电压施加到所述多个存储器单元，并且其中，第一读取电压小于最大读取电压且大于或等于0.8倍的最大读取电压。
3.根据权利要求1所述的存储器装置，其中，存储器控制器被配置为：将最小读取电压施加到所述多个存储器单元，并且其中，第二读取电压大于最小读取电压且小于或等于1.2倍的最小读取电压。
4.根据权利要求1所述的存储器装置，其中，修复操作包括用冗余存储器单元替换第二缺陷存储器单元。
5.根据权利要求1所述的存储器装置，其中，存储器控制器被配置为：以预定周期执行第一读取操作和第二读取操作。
6.根据权利要求5所述的存储器装置，其中，预定周期由预定时间段和控制操作的预定数量中的至少一个确定。
7.根据权利要求1所述的存储器装置，其中，第一读取电压比第一电压范围的最大值高。
8.根据权利要求1所述的存储器装置，其中，第二读取电压比第二电压范围的最小值低。
9.根据权利要求1至权利要求8中的任何一项所述的存储器装置，其中，存储器控制器被配置为：对所述多个存储器单元之中的具有第一状态的第一存储器单元执行第一读取操作但不执行第二读取操作。
10.根据权利要求1至权利要求8中的任何一项所述的存储器装置，其中，存储器控制器被配置为：对所述多个存储器单元之中的具有第二状态的第二存储器单元执行第二读取操作但不执行第一读取操作。
11.一种存储器装置，包括：
多个存储器单元，连接到多条字线和多条位线，所述多个存储器单元中的每个具有等于或低于编程操作的第一阈值电压且等于或高于编程操作的第二阈值电压的相应的阈值电压；和
存储器控制器，被配置为：通过施加比第一阈值电压高的第一验证电压和比第二阈值电压低的第二验证电压中的至少一个来针对所述多个存储器单元之中的目标存储器单元执行验证操作，
其中，存储器控制器被配置为：响应于目标存储器单元的相应的阈值电压高于第一验证电压，对目标存储器单元执行刷新操作，并且
其中，存储器控制器被配置为：响应于目标存储器单元的相应的阈值电压低于或等于第二验证电压，对目标存储器单元执行修复操作。
12.根据权利要求11所述的存储器装置，其中，编程操作包括第一编程操作和第二编程操作，并且
其中，所述多个存储器单元之中的选择的存储器单元的相应的阈值电压等于或低于第一编程操作的第一阈值电压，并且选择的存储器单元的相应的阈值电压等于或高于第二编程操作的第二阈值电压。
13.根据权利要求11或12所述的存储器装置，其中，存储器控制器被配置为：响应于在针对目标存储器单元执行编程操作之后经过预定时间段而执行验证操作。
14.根据权利要求11或12所述的存储器装置，其中，存储器控制器被配置为：使用比第一阈值电压低且比第二阈值电压高的读取电压来对所述多个存储器单元之中的选择的存储器单元执行读取操作。
15.一种存储器装置，包括：
存储器单元阵列，包括连接到多条字线和多条位线的多个存储器单元，其中，所述多个存储器单元中的每个具有第一状态或第二状态，第一状态具有在第一电压范围内的第一阈值电压，第二状态具有在比第一电压范围低的第二电压范围内的第二阈值电压；和
存储器控制器，被配置为：使用比第一电压范围的最大值高或比第二电压范围的最小值低的验证电压对所述多个存储器单元执行验证操作，并且使用等于或低于第一电压范围的最小值并且等于或高于第二电压范围的最大值的读取电压对所述多个存储器单元执行读取操作，
其中，存储器控制器被配置为在读取操作期间将第一位线电压施加到所述多条位线，并且被配置为在验证操作期间将与第一位线电压不同的第二位线电压施加到所述多条位线。
16.根据权利要求15所述的存储器装置，其中，存储器控制器被配置为在读取操作期间将第一字线电压施加到所述多条字线，并且被配置为在验证操作期间将与第一字线电压不同的第二字线电压施加到所述多条字线，并且
其中，读取电压通过第一位线电压与第一字线电压之间的差确定，并且验证电压通过第二位线电压与第二字线电压之间的差确定。
17.根据权利要求16所述的存储器装置，其中，第一字线电压和第二字线电压是负电压，并且第一位线电压和第二位线电压是正电压。
18.根据权利要求17所述的存储器装置，其中，存储器控制器被配置为：减小第一字线电压或增大第一位线电压，以将比第一电压范围的最大值高的验证电压施加到所述多个存储器单元之中的目标存储器单元。
19.根据权利要求17所述的存储器装置，其中，存储器控制器被配置为：增大第一字线电压或减小第一位线电压，以将比第二电压范围的最小值低的验证电压施加到所述多个存储器单元之中的目标存储器单元。
20.根据权利要求15至权利要求19中的任何一项所述的存储器装置，其中，存储器控制器包括：感测放大器，连接到所述多条字线，并且被配置为在读取操作和验证操作期间将从所述多个存储器单元中的至少一个读取的相应的阈值电压与相应的参考电压进行比较，
其中，相应的参考电压在读取操作和验证操作中具有不同大小。
CN202110041068.4A 2020-02-14 2021-01-13 存储器装置 Pending CN113270123A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200018186A KR20210103701A (ko) 2020-02-14 2020-02-14 메모리 장치 및 그 동작 방법
KR10-2020-0018186 2020-02-14

Publications (1)

Publication Number Publication Date
CN113270123A true CN113270123A (zh) 2021-08-17

Family

ID=77228016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110041068.4A Pending CN113270123A (zh) 2020-02-14 2021-01-13 存储器装置

Country Status (3)

Country Link
US (1) US11520652B2 (zh)
KR (1) KR20210103701A (zh)
CN (1) CN113270123A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220049650A (ko) * 2020-10-14 2022-04-22 삼성전자주식회사 메모리 장치
US11664058B1 (en) * 2021-12-29 2023-05-30 Macronix International Co., Ltd. Memory device and operation method thereof
US11894080B2 (en) 2022-04-29 2024-02-06 Sandisk Technologies Llc Time-tagging read levels of multiple wordlines for open block data retention
CN116580751B (zh) * 2023-06-01 2024-03-12 广东工业大学 一种适用于pim系统的读写电压自动标定方法及系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101649395B1 (ko) 2009-12-02 2016-08-19 마이크론 테크놀로지, 인크. 비휘발성 메모리에 대한 리프레시 아키텍처 및 알고리즘
US9257175B2 (en) 2013-09-26 2016-02-09 Intel Corporation Refresh of data stored in a cross-point non-volatile memory
KR102178832B1 (ko) 2014-07-22 2020-11-13 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
US10438658B2 (en) * 2014-12-26 2019-10-08 Intel Corporation Refresh logic to refresh only memory cells having a first value
US9595342B2 (en) 2015-01-20 2017-03-14 Sandisk Technologies Llc Method and apparatus for refresh programming of memory cells based on amount of threshold voltage downshift
US9552880B2 (en) 2015-02-16 2017-01-24 Texas Instruments Incorporated Screening for later life stuck bits in ferroelectric memories
JP6779838B2 (ja) 2017-06-28 2020-11-04 キオクシア株式会社 メモリシステムおよび制御方法
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10269442B1 (en) 2017-12-28 2019-04-23 Micron Technology, Inc. Drift mitigation with embedded refresh
US11163679B2 (en) 2018-04-04 2021-11-02 SK Hynix Inc. Garbage collection strategy for memory system and method of executing such garbage collection
US10777275B2 (en) 2018-09-26 2020-09-15 Intel Corporation Reset refresh techniques for self-selecting memory

Also Published As

Publication number Publication date
KR20210103701A (ko) 2021-08-24
US20210255916A1 (en) 2021-08-19
US11520652B2 (en) 2022-12-06

Similar Documents

Publication Publication Date Title
US9460786B2 (en) Semiconductor integrated circuit device including a leakage current sensing unit and method of operating the same
US10896702B2 (en) Electronic device and method for driving the same
US11520652B2 (en) Memory device and operating method of the same
JP5754710B2 (ja) 抵抗性メモリ装置
US9899081B2 (en) Resistive memory device and a memory system including the same
CN106448718B (zh) 存储器器件和操作存储器器件的方法
US9455032B2 (en) Semiconductor integrated circuit device including a leakage current sensing unit and method of operating the same
US10861540B2 (en) Electronic device with semiconductor memory having increased read margin
US10255974B2 (en) Electronic devices having semiconductor magnetic memory units
US9881672B2 (en) Resistive memory apparatus and voltage generating circuit therefor
US9349487B2 (en) Electronic device
US9373394B2 (en) Reference column of semiconductor memory, and electronic device including the same
CN107958684A (zh) 电压调节器及具有其的阻变存储装置
CN115295036A (zh) 存储器装置
US20220115058A1 (en) Memory device
US11342043B2 (en) Electronic device for changing short-type defective memory cell to open-type defective memory cell by applying stress pulse
CN116230050A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination