CN113466743A - 半导体装置和元件切断异常检测方法 - Google Patents

半导体装置和元件切断异常检测方法 Download PDF

Info

Publication number
CN113466743A
CN113466743A CN202110324132.XA CN202110324132A CN113466743A CN 113466743 A CN113466743 A CN 113466743A CN 202110324132 A CN202110324132 A CN 202110324132A CN 113466743 A CN113466743 A CN 113466743A
Authority
CN
China
Prior art keywords
terminal
switch
current source
fuse
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110324132.XA
Other languages
English (en)
Inventor
椎名美臣
吉田宪治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Publication of CN113466743A publication Critical patent/CN113466743A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02Details
    • H01H85/0241Structural association of a fuse and another component or apparatus
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/54Testing for continuity
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52Testing for short-circuits, leakage current or ground faults
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/74Testing of fuses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037Bistable circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02Details
    • H01H85/0241Structural association of a fuse and another component or apparatus
    • H01H2085/0283Structural association with a semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02Details
    • H01H85/30Means for indicating condition of fuse structurally associated with the fuse
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H9/00Details of switching devices, not covered by groups H01H1/00 - H01H7/00
    • H01H9/16Indicators for switching condition, e.g. "on" or "off"
    • H01H9/167Circuits for remote indication
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体装置和元件切断异常检测方法。提供半导体装置,能够检测两个熔断器均短路或切断的异常状态。半导体装置具有:调整电路,其具有所串联连接的第1熔断器和第2熔断器;电流源电路,其向调整电路供给电流;以及判定电路,其根据基于从调整电路输出的电压的信号,判定第1熔断器和第2熔断器的切断或连接的状态是否为异常状态。

Description

半导体装置和元件切断异常检测方法
技术领域
本发明涉及半导体装置和元件切断异常检测方法。
背景技术
半导体装置具有实现特定功能的电路(以下,称为“功能电路”)。功能电路基于能够在制造以后变更例如电压值、电流值等电路特性的观点,有时构成为具有在路径中包含齐纳二极管、熔断器(fuse)等能够事后实现短路或切断的元件的电路(以下,称为“调整电路(trimming circuit)”)(例如,参照专利文献1)。
上述的调整电路包含串联连接在电源与接地之间的两个熔断器。该调整电路在电源与所串联连接的两个熔断器之间还包含电阻元件,该电阻元件的一端与电源连接,另一端与电源侧的熔断器连接。在具有该调整电路的半导体装置中,通过切断调整电路中包含的两个熔断器中的一个熔断器并保留(不切断)另一个熔断器,能够变更电路特性。
专利文献1:日本特开2006-344793号公报
但是,在上述现有的半导体装置中,可能产生难以事后检测出是否在正确的状态下切断了对电路特性进行切换的所串联连接的两个熔断器的情况。具体而言,是两个熔断器被错误地双方切断的情况和应该被切断的熔断器未被切断而错误地保留了两个熔断器的情况。以下,将两个熔断器均未被切断的状态或被切断的状态称为“异常切断状态”。
在两个熔断器被错误地双方切断的情况下,与调整电路连接的端子的电位会浮动。因此,在两个熔断器被双方切断的情况下,难以检测出是在正确的状态下被切断、还是在错误的状态下被切断。
此外,在正确的切断状态是切断电源侧的熔断器并保留接地侧的熔断器的状态的情况下,如果正确地切断了两个熔断器,则两个熔断器的连接点的电压成为接地电压。但是,在错误地保留了两个熔断器双方的情况下,两个熔断器的连接点的电压也会成为接地电压。因此,在切断电源侧的熔断器并保留接地侧的熔断器的情况下,无法检测出正确的切断状态与两个熔断器未被双方切断而保留的错误的切断状态的差异。
发明内容
本发明是鉴于上述情况而完成的,其目的在于提供能够检测所串联连接的两个熔断器均短路或切断的异常切断状态的半导体装置和元件切断异常检测方法。
本发明的半导体装置的特征在于,具有:调整电路,其是将经由第1电流源而与第1电源连接的第1熔断器和经由第2电流源而与第2电源连接的第2熔断器串联连接而成的;电流源电路,其连接在所述第1电源与所述第2电源之间,向所述调整电路供给规定的电流;以及判定电路,其根据基于从所述调整电路输出的电压的信号,判定第1熔断器以及第2熔断器的切断或连接的状态是否异常。
在本发明的元件切断异常检测方法中,检测所述半导体装置的所述第1熔断器和所述第2熔断器双方连接或双方切断的异常状态,所述半导体装置具有所述电流源电路,所述电流源电路具有:第3电流源,其包含与所述第1电源连接的第1端、和第2端;第4电流源,其包含第1端、和与所述第2电源连接的第2端;第1开关,其包含与所述第3电流源的第2端连接的第1端、和第2端;以及第2开关,其包含第1端、和与所述第4电流源的第1端连接的第2端,其中,
所述元件切断异常检测方法包括以下步骤:准备步骤,使所述半导体装置的电路状态成为将所述第1熔断器与所述第2熔断器之间的节点、所述第1开关的第2端和所述第2开关的第1端连接起来的状态;电流设定步骤,将所述第1电流源的电流设定为所述第2电流源的电流以下,将所述第3电流源的电流设定为所述第4电流源的电流以下,将所述第1电流源的电流设定为远大于所述第4电流源的电流;转变为接通所述第1开关、断开所述第2开关的第1通断状态的步骤;转变为断开所述第1开关、接通所述第2开关的第2通断状态的步骤;以及根据所述逻辑电路的输出信号来判定所述异常状态的步骤,
或者,包括以下步骤:准备步骤,在所述第1熔断器与所述第2熔断器之间配设第3开关并且将所述第3开关与所述第1熔断器之间的节点和所述第2开关的第1端连接,将所述第3开关与所述第2熔断器之间的节点和所述第1开关的第2端连接;电流设定步骤,将所述第1电流源至所述第4电流源的电流设定为满足所述第2电流源的电流远大于所述第3电流源的电流的条件的电流值;转变为接通所述第1开关以及所述第2开关并断开所述第3开关的状态、或者断开所述第1开关以及所述第2开关并接通所述第3开关的状态的步骤;以及根据所述逻辑电路的输出信号来判定所述异常状态的步骤。
根据本发明,能够检测所串联连接的两个熔断器均短路或切断的异常切断状态。
附图说明
图1是第1实施方式的半导体装置的电路图。
图2是第2实施方式的半导体装置的电路图。
图3是示出第2实施方式的半导体装置中的控制电路的另一例的框图。
具体实施方式
以下,参照附图说明本发明实施方式的半导体装置和元件切断异常检测方法。
[第1实施方式]
图1是作为第1实施方式的半导体装置的一例的半导体装置1A的电路图。
根据图1,半导体装置1A具有调整电路10A、电流源11~14、开关SW1、开关SW2、锁存电路23、EXNOR电路24和控制电路25A。
调整电路10A具有串联连接的熔断器F1和熔断器F2。作为第1熔断器的熔断器F1和作为第2熔断器的熔断器F2各自包含第1端和第2端。熔断器F1与熔断器F2通过将熔断器F1的第2端与熔断器F2的第1端连接来串联连接。熔断器F1与熔断器F2的连接点形成节点N2。
在第1电源3与第2电源4之间形成有两条电流路径。在第一条电流路径连接有电流源电路,该电流源电路具有电流源11、12和开关SW1、SW2。具体而言,在第一条电流路径串联地连接有电流源11和电流源12。此外,在电流源11与电流源12之间串联连接有开关SW1和开关SW2。开关SW1与开关SW2的连接点形成节点N1。
作为第3电流源的电流源11包含与第1电源3连接的第1端、和第2端。作为第4电流源的电流源12包含第1端、和与第2电源4连接的第2端。
作为第1开关的开关SW1包含与电流源11的第2端连接的第1端、和与熔断器F1的第2端以及熔断器F2的第1端连接的第2端。开关SW1还包含作为控制信号的输入端的控制端。向该控制端供给控制信号CS1。
作为第2开关的开关SW2包含与开关SW1的第2端、熔断器F1的第2端以及熔断器F2的第1端连接的第1端、和与电流源12的第1端连接的第2端。开关SW2还包含作为控制信号的输入端的控制端。向该控制端供给控制信号CS2。
在第二条电流路径串联地连接有电流源13和电流源14。在电流源13与电流源14之间连接有调整电路10A。
作为第1电流源的电流源13包含与第1电源3连接的第1端、和与熔断器F1的第1端连接的第2端。作为第2电流源的电流源14包含与熔断器F2的第2端连接的第1端、和与第2电源4连接的第2端。
此外,节点N1与节点N2连接。即,节点N1和节点N2形成同一节点(以下,将该节点称为节点N1)。节点N1还经由作为缓冲器的所串联连接的2个反相器21、22而与锁存电路23连接。
判定电路中包含的锁存电路23包含:输入端,其经由反相器21、22而与开关SW1的第2端、开关SW2的第1端、熔断器F1的第2端以及熔断器F2的第1端连接;以及输出端。
作为逻辑电路的EXNOR电路24包含:第1输入端24a,其与锁存电路23的输出端连接;第2输入端24b,其与锁存电路23的输入端连接;以及输出端。该输出端与半导体装置1A的输出端子To连接。
控制电路25A包含:输入端,其被输入触发信号TRG;第1输出端,其输出控制信号CS1;以及第2输出端,其输出控制信号CS2。控制电路25A的第1输出端与开关SW1的控制端连接。控制电路25A的第2输出端与开关SW2的控制端连接。
接着,对半导体装置1A的动作进行说明。
电流源11~14分别供给电流I1~I4。向开关SW1输入作为第1控制信号的控制信号CS1。向开关SW2输入作为第2控制信号的控制信号CS2。控制信号CS1、CS2例如从控制电路25A供给。控制电路25A当被输入触发信号TRG时,生成控制信号CS1和控制信号CS2,并分别输出到开关SW1和开关SW2。
控制信号CS1在作为第1信号电平的低电平(以下,称为“L电平”)与作为第2信号电平的高电平(以下,称为“H电平”)之间转变。开关SW1的通断是根据控制信号CS1来进行控制的。开关SW2的通断是根据控制信号CS2来进行控制的。控制信号CS2以及开关SW2的通断与控制信号CS1以及开关SW1的通断相同。
锁存电路23对开关SW1和开关SW2分别处于接通状态和断开状态的第1通断状态下的节点N1的电位进行锁存。然后,使开关SW1和开关SW2的通断状态从第1通断状态转变到第2通断状态。
当开关SW1和开关SW2转变到第2通断状态时,从锁存电路23输出的信号SO1输入到第1输入端24a,并且输入到锁存电路23的信号SO2输入到第2输入端24b。信号SO1表示开关SW1接通、开关SW2断开的状态下的节点N1的电位。信号SO2表示开关SW1断开、开关SW2接通的状态下的节点N1的电位。
EXNOR电路24在控制信号CS2的信号电平为H电平的期间内,判定信号SO1、SO2的信号电平是否一致(不一致)。EXNOR电路24在信号SO1、SO2均为L电平或H电平的情况、即、双方的信号SO1、SO2一致的情况下,向输出端子To输出表示判定为一致的结果的H电平的信号OUT。另一方面,在信号SO1和信号SO2为L电平和H电平或H电平和L电平的情况、即、双方的信号SO1、SO2的信号电平不一致的情况下,EXNOR电路24向输出端子To输出表示判定为不一致的结果的L电平的信号OUT。
接着,对应用半导体装置1A来检测熔断器F1、F2的短路(非切断)和切断的状态的方法(以下,称为“状态检测方法”)进行说明。
<第1状态检测方法>
在第1状态检测方法中,设定成电流I1~I4满足下述式(1)~(3)的条件。具体而言,设定成电流I1与电流I2相等(参照下述式(1))、电流I3与电流I4相等(参照下述式(2))、电流I3(=I4)远大于电流I2(=I1)(参照下述式(3))。电流I3、I4远大于电流I1、I2是指,电流I3、I4比电流I1、I2大1位以上。
I1=I2 …(1)
I3=I4 …(2)
I2<<I3 …(3)
控制信号CS1和控制信号CS2的信号电平按照L电平→H电平→L电平转变。此外,控制信号CS2设定成在控制信号CS1的信号电平按照L电平→H电平→L电平转变以后,其信号电平按照L电平→H电平→L电平转变。通过上述控制信号CS1、CS2的设定,第2通断状态设定为开关SW1断开、开关SW2接通的状态。
对第1通断状态下的节点N1的电位、即、信号SO1进行说明。
在第1通断状态下,在熔断器F1、F2均短路的情况和熔断器F1、F2均切断的情况下,节点N1的电位为第1电源3的电位、即、H电平。此外,在熔断器F1短路、熔断器F2切断的情况下,根据上述式(3)的关系,节点N1的电位为H电平。并且,在熔断器F1切断、熔断器F2短路的情况下,根据上述式(3)的关系,节点N1的电位为第2电源4的电位、即、L电平。
锁存电路23例如在控制信号CS1的信号电平从H电平转变到L电平时、即、开关SW1断开的定时,对第1通断状态(开关SW1接通、开关SW2断开的状态)下的节点N1的电位进行锁存。
接下来,对第2通断状态下的节点N1的电位即信号SO2和信号OUT进行说明。
在第2通断状态下,在熔断器F1、F2均短路的情况和熔断器F1、F2均切断的情况下,节点N1的电位为第2电源4的电位、即、L电平。此外,在熔断器F1短路、熔断器F2切断的情况下,根据上述式(3)的关系,节点N1的电位为第1电源3的电位、即、H电平。并且,在熔断器F1切断、熔断器F2短路的情况下,根据上述式(3)的关系,节点N1的电位为L电平。
在信号SO1、SO2均为L电平或H电平的情况下,信号OUT的信号电平为H电平。另一方面,在信号SO1和信号SO2为L电平和H电平、或者H电平和L电平的情况下,信号OUT的信号电平为L电平。
根据第1状态检测方法,如果熔断器F1、F2处于在设想的状态下被切断的正常切断状态,则信号OUT的信号电平为H电平。此处,正常切断状态是熔断器F1、F2中的任一方切断、另一方短路的状态。另一方面,如果熔断器F1、F2处于在设想以外的状态下被切断的异常切断状态,则信号OUT的信号电平为L电平。此处,异常切断状态是熔断器F1、F2均切断或短路的状态。
因此,根据第1状态检测方法,在信号OUT的信号电平为L电平的情况下,能够检测出熔断器F1、F2处于异常切断状态。
此外,在检测熔断器F1、F2是否被切断(短路)、即、熔断器F1、F2的切断状态时,无需在熔断器F1、F2中流过大电流。因此,根据第1状态检测方法,能够防止发生对熔断器F1、F2的损伤。
并且,根据第1状态检测方法,即使半导体装置1A处于封装状态,也能够检测熔断器F1、F2的异常切断状态。
<第2状态检测方法>
第2状态检测方法相对于第1状态检测方法,电流I1和电流I2的设定、以及第2通断状态的设定不同,但是,其他与第1状态检测方法实质上相同。因此,在说明第2状态检测方法时,对与第1状态检测方法重复的说明,简化或省略地进行说明。
在第2状态检测方法中,设定成电流I1~I4满足上述式(2)、(3)和下述式(4)的条件。具体而言,设定成电流I1比电流I2小(参照下述式(4))、电流I3与电流I4相等(参照上述式(2))、电流I3(=I4)远大于电流I2(>I1)(参照上述式(3))。
I1<I2…(4)
控制信号CS1和控制信号CS2的信号电平按照L电平→H电平→L电平转变。在控制信号CS1的信号电平为H电平的期间内,控制信号CS2的信号电平从L电平转变为H电平。通过上述控制信号CS1、CS2的设定,在第1通断状态下,控制信号CS1和控制信号CS2分别为H电平和L电平。此外,在第2通断状态下,控制信号CS1和控制信号CS2均为H电平。
因此,在第2状态检测方法中,第1通断状态设定为开关SW1接通、开关SW2断开的状态。第2通断状态设定为开关SW1、SW2均接通的状态。此外,锁存电路23在转变为第1通断状态(开关SW1接通、开关SW2断开的状态)之后且转变为第2通断状态(开关SW1、SW2均接通的状态)之前,对节点N1的电位进行锁存。即,对第1通断状态下的节点N1的电位进行锁存。
第2状态检测方法中的信号SO1、信号SO2和信号OUT的信号电平的转变与第1状态检测方法中的信号SO1、信号SO2和信号OUT的信号电平的转变相同。因此,如果从EXNOR电路24输出了L电平的信号OUT,则能够检测出熔断器F1、F2处于异常切断状态。根据第2状态检测方法,能够获得与第1状态检测方法相同的效果。
<第3状态检测方法>
第3状态检测方法相对于第1状态检测方法,电流I3和电流I4的设定以及熔断器F1、F2均短路的情况下的信号SO1的信号电平不同,但是,其他与第1状态检测方法实质上相同。因此,在说明第3状态检测方法时,对与第1状态检测方法重复的说明,简化或省略地进行说明。
在第3状态检测方法中,设定成电流I1~I4满足上述式(1)、(3)和下述式(5)的条件。具体而言,设定成电流I1与电流I2相等(参照上述式(1))、电流I3比电流I4小(参照下述式(5))、电流I3(<I4)远大于电流I2(=I1)(参照上述式(3))。
I3<I4…(5)
在第1通断状态下,在熔断器F1、F2均短路的情况下,根据上述式(3)和(5)的关系,节点N1的电位为第2电源4的电位。即,信号SO1的信号电平为L电平。另外,熔断器F1、F2均切断的情况、熔断器F1短路、熔断器F2切断的情况和熔断器F1切断、熔断器F2短路的情况下的信号SO1的信号电平与第1状态检测方法相同。
此外,在第2通断状态下,熔断器F1、F2均短路的情况、熔断器F1、F2均切断的情况、熔断器F1短路,熔断器F2切断的情况和熔断器F1切断、熔断器F2短路的情况下的信号SO2的信号电平与第1状态检测方法相同。
在熔断器F1、F2均短路的情况下,信号OUT的信号电平为表示一致的H电平。此外,熔断器F1、F2均切断的情况、熔断器F1短路、熔断器F2切断的情况和熔断器F1切断、熔断器F2短路的情况下的信号OUT的信号电平与第1状态检测方法相同。
此外,在第3状态检测方法中,在熔断器F1、F2均短路的情况下,根据上述式(1)、(3)和(5)的条件,半导体装置1A内的消耗电流不为零。对半导体装置1A内的消耗电流进行说明,在上述的第1状态检测方法和第2状态检测方法中,在任何情况下,都不产生消耗电流。即,消耗电流为零。此外,在第3状态检测方法中,在除了熔断器F1、F2均短路的情况以外的3种情况下,半导体装置1A内的消耗电流为零。
在第3状态检测方法中,除了熔断器F1、F2处于正常切断状态的情况以外,还在熔断器F1、F2均短路的情况下,信号OUT的信号电平为H电平。乍一看,熔断器F1、F2处于正常切断状态的情况与熔断器F1、F2均短路的熔断器F1、F2的异常切断状态似乎无法区分。但是,在第3状态检测方法中,在熔断器F1、F2处于正常切断状态的情况下的半导体装置1A内的消耗电流和熔断器F1、F2均短路的情况下的半导体装置1A内的消耗电流中,产生电流的有无那样的明显差异。
根据第3状态检测方法,能够获得与第1状态检测方法和第2状态检测方法相同的效果。此外,根据第3状态检测方法,根据信号OUT的信号电平和半导体装置1A内的消耗电流的2个信息,能够更加详细地判别熔断器F1、F2的异常切断状态。具体而言,能够判别是熔断器F1、F2的异常切断状态中的、熔断器F1、F2均短路的状态、还是熔断器F1、F2均切断的状态。
另外,关于上述第3状态检测方法,说明了电流I1与电流I2相等的情况、即、上述式(1)成立的情况,但是,电流I1也可以不一定与电流I2相等。电流I1也可以比电流I2小。该情况下的信号SO1、SO2、OUT和消耗电流的有无与电流I1等于电流I2的情况下的信号SO1、SO2、OUT和消耗电流的有无相同。换言之,在第3状态检测方法中,电流I1只要为电流I2以下(I1≤I2)即可。
根据本实施方式,能够检测出异常切断状态,该异常切断状态是熔断器F1、F2均短路的状态或熔断器F1、F2均切断的状态。此外,根据本实施方式,即使半导体装置1A处于封装状态,也能够检测出熔断器F1、F2是否处于正常切断状态(异常切断状态)。并且,能够在不损伤熔断器F1、F2的情况下,检测出熔断器F1、F2是否处于正常切断状态。
此外,如果应用第3状态检测方法,则能够检测出处于熔断器F1、F2的异常切断状态中的、熔断器F1、F2均短路的状态和熔断器F1、F2均切断的状态的哪一个状态。
[第2实施方式]
图2是作为第2实施方式的半导体装置的一例的半导体装置1B的电路图。图2所示的半导体装置1B处于检测熔断器F1、F2的短路和切断的状态的状态(以下,称为“状态检测模式”)。
半导体装置1B相对于半导体装置1A,在替代调整电路10A和控制电路25A而具有调整电路10B和控制电路25B的方面、开关SW1的第2端和开关SW2的第1端的连接目的地、省略了锁存电路23的方面不同,但是其他方面相同。因此,在本实施方式中,以上述不同的方面为中心进行说明,省略与半导体装置1A重复的说明。
根据图2,半导体装置1B具有调整电路10B、电流源11~14、开关SW1、开关SW2、EXNOR电路24和控制电路25B。关于半导体装置1B,与半导体装置1A同样,具有电流源11、12和开关SW1、SW2的电流源电路与第一条电流路径连接,但是,电流源电路的结构、即、开关SW1的第2端和开关SW2的第1端的连接目的地不同。
调整电路10B具有串联连接的熔断器F1以及熔断器F2、和作为第1开关的开关SW3。开关SW3包含与熔断器F1的第2端连接的第1端、与熔断器F2的第1端连接的第2端、和被输入作为控制信号的控制信号CS1的控制端。
开关SW3的第1端除了熔断器F1的第2端以外,还与作为第3开关的开关SW2的第1端连接。开关SW3的第1端、熔断器F1的第2端和开关SW2的第1端的连接点形成节点N3。并且,节点N3经由反相器27而与第1输入端24a连接。
开关SW3的第2端除了熔断器F2的第1端以外,还与作为第2开关的开关SW1的第2端连接。开关SW3的第2端、熔断器F2的第1端和开关SW1的第2端的连接点形成节点N4。节点N4经由反相器28而与第2输入端24b连接。
控制电路25B包含:输入端,其被输入触发信号TRG;以及输出端,其输出作为控制信号的控制信号CS1。控制电路25B的输出端与开关SW1、SW2、SW3的各控制端连接。
开关SW3是以与开关SW1、SW2相反的通断状态通断的开关。具体而言,在开关SW1、SW2处于断开状态时,SW3为接通状态。此外,在开关SW1、SW2处于接通状态时,SW3为断开状态。
接着,对半导体装置1B的动作进行说明。
电流源11~14分别供给电流I1~I4。向开关SW1、SW2、SW3的各控制端输入控制信号CS1。
控制信号CS1例如从控制电路25B供给。控制电路25B当被输入触发信号TRG时,生成控制信号CS1,分别输出到开关SW1、SW2、SW3的各控制端。开关SW1、SW2、SW3根据控制信号CS1来控制为断开状态或接通状态。
半导体装置1B能够在通常模式与状态检测模式之间进行切换,其中通常模式是不检测熔断器F1、F2的短路和切断的状态的状态。通常模式和状态检测模式是通过切换控制信号CS1的信号电平来被切换的。
例如,在控制信号CS1的信号电平为L电平的情况下,半导体装置1B的模式为通常模式,在控制信号CS1的信号电平为H电平的情况下,半导体装置1B的模式为状态检测模式。在通常模式中,开关SW1、SW2、SW3分别处于断开状态、断开状态和接通状态。在状态检测模式中,开关SW1、SW2、SW3分别处于接通状态、接通状态和断开状态。
当半导体装置1B从通常模式转变到状态检测模式时,开关SW1、SW2、SW3分别转变到接通状态、接通状态和断开状态。在状态检测模式中,信号SO1输入到第1输入端24a,并且,信号SO2输入到第2输入端24b。信号SO1是通过反相器27将节点N3的电位反转后的信号。信号SO2是通过反相器28将节点N4的电位反转后的信号。
作为逻辑电路的EXNOR电路24在控制信号CS1的信号电平为H电平的期间、即、状态检测模式时,判定信号SO1、SO2的信号电平是否一致(不一致)。
接着,对应用了半导体装置1B的熔断器F1、F2的状态检测方法(以下,称为“第4状态检测方法”)进行说明。
在第4状态检测方法中,设定成电流I3、I4远大于电流I1、I2。另外,如果电流I3、I4远大于电流I1、I2,则电流I1与电流I2的大小关系以及电流I3与电流I4的大小关系是任意的。即,电流I1可以等于电流I2,也可以与电流I2不同。电流I3可以等于电流I4,也可以与电流I4不同。但是,在根据电流I3、I4远大于电流I1、I2的条件,在I2<I1和I4<I3的情况下,电流I1也设定成满足远小于电流I4(I1<<I4)。
在状态检测模式中,对于节点N3的电位而言,在熔断器F1短路的情况下,由于I3>>I2而成为H电平。此外,在熔断器F1切断的情况下,根据电流I2而成为L电平。因此,在熔断器F1短路的情况下,信号SO1的信号电平为L电平,在熔断器F1切断的情况下,信号SO1的信号电平为H电平。
对于节点N4的电位而言,在熔断器F2短路的情况下,由于I4>>I1而成为L电平。此外,在熔断器F2切断的情况下,根据电流I1而成为H电平。因此,在熔断器F2短路的情况下,信号SO2的信号电平为H电平,在熔断器F2切断的情况下,信号SO2的信号电平为L电平。
与信号OUT的信号电平以及信号OUT的信号电平对应的熔断器F1、F2的短路和切断的状态与第1状态检测方法相同。即,在第4状态检测方法中,能够检测出如下情况:在信号OUT的信号电平为H电平的情况下,熔断器F1、F2处于正常切断状态,在信号OUT的信号电平为L电平的情况下,熔断器F1、F2处于异常切断状态。
根据本实施方式,能够检测熔断器F1、F2的异常切断状态。此外,即使半导体装置1B处于封装状态,也能够检测出熔断器F1、F2是否处于正常切断状态(异常切断状态)。并且,能够在不损伤熔断器F1、F2的情况下,检测出熔断器F1、F2是否处于正常切断状态。
另外,本发明不仅限于上述实施方式,在实施阶段,除了上述例子以外,还能够以其它各种方式实施,能够在不脱离发明主旨的范围内进行各种省略、置换和变更。
例如,在上述的实施方式中,说明了半导体装置1A、1B分别具有控制电路25A、25B的例子,但是,半导体装置1A、1B不限于该例子。半导体装置1A也可以不一定具有控制电路25A。省略了控制电路25A的半导体装置1A也可以构成为从设置于半导体装置1A的外部的控制电路分别向开关SW1、SW2的各控制端供给控制信号CS1、CS2。此外,半导体装置1A也可以构成为对于开关SW1、SW2应用能够通过手动进行通断的开关。
上述的半导体装置1A是在节点N1与锁存电路23的输入端之间连接有反相器21、22的例子,但是,也可以不一定连接有反相器21、22。
半导体装置1B也可以不一定具有控制电路25B。省略了控制电路25B的半导体装置1B也可以构成为从设置于半导体装置1B的外部的控制电路分别向开关SW1、SW2、SW3的各控制端供给控制信号CS1。此外,半导体装置1B也可以构成为对于开关SW1~SW3应用能够通过手动进行通断的开关。
在上述的实施方式中,说明了半导体装置1A、1B具有作为逻辑电路的EXNOR电路24的例子,但是,半导体装置1A、1B不限于该例子。逻辑电路也可以构成为,在输入到锁存电路23的信号与从锁存电路23输出的信号不一致的情况下,输出H电平的信号。即,半导体装置1A、1B也可以替代EXNOR电路24,具有EXOR电路。
此外,逻辑电路只要能够判定输入到锁存电路23的信号与从锁存电路23输出的信号的一致或不一致即可,其结构是任意的。即,逻辑电路也可以不一定是具有EXNOR电路24、EXOR电路的结构。例如,也可以替代EXNOR电路24、EXOR电路,例如具有将AND元件、OR元件和反相器等多个逻辑元件连接而构成的、与EXNOR电路24或EXOR电路等效的电路。
另外,半导体装置1B构成为开关SW1以及开关SW2与开关SW3相互排他性地进行通断动作即可,不一定限于图2所示的例子。半导体装置1B例如也可以构成为具有开关SW1~SW3和图3所示的控制电路25C,根据控制信号CS来对开关SW3进行通断控制,根据控制信号CSX来对开关SW1和开关SW2进行通断控制。
在该半导体装置1B中,作为第2控制信号的控制信号CSX是作为第1控制信号的控制信号CS的反转信号。即,控制信号CSX是信号电平与控制信号CS的信号电平排他性地转变的控制信号。此外,开关SW1~SW3是基于输入到控制端的控制信号的通断状态为相同的通断状态的开关。作为第1开关的开关SW3包含被输入控制信号CS的控制端。作为第2开关的开关SW1和作为第3开关的开关SW2分别包含被输入控制信号CSX的控制端。
此外,作为其他结构,半导体装置1B也可以是如下结构:具有基于输入到控制端的控制信号的通断状态为相同的通断状态的开关SW1~SW3、和控制电路25B,还具有反相器,该反相器连接在开关SW3的控制端与控制电路25B的输出端之间。
这些实施方式及其变形被包含在发明的范围、主旨内,并且被包含在权利要求书所记载的发明及其均等的范围内。

Claims (8)

1.一种半导体装置,其特征在于,其具有:
调整电路,其是将经由第1电流源而与第1电源连接的第1熔断器和经由第2电流源而与第2电源连接的第2熔断器串联连接而成的;
电流源电路,其连接在所述第1电源与所述第2电源之间,向所述调整电路供给规定的电流;以及
判定电路,其根据基于从所述调整电路输出的电压的信号,判定第1熔断器以及第2熔断器的切断或连接的状态是否异常。
2.根据权利要求1所述的半导体装置,其中,
所述半导体装置还具有所述第1电流源和所述第2电流源,
所述第1熔断器包含与所述第1电流源连接的第1端、和第2端,
所述第2熔断器包含第1端、和与所述第2电流源连接的第2端,
所述第1电流源包含与所述第1电源连接的第1端、和第2端,
所述第2电流源包含第1端、和与所述第2电源连接的第2端,
所述调整电路是将所述第1熔断器的第2端与所述第2熔断器的第1端连接而构成的,
所述电流源电路具有:
第3电流源,其包含与所述第1电源连接的第1端、和第2端;
第4电流源,其包含第1端、和与所述第2电源连接的第2端;
第1开关,其包含与所述第3电流源的第2端连接的第1端、和与所述第1熔断器的第2端以及所述第2熔断器的第1端连接的第2端;以及
第2开关,其包含与所述第1开关的第2端、所述第1熔断器的第2端以及所述第2熔断器的第1端连接的第1端、和与所述第4电流源的第1端连接的第2端,
所述判定电路具有:
锁存电路,其包含与所述第1开关的第2端、所述第2开关的第1端、所述第1熔断器的第2端以及所述第2熔断器的第1端连接的输入端、和输出端;以及
逻辑电路,其包含:第1输入端,其与所述锁存电路的输出端连接;第2输入端,其与所述锁存电路的输入端连接;以及输出端,其输出表示对输入到所述第1输入端的信号与输入到所述第2输入端的信号的一致或不一致进行判定而得到的结果的信号。
3.根据权利要求2所述的半导体装置,其中,
所述半导体装置还具有控制电路,该控制电路生成对所述第1开关的通断进行控制的第1控制信号和对所述第2开关的通断进行控制的第2控制信号,
所述第1开关构成为包含被输入所述第1控制信号的控制端,
所述第2开关构成为包含被输入所述第2控制信号的控制端。
4.根据权利要求1所述的半导体装置,其中,
所述半导体装置还具有所述第1电流源和所述第2电流源,
所述第1熔断器包含与所述第1电流源连接的第1端、和第2端,
所述第2熔断器包含第1端、和与所述第2电流源连接的第2端,
所述第1电流源包含与所述第1电源连接的第1端、和第2端,
所述第2电流源包含第1端、和与所述第2电源连接的第2端,
所述调整电路还具有能够使所述第1熔断器的第2端与所述第2熔断器的第1端之间通断的第1开关,并且是经由所述第1开关将所述第1熔断器与所述第2熔断器串联连接而构成的,
所述电流源电路具有:
第3电流源,其包含与所述第1电源连接的第1端、和第2端;
第4电流源,其包含第1端、和与所述第2电源连接的第2端;
第2开关,其包含与所述第3电流源的第2端连接的第1端、和与所述第2熔断器的第1端以及所述第1开关的第2端连接的第2端;以及
第3开关,其包含与所述第1熔断器的第2端以及所述第1开关的第1端连接的第1端、和与所述第4电流源的所述第1端连接的第2端,
所述判定电路由逻辑电路构成,该逻辑电路包含:第1输入端,其与所述第1开关的第1端、所述第3开关的第1端以及所述第1熔断器的第2端连接;第2输入端,其与所述第1开关的第2端、所述第2开关的第2端以及所述第2熔断器的第1端连接;以及输出端,其输出表示对输入到所述第1输入端的信号与输入到所述第2输入端的信号的一致或不一致进行判定而得到的结果的信号。
5.根据权利要求4所述的半导体装置,其中,
所述半导体装置还具有控制电路,该控制电路生成控制信号,该控制信号在第1信号电平与第2信号电平之间转变,
所述第1开关包含被输入所述控制信号的控制端,并且构成为当被输入所述第1信号电平的所述控制信号时接通,当被输入所述第2信号电平的所述控制信号时断开,
所述第2开关包含被输入所述控制信号的控制端,并且构成为当被输入所述第1信号电平的所述控制信号时断开,当被输入所述第2信号电平的所述控制信号时接通,
所述第3开关包含被输入所述控制信号的控制端,并且构成为当被输入所述第1信号电平的所述控制信号时断开,当被输入所述第2信号电平的所述控制信号时接通。
6.根据权利要求4所述的半导体装置,其中,
所述半导体装置还具有控制电路,该控制电路生成如下控制信号:第1控制信号,其在第1信号电平与第2信号电平之间转变;以及第2控制信号,其信号电平与所述第1控制信号的信号电平排他性地转变,
所述第1开关构成为包含被输入所述第1控制信号的控制端,
所述第2开关和所述第3开关构成为包含被输入所述第2控制信号的控制端。
7.一种元件切断异常检测方法,其特征在于,检测权利要求1所述的半导体装置的所述第1熔断器和所述第2熔断器双方连接或双方切断的异常状态,所述半导体装置具有所述电流源电路,所述电流源电路具有:第3电流源,其包含与所述第1电源连接的第1端、和第2端;第4电流源,其包含第1端、和与所述第2电源连接的第2端;第1开关,其包含与所述第3电流源的第2端连接的第1端、和第2端;以及第2开关,其包含第1端、和与所述第4电流源的第1端连接的第2端,
该元件切断异常检测方法包括以下步骤:
准备步骤,使所述半导体装置的电路状态成为将所述第1熔断器与所述第2熔断器之间的节点、所述第1开关的第2端和所述第2开关的第1端连接起来的状态;
电流设定步骤,将所述第1电流源的电流设定为所述第2电流源的电流以下,将所述第3电流源的电流设定为所述第4电流源的电流以下,将所述第1电流源的电流设定为远大于所述第4电流源的电流;
转变为接通所述第1开关、断开所述第2开关的第1通断状态的步骤;
转变为断开所述第1开关、接通所述第2开关的第2通断状态的步骤;以及
根据所述逻辑电路的输出信号来判定所述异常状态的步骤。
8.一种元件切断异常检测方法,其特征在于,检测权利要求1所述的半导体装置的所述第1熔断器和所述第2熔断器双方连接或双方切断的异常状态,所述半导体装置具有所述电流源电路,所述电流源电路具有:第3电流源,其包含与所述第1电源连接的第1端、和第2端;第4电流源,其包含第1端、和与所述第2电源连接的第2端;第1开关,其包含与所述第3电流源的第2端连接的第1端、和第2端;以及第2开关,其包含第1端、和与所述第4电流源的第1端连接的第2端,
该元件切断异常检测方法包括以下步骤:
准备步骤,关于所述半导体装置的电路状态,在所述第1熔断器与所述第2熔断器之间配设第3开关并且将所述第3开关与所述第1熔断器之间的节点和所述第2开关的第1端连接,将所述第3开关与所述第2熔断器之间的节点和所述第1开关的第2端连接;
电流设定步骤,将所述第1电流源至所述第4电流源的电流设定为满足所述第2电流源的电流远大于所述第3电流源的电流的条件的电流值;
转变为接通所述第1开关以及所述第2开关并断开所述第3开关的状态、或者断开所述第1开关以及所述第2开关并接通所述第3开关的状态的步骤;以及
根据所述逻辑电路的输出信号来判定所述异常状态的步骤。
CN202110324132.XA 2020-03-30 2021-03-26 半导体装置和元件切断异常检测方法 Pending CN113466743A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020061155A JP7370291B2 (ja) 2020-03-30 2020-03-30 半導体装置
JP2020-061155 2020-03-30

Publications (1)

Publication Number Publication Date
CN113466743A true CN113466743A (zh) 2021-10-01

Family

ID=77854688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110324132.XA Pending CN113466743A (zh) 2020-03-30 2021-03-26 半导体装置和元件切断异常检测方法

Country Status (3)

Country Link
US (1) US11676789B2 (zh)
JP (1) JP7370291B2 (zh)
CN (1) CN113466743A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340656A (ja) * 1999-05-28 2000-12-08 Fujitsu Ltd トリミング回路
JP4819407B2 (ja) 2005-06-09 2011-11-24 株式会社リコー トリミング回路を有する半導体装置、そのトリミング方法及びその製造方法
JP4865302B2 (ja) 2005-11-11 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4267664B2 (ja) 2007-01-16 2009-05-27 シャープ株式会社 基準電流源回路および赤外線信号処理回路
JP6073705B2 (ja) * 2013-02-26 2017-02-01 エスアイアイ・セミコンダクタ株式会社 ヒューズ回路及び半導体集積回路装置
JP2020150401A (ja) 2019-03-13 2020-09-17 新日本無線株式会社 差動増幅器のオフセット調整方法

Also Published As

Publication number Publication date
US20210304997A1 (en) 2021-09-30
JP2021163786A (ja) 2021-10-11
JP7370291B2 (ja) 2023-10-27
US11676789B2 (en) 2023-06-13

Similar Documents

Publication Publication Date Title
US7902903B2 (en) Programmable efuse and sense circuit
US7629802B2 (en) Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination
US7573273B2 (en) Fuse cutting test circuit, fuse cutting test method, and semiconductor circuit
CN101882469B (zh) 保险丝电路、系统和方法
US10187052B2 (en) Device and method for internal reset signal generation
JP5487568B2 (ja) 半導体装置
JPH11239105A (ja) 光送信器、および、それを用いた光伝送システム
CN112889194B (zh) 电力分配装置、电力分配方法及计算机程序
US6490142B1 (en) Fuse protected shunt regulator having improved control characteristics
CN113466743A (zh) 半导体装置和元件切断异常检测方法
US7668033B2 (en) Fuse circuit
US11394193B2 (en) Power supply system, power supply system control method, and circuit board
US8179189B2 (en) Trimming circuit
US7403432B2 (en) Differential read-out circuit for fuse memory cells
JP2007158104A (ja) ヒューズ回路を有する半導体集積回路及びその製造方法
KR20030019198A (ko) 프로그램값 판정회로, 이것을 갖는 반도체 집적회로 장치및 프로그램값 판정방법
JP6874974B2 (ja) 不具合判定装置、電源装置、不具合判定装置の判定方法及びプログラム
JP2009194139A (ja) 半導体装置及びその制御方法
US20240329681A1 (en) Constant current circuit, timer circuit, one-shot multivibrator circuit, and semiconductor integrated circuit
WO2024142801A1 (ja) 車載装置、制御方法及びプログラム
KR19980014817A (ko) 반도체 메모리 장치의 리페어 정보 저장 및 검출 회로
KR100632617B1 (ko) 리페어 회로
US7518397B2 (en) Chip with in-circuit programability
JP6583321B2 (ja) 給電制御回路および給電制御方法
JP2023006267A (ja) 充電制御回路、充電制御装置、及びバッテリ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Nagano

Applicant after: ABLIC Inc.

Address before: Tokyo, Japan

Applicant before: ABLIC Inc.