CN113451416B - 功率器件及其制备方法 - Google Patents

功率器件及其制备方法 Download PDF

Info

Publication number
CN113451416B
CN113451416B CN202110724386.0A CN202110724386A CN113451416B CN 113451416 B CN113451416 B CN 113451416B CN 202110724386 A CN202110724386 A CN 202110724386A CN 113451416 B CN113451416 B CN 113451416B
Authority
CN
China
Prior art keywords
layer
passivation layer
metal electrode
wide bandgap
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110724386.0A
Other languages
English (en)
Other versions
CN113451416A (zh
Inventor
郭锦鹏
蔡文必
郭飞
周永田
胡洪兴
陶永洪
王勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Xiamen Sanan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Integrated Circuit Co Ltd filed Critical Xiamen Sanan Integrated Circuit Co Ltd
Priority to CN202110724386.0A priority Critical patent/CN113451416B/zh
Publication of CN113451416A publication Critical patent/CN113451416A/zh
Priority to US17/705,906 priority patent/US20220310822A1/en
Application granted granted Critical
Publication of CN113451416B publication Critical patent/CN113451416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures

Abstract

一种功率器件及其制备方法，涉及半导体器件技术领域。该功率器件包括：宽带隙衬底；设置于宽带隙衬底上的宽带隙漂移层；设置于宽带隙漂移层中的有源区和边缘终端区；设置于宽带隙漂移层上，且被配置为从有源区边缘开始覆盖边缘终端区表面的第一钝化层；设置于有源区上且与有源区之间为肖特基接触的金属电极层；金属电极层具有高出第一钝化层的台阶，台阶具有朝向第一钝化层且与第一钝化层相接的第一侧面，在相接处形成有朝向边缘终端区的第一夹角a2；填充第一夹角a2的第一材料层；设置于第一材料层上的第二钝化层；第一材料层的材料的膨胀系数为a，金属电极层的材料的膨胀系数为b，第二钝化层的材料的膨胀系数为c，其中，a>b>c。

Description

功率器件及其制备方法
技术领域
本公开涉及半导体器件技术领域，具体而言，涉及一种功率器件及其制备方法。
背景技术
半导体功率器件作为电力电子电路中的核心器件用来实现电能的高效传输、转换及其过程中的有效精确控制，实现对电能的优质、高效的利用。正是由于功率半导体器件的研究和发展，才使得电力电子技术朝小型化、大容量、高频化、高效节能、高可靠性和低成本的方向发展。
传统的半导体功率器件为防止外界水汽与可动离子(诸如，钠)对器件内部结构造成影响，通常会在功率器件的终端区域覆盖一直延伸至正面电极表面的钝化层。然而，这种功率器件在进行TCT(Temperature Cycle Test，温度循环测试)或者TS(Thermal Shock，热冲击)等可靠性测试时，由于封装器件内的塑封体、正面电极和钝化层的热膨胀系数失配，因此它们之间会因相互挤压而产生应力，过大的应力将导致钝化层在正面电极层的台阶处发生裂纹。如此，将会降低器件防水汽侵蚀的能力，从而影响器件的可靠性。
发明内容
为提高器件的可靠性，本公开提供一种功率器件及其制备方法。
本公开的一方面，提供一种功率器件，该功率器件包括：宽带隙衬底；设置于所述宽带隙衬底上的宽带隙漂移层；设置于所述宽带隙漂移层中的有源区和边缘终端区，所述有源区和所述边缘终端区从所述宽带隙漂移层内向背离所述宽带隙衬底的表面延伸；设置于宽带隙漂移层上的第一钝化层，所述第一钝化层被配置为从所述有源区边缘开始覆盖所述边缘终端区表面；设置于所述有源区上的金属电极层，所述金属电极层与所述有源区之间为肖特基接触；所述金属电极层具有高出所述第一钝化层的台阶，所述台阶具有朝向所述第一钝化层的第一侧面，所述第一侧面与所述第一钝化层相接，在相接处形成有朝向所述边缘终端区的第一夹角a2；填充所述第一夹角a2的第一材料层，第一材料层设置在金属电极层和第一钝化层上；设置于所述第一材料层上的第二钝化层；所述第一材料层的材料的膨胀系数为a，所述金属电极层的材料的膨胀系数为b，所述第二钝化层的材料的膨胀系数为c，其中，a>b>c。
本公开的另一方面，提供一种功率器件，该功率器件包括：宽带隙衬底；设置于所述宽带隙衬底上的宽带隙漂移层；设置于所述宽带隙漂移层中的有源区，所述有源区从带隙漂移层内向背离所述宽带隙衬底的表面延伸；设置于宽带隙漂移层上的第一钝化层，所述第一钝化层从所述有源区边缘向背离所述有源区的方向延伸；设置于所述有源区上的金属电极层，所述金属电极层与所述有源区之间为肖特基接触，所述金属电极层高出所述第一钝化层设置，且与所述第一钝化层相接；覆盖所述金属电极层和第一钝化层的相接处的第一材料层，第一材料层设置在金属电极层和第一钝化层上；设置于所述第一材料层上的第二钝化层；所述第一材料层的材料的膨胀系数为a，所述金属电极层的材料的膨胀系数为b，所述第二钝化层的材料的膨胀系数为c，其中，a>b>c。
本公开的又一方面，提供一种功率器件，该功率器件包括：宽带隙衬底；设置于所述宽带隙衬底上的宽带隙漂移层；设置于所述宽带隙漂移层中的有源区和边缘终端区，所述有源区和所述边缘终端区从所述宽带隙漂移层内向背离所述宽带隙衬底的表面延伸；设置于宽带隙漂移层上的第一钝化层，所述第一钝化层被配置为从所述有源区边缘开始覆盖所述边缘终端区表面；设置于所述有源区上的金属电极层，所述金属电极层与所述有源区之间为肖特基接触，所述金属电极层具有高出所述第一钝化层的台阶，所述台阶具有朝向所述第一钝化层的第一侧面，所述第一侧面与所述第一钝化层相接，在相接处形成有朝向所述边缘终端区的第一夹角a2，所述金属电极层背离所述宽带隙漂移层的表面设置有用于电气连接的焊接区；第一材料层，第一材料层设置在金属电极层和第一钝化层上，所述第一材料层被配置为以相比所述第一夹角a2更平缓的角度从所述焊接区边缘向所述第一钝化层延伸并覆盖所述第一钝化层部分表面；设置于所述第一材料层上的第二钝化层；所述第一材料层的材料的膨胀系数为a，所述金属电极层的材料的膨胀系数为b，所述第二钝化层的材料的膨胀系数为c，其中，a>b>c。
本公开的再一方面，提供一种功率器件的制备方法，该制备方法包括：提供第一器件结构，第一器件结构包括宽带隙衬底，设置于宽带隙衬底上的宽带隙漂移层，设置于宽带隙漂移层中的有源区和边缘终端区，有源区和边缘终端区从宽带隙漂移层内向背离宽带隙衬底的表面延伸，设置于宽带隙漂移层上的第一钝化层，第一钝化层被配置为从有源区边缘开始覆盖边缘终端区表面，设置于有源区上的金属电极层，金属电极层与有源区之间为肖特基接触，金属电极层具有高出第一钝化层的台阶，台阶具有朝向第一钝化层的第一侧面和背离宽带隙漂移层的顶面，第一侧面与第一钝化层相接，在相接处形成有朝向边缘终端区的第一夹角a2；在金属电极层和第一钝化层上形成一层第一材料层，第一材料层，在金属电极层向第一钝化层延伸的方向上，以斜坡的方式延伸；在第一材料层形成光阻，形成第一窗口，第一窗口底部露出在顶面的中间区域的第一材料层；采用光刻工艺去除金属电极层顶面中间区域的第一材料层；在第一材料层上形成第二钝化层；第一材料层的材料的膨胀系数为a，金属电极层的材料的膨胀系数为b，第二钝化层的材料的膨胀系数为c，其中，a>b>c。
本公开的再一方面，提供另一种功率器件的制备方法，该制备方法包括：提供第一器件结构，第一器件结构包括宽带隙衬底，设置于宽带隙衬底上的宽带隙漂移层，设置于宽带隙漂移层中的有源区和边缘终端区，有源区和边缘终端区从宽带隙漂移层内向背离宽带隙衬底的表面延伸，设置于宽带隙漂移层上的第一钝化层，第一钝化层被配置为从有源区边缘开始覆盖边缘终端区表面，设置于有源区上的金属电极层，金属电极层与有源区之间为肖特基接触，金属电极层具有高出第一钝化层的台阶，台阶具有朝向第一钝化层的第一侧面和背离宽带隙漂移层的顶面，第一侧面与第一钝化层相接，在相接处形成有朝向边缘终端区的第一夹角a2；在金属电极层和第一钝化层上形成一层第一材料层，第一材料层，在金属电极层向第一钝化层延伸的方向上，以斜坡的方式延伸；在第一材料层形成光阻，形成第二窗口，第二窗口底部露出在顶面的焊接区域的第一材料层，焊接区域用于电气连接；采用光刻工艺去除金属电极层顶面焊接区域的第一材料层；在第一材料层上形成第二钝化层；第一材料层的材料的膨胀系数为a，金属电极层的材料的膨胀系数为b，第二钝化层的材料的膨胀系数为c，其中，a>b>c。
采用本公开提供的功率器件及其制备方法，器件的可靠性能够得到提高。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本公开的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本公开实施例提供的功率器件的结构示意图之一；
图2为本公开实施例提供的功率器件的结构示意图之二；
图3为本公开实施例提供的功率器件的结构示意图之三；
图4为本公开实施例提供的功率器件的结构示意图之四；
图5为本公开实施例提供的功率器件的结构示意图之五；
图6为本公开实施例提供的功率器件的结构示意图之六；
图7为本公开实施例提供的功率器件的结构示意图之七；
图8为本公开实施例提供的功率器件的结构示意图之八；
图9为本公开实施例提供的功率器件的制备方法的流程示意图之一；
图10为本公开实施例提供的功率器件的制备过程结构示意图之一；
图11为本公开实施例提供的功率器件的制备过程结构示意图之二；
图12为本公开实施例提供的功率器件的制备过程结构示意图之三；
图13为本公开实施例提供的功率器件的制备过程结构示意图之四；
图14为本公开实施例提供的功率器件的制备过程结构示意图之五；
图15为本公开实施例提供的功率器件的制备方法的流程示意图之二；
图16为本公开实施例提供的功率器件的制备过程结构示意图之六；
图17为本公开实施例提供的功率器件的制备过程结构示意图之七。
图标：10-宽带隙衬底；20-宽带隙漂移层；21-有源区；22-边缘终端区；30-第一钝化层；40-金属电极层；41-焊接区；42-台阶；421-第一侧面；a2-第一夹角；50-第一材料层；60-第二钝化层；d1-第一钝化层与金属电极层的接触点；d2-与d1距离最短的点；q-第二夹角；70-保护层；80-欧姆金属层；90-背面电极层；92-光阻；921-第一窗口；922-第二窗口。
具体实施方式
下文陈述的实施方式表示使得本领域技术人员能够实践所述实施方式所必需的信息，并且示出了实践所述实施方式的最佳模式。在参照附图阅读以下描述之后，本领域技术人员将了解本公开的概念，并且将认识到本文中未具体提出的这些概念的应用。应理解，这些概念和应用属于本公开和随附权利要求的范围内。
应当理解，虽然术语第一、第二等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区域分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可称为第二元件，并且类似地，第二元件可称为第一元件。如本文所使用，术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。
应当理解，当一个元件(诸如层、区域或衬底)被称为“在另一个元件上”或“延伸到另一个元件上”时，其可以直接在另一个元件上或直接延伸到另一个元件上，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在介于中间的元件。同样，应当理解，当元件(诸如层、区域或衬底)被称为“在另一个元件之上”或“在另一个元件之上延伸”时，其可以直接在另一个元件之上或直接在另一个元件之上延伸，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在介于中间的元件。还应当理解，当一个元件被称为“连接”或“耦接”到另一个元件时，其可以直接连接或耦接到另一个元件，或者可以存在介于中间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在介于中间的元件。
诸如“在…下方”或“在…上方”或“上部”或“下部”或“水平”或“垂直”的相关术语在本文中可用来描述一个元件、层或区域与另一个元件、层或区域的关系，如图中所示出。应当理解，这些术语和上文所论述的那些术语意图涵盖装置的除图中所描绘的取向之外的不同取向。
本文中使用的术语仅用于描述特定实施方式的目的，而且并不意图限制本公开。如本文所使用，除非上下文明确地指出，否则单数形式“一”、“一个”和“所述”意图同样包括复数形式。还应当理解，当在本文中使用时，术语“包括”指明存在所述特征、整数、步骤、操作、元件和/或部件，但并不排除存在或者增添一个或多个其他特征、整数、步骤、操作、元件、部件和/或上述各项的组。
除非另外定义，否则本文中使用的所有术语(包括技术术语和科学术语)的含义与本公开所属领域的普通技术人员通常理解的含义相同。还应当理解，本文所使用的术语应解释为含义与它们在本说明书和相关领域的情况下的含义一致，而不能以理想化或者过度正式的意义进行解释，除非本文中已明确这样定义。
本公开提供一种功率器件，该功率器件包括：宽带隙衬底10；设置于宽带隙衬底10上的宽带隙漂移层20；设置于宽带隙漂移层20中的有源区21和边缘终端区22，有源区21和边缘终端区22从宽带隙漂移层20内向背离宽带隙衬底10的表面延伸；设置于宽带隙漂移层20上的第一钝化层30，第一钝化层30被配置为从有源区21边缘开始覆盖边缘终端区22表面；设置于有源区21上的金属电极层40，金属电极层40与有源区21之间为肖特基接触；金属电极层40具有高出第一钝化层30的台阶42，台阶42具有朝向第一钝化层30的第一侧面421，第一侧面421与第一钝化层30相接，在相接处形成有朝向边缘终端区22的第一夹角a2；填充第一夹角a2的第一材料层50，第一材料层50设置在金属电极层40和第一钝化层30上；设置于第一材料层50上的第二钝化层60；第一材料层50的材料的膨胀系数为a，金属电极层40的材料的膨胀系数为b，第二钝化层60的材料的膨胀系数为c，其中，a>b>c。
本公开通过在金属电极层40的台阶42的第一侧面421与第一钝化层30的相接处形成的第一夹角a2处填充第一材料层50，且采用第一材料层50的材料的膨胀系数为a，金属电极层40的材料的膨胀系数为b，第二钝化层60的材料的膨胀系数为c，其中，a>b>c；可以使得在进行TCT或者TS等可靠性测试时，解决第二钝化层60与金属电极层40之间因热膨胀系数的不同，而导致的第二钝化层60在金属电极层40的台阶42处发生裂纹的问题。
在一些实施例中，如图1所示，宽带隙衬底10为N型碳化硅宽带隙衬底10。在一些实施例中，宽带隙衬底10的晶型为4H-SiC。在一些实施例中，宽带隙衬底10的厚度为350μm。在一些实施例中，宽带隙衬底10的掺杂浓度在1×1019cm3至1×1020/cm3之间。应理解，上述宽带隙衬底10的晶型、厚度以及掺杂浓度仅为本公开一些实施例提供的示例，并非是对本公开的唯一限制。
在一些实施例中，如图1所示，宽带隙漂移层20的厚度可以在5μm至80μm之间，例如，可以为5μm、20μm、30μm、70μm或者80μm等，本公开不再一一列举。在一些实施例中，宽带隙漂移层20的掺杂浓度可以在1×1014/cm3至5×1016/cm3之间。
在一些实施例中，如图1所示，设置于宽带隙漂移层20中的有源区21可以为条形、六边形或者条形和六边形的组合。
在一些实施例中，如图1所示，第一钝化层30的厚度可以在0.5μm至1.5μm之间，示例地，第一钝化层30的厚度可以为0.5μm、1μm或者1.5μm等。在一些实施例中，第一钝化层30的材料为氧化硅。
在一些实施例中，如图1所示，金属电极层40与有源区21之间为肖特基接触。在一些实施例中，可以在金属电极层40可以包括肖特基金属层和位于肖特基金属层远离宽带隙衬底10一侧的第一金属层。在一些实施例中，肖特基金属层的厚度可以在100nm至500nm之间。例如，肖特基金属层的厚度可以为100nm、200nm、300nm、400nm或者500nm等。在一些实施例中，肖特基金属层的材料可以为Ti、W、Ta、Ni、Mo和Pt中的任意一种或者上述至少两种金属的组合。在一些实施例中，在相接处形成的朝向边缘终端区22的第一夹角a2的角度本公开不做限制。
在一些实施例中，如图1所示，金属电极层40的厚度可以在2μm至5μm之间。示例地，金属电极层40的厚度可以为2μm、3μm、4μm或5μm等。金属电极层40的材料可以为Ag、Al、Cu和Au中的任意一种或者至少两种金属的组合。
在一些实施例中，如图1所示，第一材料层50可以为聚酰亚胺。在一些实施例中，聚酰亚胺材料具有一定的弹性，因此，在进行TCT测试时，第二钝化层60在承受热循环而产生的应力时，可以有效避免第二钝化层60发生开裂而导致器件可靠性降低的问题。
在一些实施例中，如图1所示，第二钝化层60的厚度在1μm至3μm之间。例如，第二钝化层60的厚度可以为1μm、2μm或者3μm等。在一些实施例中，第二钝化层60的材料为氧化硅或者氮化硅。在一些实施例中，第一材料层50的材料的膨胀系数为a，金属电极层40的材料的膨胀系数为b，第二钝化层60的材料的膨胀系数为c，其中，a>b>c。这样，本公开可以在进行TCT测试时，能够有效改善第二钝化层60因在第一钝化层30和金属电极层40的相接处应力过大而导致的易开裂的问题，从而可以提高器件可靠性。
在一些实施例中，如图8所示，本公开提供的功率器件还包括覆盖于第二钝化层60和金属电极层40上方的保护层70。在一些实施例中，在使用时，可以对保护层70进行刻蚀以露出部分金属电极层40，从而形成焊接区41(如图8)。在一些实施例中，保护层70的厚度可以在3μm至5μm之间，示例地，保护层70的厚度可以为3μm、4μm或5μm等。在一些实施例中，保护层70的材料为聚酰亚胺。
在一些实施例中，如图8所示，本公开提供的功率器件还可以包括位于宽带隙衬底10背离宽带隙漂移层20一面的欧姆金属层80、位于欧姆金属层80背离宽带隙衬底10一面的背面电极层90。在一些实施例中，背面电极层90的厚度可以在2μm至5μm之间。在一些实施例中，欧姆金属层80的厚度可以在100nm至500nm之间。在一些实施例中，欧姆金属层80的材料可以为Ni、Ti、Nb和Mo中的任意一种金属。
在一些实施例中，第一材料层50填充于第一夹角a2处，第二钝化层60设置于第一材料层50上，可以涵盖多种情况。以下，将针对第一材料层50填充于第一夹角a2处的情况进行举例说明。
在一些实施例中，如图1至图3所示，台阶42的高度为h，第一材料层50设置在第一侧面421和第一钝化层30上，第一材料层50至少在高于台阶42的1/2h高度处，从金属电极层40向第一钝化层30延伸，第二钝化层60至少覆盖第一材料层50表面。在一些实施例中，如图1所示，第二钝化层60覆盖第一材料层50表面和第一钝化层30的部分表面。在一些实施例中，如图2所示，第二钝化层60覆盖第一材料层50表面和第一钝化层30的全部表面。在一些实施例中，如图3所示，第二钝化层60从金属电极层40的焊接区41边缘向第一钝化层30延伸并覆盖第一钝化层30全部表面。
在一些实施例中，如图4和图5所示，金属电极层40背离宽带隙漂移层20的表面具有用于电气连接的焊接区41，第一材料层50从焊接区41边缘向第一钝化层30延伸，第二钝化层60覆盖第一材料层50表面；或者，金属电极层40具有背离宽带隙漂移层20的第一表面，第一材料层50从第一表面边缘向第一钝化层30延伸，第二钝化层60覆盖第一材料层50表面。在一些实施例中，如图4所示，第二钝化层60覆盖第一材料层50表面和第一钝化层30的部分表面。在一些实施例中，如图5所示，第二钝化层60覆盖第一材料层50表面和第一钝化层30的全部表面。
在一些实施例中，如图3所示，台阶42的高度为h，第一材料层50至少在高于台阶42的1/2h高度处，从金属电极层40向第一钝化层30延伸并覆盖第一钝化层30部分表面，第二钝化层60至少覆盖第一材料层50表面；在金属电极层40向第一钝化层30延伸的方向上，第一材料层50被配置为以斜坡的方式延伸。
在一些实施例中，如图5所示，金属电极层40背离宽带隙漂移层20的表面具有用于电气连接的焊接区41，第一材料层50从焊接区41边缘向第一钝化层30延伸并覆盖第一钝化层30部分表面，第二钝化层60覆盖第一材料层50表面；在金属电极层40向第一钝化层30延伸的方向上，第一材料层50被配置为以斜坡的方式延伸。在一些实施例中，本领域技术人员还可以根据实际情况选择，在金属电极层40向第一钝化层30延伸的方向上，第一材料层50被配置为不以斜坡的方式延伸。示例地，在一些实施例中，如图6所示，第一材料层50可以是以平行于宽带隙漂移层20的顶面的方向延伸。
在一些实施例中，如图7和图8所示，在金属电极层40向第一钝化层30延伸的方向上，第一材料层50被配置为以斜坡的方式延伸时；在同一截面内，第一材料层50被配置为第一钝化层与金属电极层的接触点d1，在斜坡上具有与d1距离最短的点d2，在d2处延斜坡的延伸的方向上做切线，切线与宽带隙漂移层20所在平面形成第二夹角q，其中，30°≤q≤45°。示例地，该第二夹角q可以为30°、40°或者45°等。本公开通过对第一材料层50被配置为以斜坡的方式延伸时，将第二夹角q的角度限定在30°至45°之间，能够使得第一材料层50自金属电极层40向第一钝化层30过渡的更平滑，进而有利于防止第二钝化层60的开裂。
在一些实施例中，本公开提供的功率器件可以为普通肖特基二极管、结势垒肖特基二极管或混合PIN肖特基二极管中的任意一种，本公开对此不做限制。
在一些实施例中，当边缘终端区22分布于有源区21的相对两侧时，本公开提到的第一材料层50和第二钝化层60的相关设计，可以是设置于有源区21的其中一侧，也可以分别设置在有源区21的相对两侧，本公开不做具体限制。
本公开还提供了另一种功率器件，该功率器件包括：宽带隙衬底10；设置于宽带隙衬底10上的宽带隙漂移层20；设置于宽带隙漂移层20中的有源区21，有源区21从带隙漂移层内向背离宽带隙衬底10的表面延伸；设置于宽带隙漂移层20上的第一钝化层30，第一钝化层30从有源区21边缘向背离有源区21的方向延伸；设置于有源区21上的金属电极层40，金属电极层40与有源区21之间为肖特基接触，金属电极层40高出第一钝化层30设置，且与第一钝化层30相接；覆盖金属电极层40和第一钝化层30的相接处的第一材料层50，第一材料层50设置在金属电极层40和第一钝化层30上；设置于第一材料层50上的第二钝化层60；第一材料层50的材料的膨胀系数为a，金属电极层40的材料的膨胀系数为b，第二钝化层60的材料的膨胀系数为c，其中，a>b>c。
本公开通过在金属电极层40的台阶42的第一侧面421与第一钝化层30的相接处设置第一材料层50，且采用第一材料层50的材料的膨胀系数为a，金属电极层40的材料的膨胀系数为b，第二钝化层60的材料的膨胀系数为c，其中，a>b>c；可以使得在进行TCT或者TS等可靠性测试时，解决第二钝化层60与金属电极层40之间因热膨胀系数的不同，而导致的第二钝化层60在金属电极层40的台阶42处发生裂纹的问题。
在一些实施例中，如图1所示，宽带隙衬底10为N型碳化硅宽带隙衬底10。在一些实施例中，宽带隙衬底10的晶型为4H-SiC。在一些实施例中，宽带隙衬底10的厚度为350μm。在一些实施例中，宽带隙衬底10的其掺杂浓度在1×1019cm3至1×1020/cm3之间。应理解，上述宽带隙衬底10的晶型、厚度以及掺杂浓度仅为本公开一些实施例提供的示例，并非是对本公开的唯一限制。
在一些实施例中，如图1所示，宽带隙漂移层20的厚度可以在5μm至80μm之间，例如，可以为5μm、20μm、30μm、70μm或者80μm等，本公开不再一一列举。在一些实施例中，宽带隙漂移层20的掺杂浓度可以在1×1014/cm3至5×1016/cm3之间。
在一些实施例中，如图1所示，设置于宽带隙漂移层20中的有源区21可以为条形、六边形或者条形和六边形的组合。
在一些实施例中，如图1所示，第一钝化层30的厚度可以在0.5μm至1.5μm之间，示例地，第一钝化层30的厚度可以为0.5μm、1μm或者1.5μm等。在一些实施例中，第一钝化层30的材料为氧化硅。
在一些实施例中，如图1所示，金属电极层40与有源区21之间为肖特基接触。在一些实施例中，可以在金属电极层40可以包括肖特基金属层和位于肖特基金属层远离宽带隙衬底10一侧的第一金属层。在一些实施例中，肖特基金属层的厚度可以在100nm至500nm之间。例如，肖特基金属层的厚度可以为100nm、200nm、300nm、400nm或者500nm等。在一些实施例中，肖特基金属层的材料可以为Ti、W、Ta、Ni、Mo和Pt中的任意一种或者上述至少两种金属的组合。在一些实施例中，如图1所示，金属电极层40的厚度可以在2μm至5μm之间。示例地，金属电极层40的厚度可以为2μm、3μm、4μm或5μm等。金属电极层40的材料可以为Ag、Al、Cu和Au中的任意一种或者至少两种金属的组合。
在一些实施例中，如图1所示，第一材料层50可以为聚酰亚胺。在一些实施例中，聚酰亚胺材料具有一定的弹性，因此，在进行TCT测试时，第二钝化层60在承受热循环而产生的应力时，可以有效避免第二钝化层60发生开裂而导致器件可靠性降低的问题。
在一些实施例中，如图1所示，第二钝化层60的厚度在1μm至3μm之间。例如，第二钝化层60的厚度可以为1μm、2μm或者3μm等。在一些实施例中，第二钝化层60的材料为氧化硅或者氮化硅。在一些实施例中，第一材料层50的材料的膨胀系数为a，金属电极层40的材料的膨胀系数为b，第二钝化层60的材料的膨胀系数为c，其中，a>b>c。这样，本公开可以在进行TCT测试时，能够有效改善第二钝化层60因在第一钝化层30和金属电极层40的相接处应力过大而导致的易开裂的问题，从而可以提高器件可靠性。
在一些实施例中，如图8所示，本公开提供的功率器件还包括覆盖于第二钝化层60和金属电极层40上方的保护层70。在一些实施例中，在使用时，可以对保护层70进行刻蚀以露出部分金属电极层40，从而形成焊接区41(如图8)。在一些实施例中，保护层70的厚度可以在3μm至5μm之间，示例地，保护层70的厚度可以为3μm、4μm或5μm等。在一些实施例中，保护层70的材料为聚酰亚胺。
在一些实施例中，如图8所示，本公开提供的功率器件还可以包括位于宽带隙衬底10背离宽带隙漂移层20一面的欧姆金属层80、位于欧姆金属层80背离宽带隙衬底10一面的背面电极层90。在一些实施例中，背面电极层90的厚度可以在2μm至5μm之间。在一些实施例中，欧姆金属层80的厚度可以在100nm至500nm之间。在一些实施例中，欧姆金属层80的材料可以为Ni、Ti、Nb和Mo中的任意一种金属。
在一些实施例中，第一材料层50设置于金属电极层40和第一钝化层30的相接处，第二钝化层60设置于第一材料层50上，可以涵盖多种情况。以下，将针对该情况进行举例说明。
在一些实施例中，如图1至图3所示，金属电极层40高于第一钝化层30的高度为h，第一材料层50设置在金属电极层40的第一侧面421和第一钝化层30上，第一材料层50至少在高于1/2h高度处，从金属电极层40向第一钝化层30延伸，第二钝化层60至少覆盖第一材料层50表面；或者，金属电极层40具有背离宽带隙漂移层20的第一表面，第一材料层50从第一表面边缘向第一钝化层30延伸，第二钝化层60覆盖第一材料层50表面。在一些实施例中，如图1所示，第二钝化层60覆盖第一材料层50表面和第一钝化层30的部分表面。在一些实施例中，如图2所示，第二钝化层60覆盖第一材料层50表面和第一钝化层30的全部表面。在一些实施例中，如图3所示，第二钝化层60从金属电极层40的焊接区41边缘向第一钝化层30延伸并覆盖第一钝化层30全部表面。
在一些实施例中，如图4和图5所示，金属电极层40背离宽带隙漂移层20的表面具有用于电气连接的焊接区41，第一材料层50从焊接区41边缘向第一钝化层30延伸并至少覆盖第一钝化层30部分表面，第二钝化层60覆盖第一材料层50表面。在一些实施例中，如图4所示，第二钝化层60覆盖第一材料层50表面和第一钝化层30的部分表面。在一些实施例中，如图5所示，第二钝化层60覆盖第一材料层50表面和第一钝化层30的全部表面。
在一些实施例中，如图3所示，金属电极层40高于第一钝化层30的高度为h，第一材料层50设置在金属电极层40第一侧面421和第一钝化层30上，第一材料层50至少在高于1/2h高度处，从金属电极层40向第一钝化层30延伸，第二钝化层60至少覆盖第一材料层50表面；在金属电极层40向第一钝化层30延伸的方向上，第一材料层50被配置为以斜坡的方式延伸。在一些实施例中，如图5所示，金属电极层40背离宽带隙漂移层20的表面具有用于电气连接的焊接区41，第一材料层50从焊接区41边缘向第一钝化层30延伸并覆盖第一钝化层30部分表面，第二钝化层60覆盖第一材料层50表面；在金属电极层40向第一钝化层30延伸的方向上，第一材料层50被配置为以斜坡的方式延伸。在一些实施例中，本领域技术人员还可以根据实际情况选择，在金属电极层40向第一钝化层30延伸的方向上，第一材料层50被配置为不以斜坡的方式延伸。示例地，在一些实施例中，如图6所示，第一材料层50可以是以平行于宽带隙漂移层20的顶面的方向进行延伸。
在一些实施例中，如图7和图8所示，在金属电极层40向第一钝化层30延伸的方向上，第一材料层50被配置为以斜坡的方式延伸时；在同一截面内，第一材料层50被配置为第一钝化层与金属电极层的接触点为d1，在斜坡上具有与d1距离最短的点d2，在d2处延斜坡的延伸的方向上做切线，切线与宽带隙漂移层20所在平面形成第二夹角q，其中，30°≤q≤45°。示例地，该第二夹角q可以为30°、40°或者45°等。本公开通过对第一材料层50被配置为以斜坡的方式延伸时，将第二夹角q的角度限定在30°至45°之间，能够使得第一材料层50自金属电极层40向第一钝化层30过渡的更平滑，进而有利于防止第二钝化层60的开裂。
在一些实施例中，本公开提供的功率器件可以为普通肖特基二极管、结势垒肖特基二极管或混合PIN肖特基二极管中的任意一种，本公开对此不做限制。
在一些实施例中，当边缘终端区22分布于有源区21的相对两侧时，本公开提到的第一材料层50和第二钝化层60的相关设计，可以是设置于有源区21的其中一侧，也可以分别设置在有源区21的相对两侧，本公开不做具体限制。
本公开还提供了又一种功率器件，该功率器件包括：宽带隙衬底10；设置于宽带隙衬底10上的宽带隙漂移层20；设置于宽带隙漂移层20中的有源区21和边缘终端区22，有源区21和边缘终端区22从宽带隙漂移层20内向背离宽带隙衬底10的表面延伸；设置于宽带隙漂移层20上的第一钝化层30，第一钝化层30被配置为从有源区21边缘开始覆盖边缘终端区22表面；设置于有源区21上的金属电极层40，金属电极层40与有源区21之间为肖特基接触，金属电极层40具有高出第一钝化层30的台阶42，台阶42具有朝向第一钝化层30的第一侧面421，第一侧面421与第一钝化层30相接，在相接处形成有朝向边缘终端区22的第一夹角a2，金属电极层40背离宽带隙漂移层20的表面设置有用于电气连接的焊接区41；第一材料层50，第一材料层50设置在金属电极层40和第一钝化层30上，第一材料层50被配置为以相比第一夹角a2更平缓的角度从焊接区41边缘向第一钝化层30延伸并覆盖第一钝化层30部分表面；设置于第一材料层50上的第二钝化层60；第一材料层50的材料的膨胀系数为a，金属电极层40的材料的膨胀系数为b，第二钝化层60的材料的膨胀系数为c，其中，a>b>c。
本公开通过在金属电极层40的台阶42的第一侧面421与第一钝化层30的相接处形成的朝向边缘终端区22的第一夹角a2，并将第一材料层50配置为以相比第一夹角a2更平缓的角度从焊接区41边缘向第一钝化层30延伸并覆盖第一钝化层30部分表面；采用第一材料层50的材料的膨胀系数为a，金属电极层40的材料的膨胀系数为b，第二钝化层60的材料的膨胀系数为c，其中，a>b>c；可以使得在进行TCT或者TS等可靠性测试时，解决第二钝化层60与金属电极层40之间因热膨胀系数的不同，而导致的第二钝化层60在金属电极层40的台阶42处发生裂纹的问题。
在一些实施例中，如图4所示，宽带隙衬底10为N型碳化硅宽带隙衬底10。在一些实施例中，宽带隙衬底10的晶型为4H-SiC。在一些实施例中，宽带隙衬底10的厚度为350μm。在一些实施例中，宽带隙衬底10的掺杂浓度在1×1019cm3至1×1020/cm3之间。应理解，上述宽带隙衬底10的晶型、厚度以及掺杂浓度仅为本公开一些实施例提供的示例，并非是对本公开的唯一限制。
在一些实施例中，如图4所示，宽带隙漂移层20的厚度可以在5μm至80μm之间，例如，可以为5μm、20μm、30μm、70μm或者80μm等，本公开不再一一列举。在一些实施例中，宽带隙漂移层20的掺杂浓度可以在1×1014/cm3至5×1016/cm3之间。
在一些实施例中，如图4所示，设置于宽带隙漂移层20中的有源区21可以为条形、六边形或者条形和六边形的组合。
在一些实施例中，如图4所示，第一钝化层30的厚度可以在0.5μm至1.5μm之间，示例地，第一钝化层30的厚度可以为0.5μm、1μm或者1.5μm等。在一些实施例中，第一钝化层30的材料为氧化硅。
在一些实施例中，如图4所示，金属电极层40与有源区21之间为肖特基接触。在一些实施例中，可以在金属电极层40可以包括肖特基金属层和位于肖特基金属层远离宽带隙衬底10一侧的第一金属层。在一些实施例中，肖特基金属层的厚度可以在100nm至500nm之间。例如，肖特基金属层的厚度可以为100nm、200nm、300nm、400nm或者500nm等。在一些实施例中，肖特基金属层的材料可以为Ti、W、Ta、Ni、Mo和Pt中的任意一种或者上述至少两种金属的组合。在一些实施例中，如图4所示，金属电极层40的厚度可以在2μm至5μm之间。示例地，金属电极层40的厚度可以为2μm、3μm、4μm或5μm等。金属电极层40的材料可以为Ag、Al、Cu和Au中的任意一种或者至少两种金属的组合。
在一些实施例中，如图4所示，第一材料层50可以为聚酰亚胺。在一些实施例中，聚酰亚胺材料具有一定的弹性，因此，在进行TCT测试时，第二钝化层60在承受热循环而产生的应力时，可以有效避免第二钝化层60发生开裂而导致器件可靠性降低的问题。
在一些实施例中，如图4所示，第二钝化层60的厚度在1μm至3μm之间。例如，第二钝化层60的厚度可以为1μm、2μm或者3μm等。在一些实施例中，第二钝化层60的材料为氧化硅或者氮化硅。在一些实施例中，第一材料层50的材料的膨胀系数为a，金属电极层40的材料的膨胀系数为b，第二钝化层60的材料的膨胀系数为c，其中，a>b>c。这样，本公开可以在进行TCT测试时，能够有效改善第二钝化层60因在第一钝化层30和金属电极层40的相接处应力过大而导致的易开裂的问题，从而可以提高器件可靠性。
在一些实施例中，如图8所示，本公开提供的功率器件还包括覆盖于第二钝化层60和金属电极层40上方的保护层70。在一些实施例中，在使用时，可以对保护层70进行刻蚀以露出部分金属电极层40，从而形成焊接区41(如图8)。在一些实施例中，保护层70的厚度可以在3μm至5μm之间，示例地，保护层70的厚度可以为3μm、4μm或5μm等。在一些实施例中，保护层70的材料为聚酰亚胺。
在一些实施例中，如图8所示，本公开提供的功率器件还可以包括位于宽带隙衬底10背离宽带隙漂移层20一面的欧姆金属层80、位于欧姆金属层80背离宽带隙衬底10一面的背面电极层90。在一些实施例中，背面电极层90的厚度可以在2μm至5μm之间。在一些实施例中，欧姆金属层80的厚度可以在100nm至500nm之间。在一些实施例中，欧姆金属层80的材料可以为Ni、Ti、Nb和Mo中的任意一种金属。
在一些实施例中，第一材料层50被配置为以相比第一夹角a2更平缓的角度从焊接区41边缘向第一钝化层30延伸并覆盖第一钝化层30部分表面，可以涵盖多种情况。以下，将针对该情况进行举例说明。
在一些实施例中，如图1至图3所示，台阶42的高度为h，第一材料层50设置在第一侧面421和第一钝化层30上，第一材料层50至少在高于台阶42的1/2h高度处，从金属电极层40向第一钝化层30延伸，第二钝化层60至少覆盖第一材料层50表面；或者，金属电极层40具有背离宽带隙漂移层20的第一表面，第一材料层50从第一表面边缘向第一钝化层30延伸，第二钝化层60覆盖第一材料层50表面。在一些实施例中，如图1所示，第二钝化层60覆盖第一材料层50表面和第一钝化层30的部分表面。在一些实施例中，如图2所示，第二钝化层60覆盖第一材料层50表面和第一钝化层30的全部表面。在一些实施例中，如图3所示，第二钝化层60从金属电极层40的焊接区41边缘向第一钝化层30延伸并覆盖第一钝化层30全部表面。
在一些实施例中，如图3所示，台阶42的高度为h，第一材料层50设置在第一侧面421和第一钝化层30上，第一材料层50至少在高于台阶42的1/2h高度处，从金属电极层40向第一钝化层30延伸，第二钝化层60至少覆盖第一材料层50表面；或者，金属电极层40具有背离宽带隙漂移层20的第一表面，第一材料层50从第一表面边缘向第一钝化层30延伸，第二钝化层60覆盖第一材料层50表面；在金属电极层40向第一钝化层30延伸的方向上，第一材料层50被配置为以斜坡的方式延伸。
在一些实施例中，如图4和图5所示，金属电极层40背离宽带隙漂移层20的表面具有用于电气连接的焊接区41，第一材料层50被配置为以相比第一夹角a2更平缓的角度从焊接区41边缘向第一钝化层30延伸并覆盖第一钝化层30部分表面，第二钝化层60覆盖第一材料层50表面。在一些实施例中，如图4所示，第二钝化层60覆盖第一材料层50表面和第一钝化层30的部分表面。在一些实施例中，如图5所示，第二钝化层60覆盖第一材料层50表面和第一钝化层30的全部表面。
在一些实施例中，如图5所示，金属电极层40背离宽带隙漂移层20的表面具有用于电气连接的焊接区41，第一材料层50从焊接区41边缘向第一钝化层30延伸并覆盖第一钝化层30部分表面，第二钝化层60覆盖第一材料层50表面时，在金属电极层40向第一钝化层30延伸的方向上，第一材料层50可以是被配置为以斜坡的方式延伸的。在一些实施例中，本领域技术人员还可以根据实际情况选择，在金属电极层40向第一钝化层30延伸的方向上，第一材料层50被配置为不以斜坡的方式延伸。示例地，在一些实施例中，如图6所示，第一材料层50可以是以平行于宽带隙漂移层20的顶面的方向进行延伸。
在一些实施例中，如图7和图8所示，在金属电极层40向第一钝化层30延伸的方向上，第一材料层50被配置为以斜坡的方式延伸时；在同一截面内，第一材料层50被配置为第一钝化层与金属电极层的接触点为d1，在斜坡上具有与d1距离最短的点d2，在d2处延斜坡的延伸的方向上做切线，切线与宽带隙漂移层20所在平面形成第二夹角q，其中，30°≤q≤45°。示例地，该第二夹角q可以为30°、40°或者45°等。本公开通过对第一材料层50被配置为以斜坡的方式延伸时，将第二夹角q的角度限定在30°至45°之间，能够使得第一材料层50自金属电极层40向第一钝化层30过渡的更平滑，进而有利于防止第二钝化层60的开裂。
在一些实施例中，本公开提供的功率器件可以为普通肖特基二极管、结势垒肖特基二极管或混合PIN肖特基二极管中的任意一种，本公开对此不做限制。
在一些实施例中，当边缘终端区22分布于有源区21的相对两侧时，本公开提到的第一材料层50和第二钝化层60的相关设计，可以是设置于有源区21的其中一侧，也可以分别设置在有源区21的相对两侧，本公开不做具体限制。
请参照图9，本公开还提供了一种功率器件的制备方法，该制备方法包括以下步骤：
S100、提供第一器件结构，第一器件结构包括宽带隙衬底10，设置于宽带隙衬底10上的宽带隙漂移层20，设置于宽带隙漂移层20中的有源区21和边缘终端区22，有源区21和边缘终端区22从宽带隙漂移层20内向背离宽带隙衬底10的表面延伸，设置于宽带隙漂移层20上的第一钝化层30，第一钝化层30被配置为从有源区21边缘开始覆盖边缘终端区22表面，设置于有源区21上的金属电极层40，金属电极层40与有源区21之间为肖特基接触，金属电极层40具有高出第一钝化层30的台阶42，台阶42具有朝向第一钝化层30的第一侧面421和背离宽带隙漂移层的顶面，第一侧面421与第一钝化层30相接，在相接处形成有朝向边缘终端区22的第一夹角a2。
S200、在金属电极层40和第一钝化层30上形成一层第一材料层50，第一材料层50，在金属电极层40向第一钝化层30延伸的方向上，以斜坡的方式延伸。
S300、在第一材料层50形成光阻92，形成第一窗口921，第一窗口921底部露出在顶面的中间区域的第一材料层50。
S400、采用光刻工艺去除金属电极层40顶面中间区域的第一材料层50。
S500、在第一材料层50上形成第二钝化层60，第一材料层50的材料的膨胀系数为a，金属电极层40的材料的膨胀系数为b，第二钝化层60的材料的膨胀系数为c，其中，a>b>c。
本公开通过在金属电极层40与第一钝化层30上形成第一材料层50，并使对第一材料层50在金属电极层40向第一钝化层30延伸的方向上以斜坡的方式延伸，且采用第一材料层50的材料的膨胀系数为a，金属电极层40的材料的膨胀系数为b，第二钝化层60的材料的膨胀系数为c，其中，a>b>c；可以使得在进行TCT或者TS等可靠性测试时，解决第二钝化层60与金属电极层40之间因热膨胀系数的不同，而导致的第二钝化层60在金属电极层40的台阶42处发生裂纹的问题。
在一些实施例中，在步骤S100中，如图10所示，宽带隙衬底10为N型碳化硅宽带隙衬底10。在一些实施例中，宽带隙衬底10的晶型为4H-SiC。在一些实施例中，宽带隙衬底10的厚度为350μm。在一些实施例中，宽带隙衬底10的掺杂浓度在1×1019cm3至1×1020/cm3之间。应理解，上述宽带隙衬底10的晶型、厚度以及掺杂浓度仅为本公开一些实施例提供的示例，并非是对本公开的唯一限制。
在一些实施例中，在步骤S100中，如图10所示，宽带隙漂移层20的厚度可以在5μm至80μm之间，例如，可以为5μm、20μm、30μm、70μm或者80μm等，本公开不再一一列举。在一些实施例中，宽带隙漂移层20的掺杂浓度可以在1×1014/cm3至5×1016/cm3之间。
在一些实施例中，在步骤S100中，如图10所示，设置于宽带隙漂移层20中的有源区21可以为条形、六边形或者条形和六边形的组合。
在一些实施例中，在步骤S100中，如图10所示，第一钝化层30的厚度可以在0.5μm至1.5μm之间，示例地，第一钝化层30的厚度可以为0.5μm、1μm或者1.5μm等。在一些实施例中，第一钝化层30的材料为氧化硅。
在一些实施例中，在步骤S100中，如图10所示，金属电极层40与有源区21之间为肖特基接触。在一些实施例中，可以在金属电极层40可以包括肖特基金属层和位于肖特基金属层远离宽带隙衬底10一侧的第一金属层。在一些实施例中，肖特基金属层的厚度可以在100nm至500nm之间。例如，肖特基金属层的厚度可以为100nm、200nm、300nm、400nm或者500nm等。在一些实施例中，肖特基金属层的材料可以为Ti、W、Ta、Ni、Mo和Pt中的任意一种或者上述至少两种金属的组合。在一些实施例中，在相接处形成的朝向边缘终端区22的第一夹角a2的角度本公开不做限制。
在一些实施例中，在步骤S100中，如图10所示，金属电极层40的厚度可以在2μm至5μm之间。示例地，金属电极层40的厚度可以为2μm、3μm、4μm或5μm等。金属电极层40的材料可以为Ag、Al、Cu和Au中的任意一种或者至少两种金属的组合。
在一些实施例中，在步骤S200中，如图11所示，第一材料层50可以为聚酰亚胺。在一些实施例中，聚酰亚胺材料具有一定的弹性，因此，在进行TCT测试时，第二钝化层60在承受热循环而产生的应力时，可以有效避免第二钝化层60发生开裂而导致器件可靠性降低的问题。在一些实施例中，在金属电极层40向第一钝化层30延伸的方向上，第一材料层50以斜坡的方式延伸，可以通过对第一材料层50进行平坦化处理得到。示例地，可以采用机械研磨的方式或者化学腐蚀等方式进行，本公开对平坦化工艺的具体方式不做限定。在一些实施例中，在通过步骤S200形成第一材料层50之后，还可以对第一材料层50进行烘烤固化时，烘烤固化的温度及湿度等具体参数本领域技术人员可自行根据实际情况限定，本公开不做限制。
在一些实施例中，在步骤S300中，如图12所示，在光阻92上形成的第一窗口921的底部可以露出顶面的中间区域的第一材料层50。在一些实施例中，第一窗口921的尺寸本领域技术人员可以根据需要露出的顶面的中间区域的大小而定，本公开不做限制。
在一些实施例中，在步骤S400中，如图13所示，去除金属电极层40顶面中间区域的第一材料层50后将得到位于金属电极层40和第一钝化层30上的第一材料层50。
在一些实施例中，在步骤S500中，如图14所示，第二钝化层60的厚度在1μm至3μm之间。例如，第二钝化层60的厚度可以为1μm、2μm或者3μm等。在一些实施例中，第二钝化层60的材料为氧化硅或者氮化硅。在一些实施例中，第二钝化层60形成于第一材料层50上的具体方式不做限制，例如可以采用外延生长形成或者化学气相沉积形成。在一些实施例中，第一材料层50的材料的膨胀系数为a，金属电极层40的材料的膨胀系数为b，第二钝化层60的材料的膨胀系数为c，其中，a>b>c。这样，本公开可以在进行TCT测试时，能够有效改善第二钝化层60因在第一钝化层30和金属电极层40的相接处应力过大而导致的易开裂的问题，从而可以提高器件可靠性。
在一些实施例中，在步骤S500之后，本公开提供的制备方法还可以包括通过光刻工艺对第二钝化层60进行处理的步骤，以得到至少覆盖第一材料层50表面的第二钝化层60。
在一些实施例中，如图8所示，本公开提供的功率器件的制备方法还可以包括在第二钝化层60和金属电极层40上方形成保护层70的步骤。在一些实施例中，在实际制备时，可以在形成保护层70后对保护层70进行刻蚀以露出部分金属电极层40，从而形成焊接区41(如图8)。在一些实施例中，保护层70的厚度可以在3μm至5μm之间，示例地，保护层70的厚度可以为3μm、4μm或5μm等。在一些实施例中，保护层70的材料为聚酰亚胺。
在一些实施例中，如图8所示，本公开提供的功率器件的制备方法还可以包括在宽带隙衬底10背离宽带隙漂移层20一面形成欧姆金属层80的步骤，以及在欧姆金属层80背离宽带隙衬底10的一面形成背面电极层90的步骤。在一些实施例中，背面电极层90的厚度可以在2μm至5μm之间。在一些实施例中，欧姆金属层80的厚度可以在100nm至500nm之间。在一些实施例中，欧姆金属层80的材料可以为Ni、Ti、Nb和Mo中的任意一种金属。
在一些实施例中，在步骤S200中在金属电极层40和第一钝化层30上形成第一材料层50，以及步骤S500中在第一材料层50上形成第二钝化层60的情况可以涵盖多种。以下，将针对多种情况进行举例说明。
在一些实施例中，如图1至图3所示，台阶42的高度为h，第一材料层50设置在第一侧面421和第一钝化层30上，第一材料层50至少在高于台阶42的1/2h高度处，从金属电极层40向第一钝化层30延伸，第二钝化层60至少覆盖第一材料层50表面；或者，金属电极层40具有背离宽带隙漂移层20的第一表面，第一材料层50从第一表面边缘向第一钝化层30延伸，第二钝化层60覆盖第一材料层50表面。在一些实施例中，如图1所示，第二钝化层60覆盖第一材料层50表面和第一钝化层30的部分表面。在一些实施例中，如图2所示，第二钝化层60覆盖第一材料层50表面和第一钝化层30的全部表面。在一些实施例中，如图3所示，第二钝化层60从金属电极层40的焊接区41边缘向第一钝化层30延伸并覆盖第一钝化层30全部表面。
在一些实施例中，如图4和图5所示，金属电极层40背离宽带隙漂移层20的表面具有用于电气连接的焊接区41，第一材料层50从焊接区41边缘向第一钝化层30延伸并覆盖第一钝化层30部分表面，第二钝化层60覆盖第一材料层50表面。在一些实施例中，如图4所示，第二钝化层60覆盖第一材料层50表面和第一钝化层30的部分表面。在一些实施例中，如图5所示，第二钝化层60覆盖第一材料层50表面和第一钝化层30的全部表面。
在一些实施例中，如图3所示，台阶42的高度为h，第一材料层50设置在第一侧面421和第一钝化层30上，第一材料层50至少在高于台阶42的1/2h高度处，从金属电极层40向第一钝化层30延伸，第二钝化层60至少覆盖第一材料层50表面；或者，金属电极层40具有背离宽带隙漂移层20的第一表面，第一材料层50从第一表面边缘向第一钝化层30延伸，第二钝化层60覆盖第一材料层50表面。在金属电极层40向第一钝化层30延伸的方向上，第一材料层50被配置为以斜坡的方式延伸。
在一些实施例中，如图5所示，金属电极层40背离宽带隙漂移层20的表面具有用于电气连接的焊接区41，第一材料层50从焊接区41边缘向第一钝化层30延伸并覆盖第一钝化层30部分表面，第二钝化层60覆盖第一材料层50表面；在金属电极层40向第一钝化层30延伸的方向上，第一材料层50被配置为以斜坡的方式延伸。在一些实施例中，本领域技术人员还可以根据实际情况选择，在金属电极层40向第一钝化层30延伸的方向上，第一材料层50被配置为不以斜坡的方式延伸。示例地，在一些实施例中，如图6所示，第一材料层50可以是以平行于宽带隙漂移层20的顶面的方向延伸。
在一些实施例中，如图7和图8所示，在金属电极层40向第一钝化层30延伸的方向上，第一材料层50被配置为以斜坡的方式延伸时；在同一截面内，第一材料层50被配置为第一钝化层与金属电极层的接触点为d1，在斜坡上具有与d1距离最短的点d2，在d2处延斜坡的延伸的方向上做切线，切线与宽带隙漂移层20所在平面形成第二夹角q，其中，30°≤q≤45°。示例地，该第二夹角q可以为30°、40°或者45°等。本公开通过对第一材料层50被配置为以斜坡的方式延伸时，将第二夹角q的角度限定在30°至45°之间，能够使得第一材料层50自金属电极层40向第一钝化层30过渡的更平滑，进而有利于防止第二钝化层60的开裂。
在一些实施例中，本公开提供的功率器件可以为普通肖特基二极管、结势垒肖特基二极管或混合PIN肖特基二极管中的任意一种，本公开对此不做限制。
在一些实施例中，当边缘终端区22分布于有源区21的相对两侧时，本公开提到的第一材料层50和第二钝化层60的相关形成方式，可以是形成于有源区21的其中一侧，也可以在有源区21的相对两侧均形成，本公开不做具体限制。
请参照图15，本公开还提供了一种功率器件的制备方法，该制备方法包括以下步骤：
S100、提供第一器件结构，第一器件结构包括宽带隙衬底10，设置于宽带隙衬底10上的宽带隙漂移层20，设置于宽带隙漂移层20中的有源区21和边缘终端区22，有源区21和边缘终端区22从宽带隙漂移层20内向背离宽带隙衬底10的表面延伸，设置于宽带隙漂移层20上的第一钝化层30，第一钝化层30被配置为从有源区21边缘开始覆盖边缘终端区22表面，设置于有源区21上的金属电极层40，金属电极层40与有源区21之间为肖特基接触，金属电极层40具有高出第一钝化层30的台阶42，台阶42具有朝向第一钝化层30的第一侧面421和背离宽带隙漂移层的顶面，第一侧面421与第一钝化层30相接，在相接处形成有朝向边缘终端区22的第一夹角a2。
S200、在金属电极层40和第一钝化层30上形成一层第一材料层50，第一材料层50，在金属电极层40向第一钝化层30延伸的方向上，以斜坡的方式延伸。
S300、在第一材料层50形成光阻92，形成第二窗口922，第二窗口922底部露出在顶面的焊接区域的第一材料层50，焊接区域用于电气连接。
S400、采用光刻工艺去除金属电极层40顶面焊接区域的第一材料层50。
S500、在第一材料层50上形成第二钝化层60，第一材料层50的材料的膨胀系数为a，金属电极层40的材料的膨胀系数为b，第二钝化层60的材料的膨胀系数为c，其中，a>b>c。
本公开通过在金属电极层40与第一钝化层30上形成第一材料层50，并使对第一材料层50在金属电极层40向第一钝化层30延伸的方向上以斜坡的方式延伸，且采用第一材料层50的材料的膨胀系数为a，金属电极层40的材料的膨胀系数为b，第二钝化层60的材料的膨胀系数为c，其中，a>b>c；可以使得在进行TCT或者TS等可靠性测试时，解决第二钝化层60与金属电极层40之间因热膨胀系数的不同，而导致的第二钝化层60在金属电极层40的台阶42处发生裂纹的问题。
在一些实施例中，在步骤S100中，如图10所示，宽带隙衬底10为N型碳化硅宽带隙衬底10。在一些实施例中，宽带隙衬底10的晶型为4H-SiC。在一些实施例中，宽带隙衬底10的厚度为350μm。在一些实施例中，宽带隙衬底10的掺杂浓度在1×1019cm3至1×1020/cm3之间。应理解，上述宽带隙衬底10的晶型、厚度以及掺杂浓度仅为本公开一些实施例提供的示例，并非是对本公开的唯一限制。
在一些实施例中，在步骤S100中，如图10所示，宽带隙漂移层20的厚度可以在5μm至80μm之间，例如，可以为5μm、20μm、30μm、70μm或者80μm等，本公开不再一一列举。在一些实施例中，宽带隙漂移层20的掺杂浓度可以在1×1014/cm3至5×1016/cm3之间。
在一些实施例中，在步骤S100中，如图10所示，设置于宽带隙漂移层20中的有源区21可以为条形、六边形或者条形和六边形的组合。
在一些实施例中，在步骤S100中，如图10所示，第一钝化层30的厚度可以在0.5μm至1.5μm之间，示例地，第一钝化层30的厚度可以为0.5μm、1μm或者1.5μm等。在一些实施例中，第一钝化层30的材料为氧化硅。
在一些实施例中，在步骤S100中，如图10所示，金属电极层40与有源区21之间为肖特基接触。在一些实施例中，可以在金属电极层40可以包括肖特基金属层和位于肖特基金属层远离宽带隙衬底10一侧的第一金属层。在一些实施例中，肖特基金属层的厚度可以在100nm至500nm之间。例如，肖特基金属层的厚度可以为100nm、200nm、300nm、400nm或者500nm等。在一些实施例中，肖特基金属层的材料可以为Ti、W、Ta、Ni、Mo和Pt中的任意一种或者上述至少两种金属的组合。在一些实施例中，在相接处形成的朝向边缘终端区22的第一夹角a2的角度本公开不做限制。
在一些实施例中，在步骤S100中，如图10所示，金属电极层40的厚度可以在2μm至5μm之间。示例地，金属电极层40的厚度可以为2μm、3μm、4μm或5μm等。金属电极层40的材料可以为Ag、Al、Cu和Au中的任意一种或者至少两种金属的组合。
在一些实施例中，在步骤S200中，如图16所示，第一材料层50可以为聚酰亚胺。在一些实施例中，聚酰亚胺材料具有一定的弹性，因此，在进行TCT测试时，第二钝化层60在承受热循环而产生的应力时，可以有效避免第二钝化层60发生开裂而导致器件可靠性降低的问题。在一些实施例中，在金属电极层40向第一钝化层30延伸的方向上，第一材料层50以斜坡的方式延伸，可以通过对第一材料层50进行平坦化处理得到。示例地，可以采用机械研磨的方式或者化学腐蚀等方式进行，本公开对平坦化工艺的具体方式不做限定。在一些实施例中，在通过步骤S200形成第一材料层50之后，还可以对第一材料层50进行烘烤固化时，烘烤固化的温度及湿度等具体参数本领域技术人员可自行根据实际情况限定，本公开不做限制。
在一些实施例中，在步骤S300中，如图17所示，在光阻92上形成的第二窗口922的底部可以露出顶面的焊接区域的第一材料层50。在一些实施例中，第二窗口922的尺寸本领域技术人员可以根据需要露出的顶面的焊接区域的大小而定，本公开不做限制。
在一些实施例中，在步骤S400中，去除金属电极层40顶面焊接区域的第一材料层50后将得到位于金属电极层40和第一钝化层30上的第一材料层50。
在一些实施例中，在步骤S500中，如图8所示，第二钝化层60的厚度在1μm至3μm之间。例如，第二钝化层60的厚度可以为1μm、2μm或者3μm等。在一些实施例中，第二钝化层60的材料为氧化硅或者氮化硅。在一些实施例中，第二钝化层60形成于第一材料层50上的具体方式不做限制，例如可以采用外延生长形成或者化学气相沉积形成。在一些实施例中，第一材料层50的材料的膨胀系数为a，金属电极层40的材料的膨胀系数为b，第二钝化层60的材料的膨胀系数为c，其中，a>b>c。这样，本公开可以在进行TCT测试时，能够有效改善第二钝化层60因在第一钝化层30和金属电极层40的相接处应力过大而导致的易开裂的问题，从而可以提高器件可靠性。
在一些实施例中，在步骤S500之后，本公开提供的制备方法还可以包括通过光刻工艺对第二钝化层60进行处理的步骤，以得到至少覆盖第一材料层50表面的第二钝化层60。
在一些实施例中，如图8所示，本公开提供的功率器件的制备方法还可以包括在第二钝化层60和金属电极层40上方形成保护层70的步骤。在一些实施例中，在实际制备时，可以在形成保护层70后对保护层70进行刻蚀以露出部分金属电极层40，从而形成焊接区41(如图8)。在一些实施例中，保护层70的厚度可以在3μm至5μm之间，示例地，保护层70的厚度可以为3μm、4μm或5μm等。在一些实施例中，保护层70的材料为聚酰亚胺。
在一些实施例中，如图8所示，本公开提供的功率器件的制备方法还可以包括在宽带隙衬底10背离宽带隙漂移层20一面形成欧姆金属层80的步骤，以及在欧姆金属层80背离宽带隙衬底10的一面形成背面电极层90的步骤。在一些实施例中，背面电极层90的厚度可以在2μm至5μm之间。在一些实施例中，欧姆金属层80的厚度可以在100nm至500nm之间。在一些实施例中，欧姆金属层80的材料可以为Ni、Ti、Nb和Mo中的任意一种金属。
在一些实施例中，在步骤S200中在金属电极层40和第一钝化层30上形成第一材料层50，以及步骤S500中在第一材料层50上形成第二钝化层60的情况可以涵盖多种。以下，将针对多种情况进行举例说明。
在一些实施例中，如图1至图3所示，台阶42的高度为h，第一材料层50设置在第一侧面421和第一钝化层30上，第一材料层50至少在高于台阶42的1/2h高度处，从金属电极层40向第一钝化层30延伸，第二钝化层60至少覆盖第一材料层50表面；或者，金属电极层40具有背离宽带隙漂移层20的第一表面，第一材料层50从第一表面边缘向第一钝化层30延伸，第二钝化层60覆盖第一材料层50表面。在一些实施例中，如图1所示，第二钝化层60覆盖第一材料层50表面和第一钝化层30的部分表面。在一些实施例中，如图2所示，第二钝化层60覆盖第一材料层50表面和第一钝化层30的全部表面。在一些实施例中，如图3所示，第二钝化层60从金属电极层40的焊接区41边缘向第一钝化层30延伸并覆盖第一钝化层30全部表面。
在一些实施例中，如图4和图5所示，金属电极层40背离宽带隙漂移层20的表面具有用于电气连接的焊接区41，第一材料层50从焊接区41边缘向第一钝化层30延伸并覆盖第一钝化层30部分表面，第二钝化层60覆盖第一材料层50表面。在一些实施例中，如图4所示，第二钝化层60覆盖第一材料层50表面和第一钝化层30的部分表面。在一些实施例中，如图5所示，第二钝化层60覆盖第一材料层50表面和第一钝化层30的全部表面。
在一些实施例中，如图3所示，台阶42的高度为h，第一材料层50设置在第一侧面421和第一钝化层30上，第一材料层50至少在高于台阶42的1/2h高度处，从金属电极层40向第一钝化层30延伸，第二钝化层60至少覆盖第一材料层50表面；或者，金属电极层40具有背离宽带隙漂移层20的第一表面，第一材料层50从第一表面边缘向第一钝化层30延伸，第二钝化层60覆盖第一材料层50表面。在金属电极层40向第一钝化层30延伸的方向上，第一材料层50被配置为以斜坡的方式延伸。
在一些实施例中，如图5所示，金属电极层40背离宽带隙漂移层20的表面具有用于电气连接的焊接区41，第一材料层50从焊接区41边缘向第一钝化层30延伸并覆盖第一钝化层30部分表面，第二钝化层60覆盖第一材料层50表面；在金属电极层40向第一钝化层30延伸的方向上，第一材料层50被配置为以斜坡的方式延伸。在一些实施例中，本领域技术人员还可以根据实际情况选择，在金属电极层40向第一钝化层30延伸的方向上，第一材料层50被配置为不以斜坡的方式延伸。示例地，在一些实施例中，如图6所示，第一材料层50可以是以平行于宽带隙漂移层20的顶面的方向延伸。
在一些实施例中，如图7和图8所示，在金属电极层40向第一钝化层30延伸的方向上，第一材料层50被配置为以斜坡的方式延伸时；在同一截面内，第一材料层50被配置为第一钝化层与金属电极层的接触点为d1，在斜坡上具有与d1距离最短的点d2，在d2处延斜坡的延伸的方向上做切线，切线与宽带隙漂移层20所在平面形成第二夹角q，其中，30°≤q≤45°。示例地，该第二夹角q可以为30°、40°或者45°等。本公开通过对第一材料层50被配置为以斜坡的方式延伸时，将第二夹角q的角度限定在30°至45°之间，能够使得第一材料层50自金属电极层40向第一钝化层30过渡的更平滑，进而有利于防止第二钝化层60的开裂。
在一些实施例中，本公开提供的功率器件可以为普通肖特基二极管、结势垒肖特基二极管或混合PIN肖特基二极管中的任意一种，本公开对此不做限制。
在一些实施例中，当边缘终端区22分布于有源区21的相对两侧时，本公开提到的第一材料层50和第二钝化层60的相关形成方式，可以是形成于有源区21的其中一侧，也可以在有源区21的相对两侧均形成，本公开不做具体限制。
以上所述仅为本公开的可选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。

Claims (14)

1.一种功率器件，其特征在于，包括：
宽带隙衬底；
设置于所述宽带隙衬底上的宽带隙漂移层；
设置于所述宽带隙漂移层中的有源区和边缘终端区，所述有源区和所述边缘终端区从所述宽带隙漂移层内向背离所述宽带隙衬底的表面延伸；
设置于宽带隙漂移层上的第一钝化层，所述第一钝化层被配置为从所述有源区边缘开始覆盖所述边缘终端区表面；
设置于所述有源区上的金属电极层，所述金属电极层与所述有源区之间为肖特基接触；
所述金属电极层具有高出所述第一钝化层的台阶，所述台阶具有朝向所述第一钝化层的第一侧面，所述第一侧面与所述第一钝化层相接，在相接处形成有朝向所述边缘终端区的第一夹角a2；
填充所述第一夹角a2的第一材料层，所述第一材料层设置在所述金属电极层和所述第一钝化层上；
设置于所述第一材料层上的第二钝化层；
所述第一材料层的材料的膨胀系数为a，所述金属电极层的材料的膨胀系数为b，所述第二钝化层的材料的膨胀系数为c，其中，a>b>c；
在所述金属电极层向所述第一钝化层延伸的方向上，所述第一材料层被配置为以斜坡的方式延伸；
在同一截面内，所述第一材料层被配置为所述第一钝化层与所述金属电极层的接触点为d1，在所述斜坡上具有与所述d1距离最短的点d2，在所述d2处延所述斜坡的延伸的方向上做切线，所述切线与所述宽带隙漂移层所在平面形成第二夹角q，其中，30°≤q≤45°。
2.根据权利要求1所述的功率器件，其特征在于，所述第一材料层的材料为聚酰亚胺；
和/或，所述第一钝化层的材料为氧化硅；
和/或，所述第二钝化层的材料为氧化硅或氮化硅。
3.根据权利要求1所述的功率器件，其特征在于，所述台阶的高度为h，所述第一材料层设置在所述第一侧面和所述第一钝化层上，所述第一材料层至少在高于台阶1/2h高度处，从所述金属电极层向所述第一钝化层延伸，所述第二钝化层至少覆盖所述第一材料层表面。
4.根据权利要求1所述的功率器件，其特征在于，所述金属电极层背离所述宽带隙漂移层的表面具有用于电气连接的焊接区，所述第一材料层从所述焊接区边缘向所述第一钝化层延伸，所述第二钝化层覆盖所述第一材料层表面；或者，
所述金属电极层具有背离所述宽带隙漂移层的第一表面，所述第一材料层从所述第一表面边缘向所述第一钝化层延伸，所述第二钝化层覆盖所述第一材料层表面。
5.一种功率器件，其特征在于，包括：
宽带隙衬底；
设置于所述宽带隙衬底上的宽带隙漂移层；
设置于所述宽带隙漂移层中的有源区，所述有源区从带隙漂移层内向背离所述宽带隙衬底的表面延伸；
设置于宽带隙漂移层上的第一钝化层，所述第一钝化层从所述有源区边缘向背离所述有源区的方向延伸；
设置于所述有源区上的金属电极层，所述金属电极层与所述有源区之间为肖特基接触，所述金属电极层高出所述第一钝化层设置，且与所述第一钝化层相接；
覆盖所述金属电极层和第一钝化层的相接处的第一材料层，所述第一材料层设置在所述金属电极层和所述第一钝化层上；
设置于所述第一材料层上的第二钝化层；
所述第一材料层的材料的膨胀系数为a，所述金属电极层的材料的膨胀系数为b，所述第二钝化层的材料的膨胀系数为c，其中，a>b>c；
在所述金属电极层向所述第一钝化层延伸的方向上，所述第一材料层被配置为以斜坡的方式延伸；
在同一截面内，所述第一材料层被配置为所述第一钝化层与所述金属电极层的接触点为d1，在所述斜坡上具有与所述d1距离最短的点d2，在所述d2处延所述斜坡的延伸的方向上做切线，所述切线与所述宽带隙漂移层所在平面形成第二夹角q，其中，30°≤q≤45°。
6.根据权利要求5所述的功率器件，其特征在于，所述第一材料层的材料为聚酰亚胺；
和/或，所述第一钝化层的材料为氧化硅；
和/或，所述第二钝化层的材料为氧化硅或氮化硅。
7.根据权利要求5所述的功率器件，其特征在于，所述金属电极层高出所述第一钝化层的高度为h，所述第一材料层设置在所述金属电极层的第一侧面和所述第一钝化层上，所述第一材料层至少在高于1/2h处，从所述金属电极层向所述第一钝化层延伸，所述第二钝化层至少覆盖所述第一材料层表面；或者，
所述金属电极层具有背离所述宽带隙漂移层的第一表面，所述第一材料层从所述第一表面边缘向所述第一钝化层延伸，所述第二钝化层覆盖所述第一材料层表面。
8.根据权利要求5所述的功率器件，其特征在于，所述金属电极层背离所述宽带隙漂移层的表面设置有用于电气连接的焊接区，所述第一材料层从所述焊接区边缘向所述第一钝化层延伸并至少覆盖所述第一钝化层部分表面，所述第二钝化层覆盖所述第一材料层表面。
9.根据权利要求5所述的功率器件，其特征在于，所述功率器件为普通肖特基二极管、结势垒肖特基二极管或混合PIN肖特基二极管。
10.一种功率器件，其特征在于，包括：
宽带隙衬底；
设置于所述宽带隙衬底上的宽带隙漂移层；
设置于所述宽带隙漂移层中的有源区和边缘终端区，所述有源区和所述边缘终端区从所述宽带隙漂移层内向背离所述宽带隙衬底的表面延伸；
设置于宽带隙漂移层上的第一钝化层，所述第一钝化层被配置为从所述有源区边缘开始覆盖所述边缘终端区表面；
设置于所述有源区上的金属电极层，所述金属电极层与所述有源区之间为肖特基接触，所述金属电极层具有高出所述第一钝化层的台阶，所述台阶具有朝向所述第一钝化层的第一侧面，所述第一侧面与所述第一钝化层相接，在相接处形成有朝向所述边缘终端区的第一夹角a2，所述金属电极层背离所述宽带隙漂移层的表面设置有用于电气连接的焊接区；
第一材料层，所述第一材料层设置在所述金属电极层和所述第一钝化层上，所述第一材料层被配置为以相比所述第一夹角a2更平缓的角度从所述焊接区边缘向所述第一钝化层延伸并覆盖所述第一钝化层部分表面；
设置于所述第一材料层上的第二钝化层；
所述第一材料层的材料的膨胀系数为a，所述金属电极层的材料的膨胀系数为b，所述第二钝化层的材料的膨胀系数为c，其中，a>b>c；
在所述金属电极层向所述第一钝化层延伸的方向上，所述第一材料层被配置为以斜坡的方式延伸；
在同一截面内，所述第一材料层被配置为所述第一钝化层与所述金属电极层的接触点为d1，在所述斜坡上具有与所述d1距离最短的点d2，在所述d2处延所述斜坡的延伸的方向上做切线，所述切线与所述宽带隙漂移层所在平面形成第二夹角q，其中，30°≤q≤45°。
11.根据权利要求10所述的功率器件，其特征在于，所述第一材料层的材料为聚酰亚胺；
和/或，所述第一钝化层的材料为氧化硅；
和/或，所述第二钝化层的材料为氧化硅或氮化硅。
12.根据权利要求10所述的功率器件，其特征在于，所述台阶的高度为h，所述第一材料层设置在所述第一侧面和所述第一钝化层上，所述第一材料层至少在高于台阶1/2h高度处，从所述金属电极层向所述第一钝化层延伸，所述第二钝化层至少覆盖所述第一材料层表面。
13.一种功率器件的制备方法，其特征在于，包括：
提供第一器件结构，所述第一器件结构包括宽带隙衬底，设置于所述宽带隙衬底上的宽带隙漂移层，设置于所述宽带隙漂移层中的有源区和边缘终端区，所述有源区和所述边缘终端区从所述宽带隙漂移层内向背离所述宽带隙衬底的表面延伸，设置于宽带隙漂移层上的第一钝化层，所述第一钝化层被配置为从所述有源区边缘开始覆盖所述边缘终端区表面，设置于所述有源区上的金属电极层，所述金属电极层与所述有源区之间为肖特基接触，所述金属电极层具有高出所述第一钝化层的台阶，所述台阶具有朝向所述第一钝化层的第一侧面和背离所述宽带隙漂移层的顶面，所述第一侧面与所述第一钝化层相接，在相接处形成有朝向所述边缘终端区的第一夹角a2；
在所述金属电极层和所述第一钝化层上形成一层第一材料层，所述第一材料层，在所述金属电极层向所述第一钝化层延伸的方向上，以斜坡的方式延伸；
在所述第一材料层上形成光阻，形成第一窗口，所述第一窗口底部露出在所述顶面的中间区域的第一材料层；
采用光刻工艺去除所述金属电极层顶面中间区域的第一材料层；
在所述第一材料层上形成第二钝化层，所述第一材料层的材料的膨胀系数为a，所述金属电极层的材料的膨胀系数为b，所述第二钝化层的材料的膨胀系数为c，其中，a>b>c；
在同一截面内，所述第一材料层被配置为所述第一钝化层与所述金属电极层的接触点为d1，在所述斜坡上具有与所述d1距离最短的点d2，在所述d2处延所述斜坡的延伸的方向上做切线，所述切线与所述宽带隙漂移层所在平面形成第二夹角q，其中，30°≤q≤45°。
14.一种功率器件的制备方法，其特征在于，包括：
提供第一器件结构，所述第一器件结构包括宽带隙衬底，设置于所述宽带隙衬底上的宽带隙漂移层，设置于所述宽带隙漂移层中的有源区和边缘终端区，所述有源区和所述边缘终端区从所述宽带隙漂移层内向背离所述宽带隙衬底的表面延伸，设置于宽带隙漂移层上的第一钝化层，所述第一钝化层被配置为从所述有源区边缘开始覆盖所述边缘终端区表面，设置于所述有源区上的金属电极层，所述金属电极层与所述有源区之间为肖特基接触，所述金属电极层具有高出所述第一钝化层的台阶，所述台阶具有朝向所述第一钝化层的第一侧面和背离所述宽带隙漂移层的顶面，所述第一侧面与所述第一钝化层相接，在相接处形成有朝向所述边缘终端区的第一夹角a2；
在所述金属电极层和所述第一钝化层上形成一层第一材料层，所述第一材料层，在所述金属电极层向所述第一钝化层延伸的方向上，以斜坡的方式延伸；
在所述第一材料层上形成光阻，形成第二窗口，所述第二窗口底部露出在所述顶面的焊接区域的第一材料层，所述焊接区域用于电气连接；
采用光刻工艺去除所述金属电极层顶面焊接区域的第一材料层；
在所述第一材料层上形成第二钝化层，所述第一材料层的材料的膨胀系数为a，所述金属电极层的材料的膨胀系数为b，所述第二钝化层的材料的膨胀系数为c，其中，a>b>c；
在同一截面内，所述第一材料层被配置为所述第一钝化层与所述金属电极层的接触点为d1，在所述斜坡上具有与所述d1距离最短的点d2，在所述d2处延所述斜坡的延伸的方向上做切线，所述切线与所述宽带隙漂移层所在平面形成第二夹角q，其中，30°≤q≤45°。
CN202110724386.0A 2021-03-29 2021-06-29 功率器件及其制备方法 Active CN113451416B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110724386.0A CN113451416B (zh) 2021-06-29 2021-06-29 功率器件及其制备方法
US17/705,906 US20220310822A1 (en) 2021-03-29 2022-03-28 Power device and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110724386.0A CN113451416B (zh) 2021-06-29 2021-06-29 功率器件及其制备方法

Publications (2)

Publication Number Publication Date
CN113451416A CN113451416A (zh) 2021-09-28
CN113451416B true CN113451416B (zh) 2023-03-24

Family

ID=77813706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110724386.0A Active CN113451416B (zh) 2021-03-29 2021-06-29 功率器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113451416B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115663022B (zh) * 2022-11-11 2023-04-07 湖南三安半导体有限责任公司 半导体结构和半导体结构的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5648658B2 (ja) * 2012-08-02 2015-01-07 トヨタ自動車株式会社 半導体装置の製造方法
US9991399B2 (en) * 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
WO2018014792A1 (zh) * 2016-07-20 2018-01-25 全球能源互联网研究院 钝化层制造方法及高压半导体功率器件、正面电极
JP7113220B2 (ja) * 2018-02-06 2022-08-05 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法

Also Published As

Publication number Publication date
CN113451416A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
US10559658B2 (en) Schottky barrier diode
US11121248B2 (en) Semiconductor device
JP5004800B2 (ja) 炭化ケイ素デバイス用のはんだ付け可能上部金属
EP0129362B1 (en) Schottky barrier diode with guard ring
WO2018088018A1 (ja) ショットキーバリアダイオード及びこれを備える電子回路
JP5047133B2 (ja) 半導体装置の製造方法
US20230223445A1 (en) SiC SEMICONDUCTOR DEVICE
CN113451416B (zh) 功率器件及其制备方法
CN107146813A (zh) 半导体装置
JP6563093B1 (ja) ＳｉＣ半導体装置
CN108346700B (zh) 半导体装置及其制造方法
CN115663022B (zh) 半导体结构和半导体结构的制备方法
US20230223433A1 (en) SiC SEMICONDUCTOR DEVICE
JP2010225914A (ja) ショットキーバリアダイオード
CN113451417B (zh) 功率器件及其制备方法
JP2010050315A (ja) ショットキーバリアダイオード
KR20180087172A (ko) 반도체장치와 그 제조방법
CN210325805U (zh) 具有加强结构的边缘终端装置
CN111276534A (zh) 一种肖特基势垒二极管的钝化结构及其制备方法
EP2092561B1 (en) Bond pad structure and method for producing same
JP4808044B2 (ja) 半導体バルク抵抗素子および半導体バルク抵抗素子を有するモジュール
US20220310822A1 (en) Power device and method for making the same
JPH0580157B2 (zh)
JP5015313B2 (ja) 半導体モジュール
JP4383250B2 (ja) ショットキバリアダイオード及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant