CN113451291A - 一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置 - Google Patents
一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置 Download PDFInfo
- Publication number
- CN113451291A CN113451291A CN202110681914.9A CN202110681914A CN113451291A CN 113451291 A CN113451291 A CN 113451291A CN 202110681914 A CN202110681914 A CN 202110681914A CN 113451291 A CN113451291 A CN 113451291A
- Authority
- CN
- China
- Prior art keywords
- fpga
- bandwidth
- converter
- signal processing
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 14
- 230000008569 process Effects 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 17
- 239000000919 ceramic Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置，属于数字信号处理技术领域。它包括数据信号处理装置和转接基板，所述数据信号处理装置包括FPGA和高带宽双通道ADC转换器、高带宽DAC转换器，所述FPGA和高带宽双通道ADC转换器、高带宽DAC转换器通过再布线工艺将Wire‑Bond的芯片转换为Flip‑Chip芯片进行连接。本发明大大减小了数据处理系统体积，具备广泛的使用场景，安全可靠。
Description
技术领域
本发明涉及数字信号处理技术领域，尤其涉及一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置。
背景技术
传统的数字信号处理硬件设计方式是在PCB板上布设信号处理核心芯片、AD/DA转换器芯片以及相应的配置电路，不仅布设繁琐，而且体积大，限制了其应用场景。
而在集成电路封装中，传统的IC阴线键合随着集成电路工艺和设计技术水平的提高已越来越无法满足现代封装的需求，此外，传统的基于陶瓷封装的集成电路工艺一直种种制约，包括由于陶瓷外壳腔体与芯片大小不匹配引起的键合引线易塌陷变形、芯片焊盘与陶瓷外壳键合指存在引线交叉无法键合和芯片的对应要求与外壳的对应关系不一致等问题，虽然我们可以针对具体情况对芯片或外壳设计进行改版，但会导致研制周期和生产加工周期延长，严重影响集成电路产品的生产进度，为此，我们提出一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置。
发明内容
本发明主要针对于现有技术中由于陶瓷外壳腔体与芯片大小不匹配引起的键合引线易塌陷变形、芯片焊盘与陶瓷外壳键合指存在引线交叉无法键合和芯片的对应要求与外壳的对应关系不一致等问题，提供一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置；通过采用FPGA和高带宽双通道ADC转换器、高带宽DAC转换器进行组合通用数据信号处理SiP装置设计，大大减小了数据处理系统体积，具备广泛的使用场景，安全可靠。
本发明的一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置，包括数据信号处理装置和转接基板，所述数据信号处理装置包括FPGA和高带宽双通道ADC转换器、高带宽DAC转换器，所述FPGA和高带宽双通道ADC转换器、高带宽DAC转换器通过再布线工艺将Wire-Bond的芯片转换为Flip-Chip芯片进行连接。
优选的，所述FPGA用于处理接收到的信号数据，所述FPGA和高带宽双通道ADC转换器、高带宽DAC转换器之间的信号分别通过Serdes接口和LVDS接口传输。
优选的，所述FPGA的配置方式为SiP外部的配置电路，SPI接口与其他接口通过再布线结合FANOUT的方式扇出至SiP外部再与FPGA连接。
优选的，所述转接基板采用无陶瓷基板设计，所述转接基板下表面使用RDL制造工艺植球。
优选的，所述FPGA、高带宽双通道ADC转换器、高带宽DAC转换器均采用倒装焊的方式倒扣在转接基板上表面并使用塑封工艺封装。
优选的，所述FPGA对外的接口包括GTX、JTAG、标准的总线接口。
优选的，所述FPGA为千万门级FPGA。
本发明具有如下有益效果：
本发明的一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置，包括数据信号处理装置和转接基板，所述数据信号处理装置包括FPGA和高带宽双通道ADC转换器、高带宽DAC转换器，所述FPGA和高带宽双通道ADC转换器、高带宽DAC转换器通过再布线工艺将Wire-Bond的芯片转换为Flip-Chip芯片进行连接；本发明采用千万门级FPGA为核心，高性能高带宽双通道ADC转换器、高性能高带宽DAC转换器进行组合通用数据信号处理SiP装置设计，采用无基板方案及一体化封装技术，大大减小了数据处理系统体积，具备广泛的使用场景，安全可靠。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施方式的描述中将变得明显和容易理解，其中：
图1是本发明的一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置的原理框图；
图2是本发明的一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置的一体化封装示意图；
图3是本发明的一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置的转接基板布设示意图。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参阅图1~图3，本发明实施方式提供一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置，包括数据信号处理装置和转接基板，所述数据信号处理装置包括FPGA和高带宽双通道ADC转换器、高带宽DAC转换器，所述FPGA和高带宽双通道ADC转换器、高带宽DAC转换器通过再布线工艺将Wire-Bond的芯片转换为Flip-Chip芯片进行连接。
所述FPGA用于处理接收到的信号数据，所述FPGA和高带宽双通道ADC转换器、高带宽DAC转换器之间的信号分别通过Serdes接口和LVDS接口传输。
所述FPGA的配置方式为SiP外部的配置电路，SPI接口与其他接口通过再布线结合FANOUT的方式扇出至SiP外部再与FPGA连接。
所述转接基板采用无陶瓷基板设计，所述转接基板下表面使用RDL制造工艺植球。
所述FPGA、高带宽双通道ADC转换器、高带宽DAC转换器均采用倒装焊的方式倒扣在转接基板上表面并使用塑封工艺封装。
所述FPGA对外的接口包括GTX、JTAG、标准的总线接口。
所述FPGA为千万门级FPGA，千万门级的FPGA。
高带宽双通道ADC转换器为高性能高带宽双通道ADC转换器，高带宽DAC转换器为高性能高带宽DAC转换器，高性能高带宽DAC转换器、高性能高带宽双通道ADC转换器的转化率均大于12位，且转化速度为10—100纳秒。
在上文中结合具体的示例性实施例详细描述了本发明。但是，应当理解，可在不脱离由所附权利要求限定的本发明的范围的情况下进行各种修改和变型。详细的描述和附图应仅被认为是说明性的，而不是限制性的，如果存在任何这样的修改和变型，那么它们都将落入在此描述的本发明的范围内。此外，背景技术旨在为了说明本技术的研发现状和意义，并不旨在限制本发明或本申请和本发明的应用领域。
更具体地，尽管在此已经描述了本发明的示例性实施例，但是本发明并不局限于这些实施例，而是包括本领域技术人员根据前面的详细描述可认识到的经过修改、省略、例如各个实施例之间的组合、适应性改变和/或替换的任何和全部实施例。权利要求中的限定可根据权利要求中使用的语言而进行广泛的解释，且不限于在前述详细描述中或在实施该申请期间描述的示例，这些示例应被认为是非排他性的。在任何方法或过程权利要求中列举的任何步骤可以以任何顺序执行并且不限于权利要求中提出的顺序。因此，本发明的范围应当仅由所附权利要求及其合法等同物来确定，而不是由上文给出的说明和示例来确定。
Claims (7)
1.一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置，其特征在于，包括数据信号处理装置和转接基板，所述数据信号处理装置包括FPGA和高带宽双通道ADC转换器、高带宽DAC转换器，所述FPGA和高带宽双通道ADC转换器、高带宽DAC转换器通过再布线工艺将Wire-Bond的芯片转换为Flip-Chip芯片进行连接。
2.根据权利要求1所述的一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置，其特征在于，所述FPGA用于处理接收到的信号数据，所述FPGA和高带宽双通道ADC转换器、高带宽DAC转换器之间的信号分别通过Serdes接口和LVDS接口传输。
3.根据权利要求1所述的一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置，其特征在于，所述FPGA的配置方式为SiP外部的配置电路，SPI接口与其他接口通过再布线结合FANOUT的方式扇出至SiP外部再与FPGA连接。
4.根据权利要求1所述的一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置，其特征在于，所述转接基板采用无陶瓷基板设计，所述转接基板下表面使用RDL制造工艺植球。
5.根据权利要求1所述的一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置，其特征在于，所述FPGA、高带宽双通道ADC转换器、高带宽DAC转换器均采用倒装焊的方式倒扣在转接基板上表面并使用塑封工艺封装。
6.根据权利要求1所述的一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置，其特征在于，所述FPGA对外的接口包括GTX、JTAG、标准的总线接口。
7.根据权利要求1所述的一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置，其特征在于，所述FPGA为千万门级FPGA。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110681914.9A CN113451291A (zh) | 2021-06-19 | 2021-06-19 | 一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110681914.9A CN113451291A (zh) | 2021-06-19 | 2021-06-19 | 一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113451291A true CN113451291A (zh) | 2021-09-28 |
Family
ID=77811895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110681914.9A Pending CN113451291A (zh) | 2021-06-19 | 2021-06-19 | 一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113451291A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117396001A (zh) * | 2023-12-13 | 2024-01-12 | 中国电子科技集团公司第三十研究所 | 一种宽带高速数模混合信号处理SiP模块及其实现方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103887290A (zh) * | 2012-12-21 | 2014-06-25 | 阿尔特拉公司 | 具有接合中介层的集成电路器件 |
| CN104603942A (zh) * | 2012-08-16 | 2015-05-06 | 吉林克斯公司 | 使用于多裸晶集成电路的有弹性尺寸的裸晶 |
| US20150123265A1 (en) * | 2013-11-05 | 2015-05-07 | Xilinx, Inc. | Solder bump arrangements for large area analog circuitry |
| US9374094B1 (en) * | 2014-08-27 | 2016-06-21 | Altera Corporation | 3D field programmable gate array system with reset manufacture and method of manufacture thereof |
| US10038647B1 (en) * | 2016-05-13 | 2018-07-31 | Xilinx, Inc. | Circuit for and method of routing data between die of an integrated circuit |
| CN109765814A (zh) * | 2018-11-28 | 2019-05-17 | 上海威固信息技术股份有限公司 | 一种内置高速数据转换器的fpga集成电路芯片 |
| CN112599518A (zh) * | 2020-12-14 | 2021-04-02 | 中国电子科技集团公司第五十八研究所 | 一种高性能通用数字信号处理SiP电路 |
| CN113394211A (zh) * | 2021-06-15 | 2021-09-14 | 中国电子科技集团公司第五十八研究所 | 一种基于FPGA与AD/DA转换器的高性能数字信号处理SiP电路装置 |
-
2021
- 2021-06-19 CN CN202110681914.9A patent/CN113451291A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104603942A (zh) * | 2012-08-16 | 2015-05-06 | 吉林克斯公司 | 使用于多裸晶集成电路的有弹性尺寸的裸晶 |
| CN103887290A (zh) * | 2012-12-21 | 2014-06-25 | 阿尔特拉公司 | 具有接合中介层的集成电路器件 |
| US20150123265A1 (en) * | 2013-11-05 | 2015-05-07 | Xilinx, Inc. | Solder bump arrangements for large area analog circuitry |
| US9374094B1 (en) * | 2014-08-27 | 2016-06-21 | Altera Corporation | 3D field programmable gate array system with reset manufacture and method of manufacture thereof |
| US10038647B1 (en) * | 2016-05-13 | 2018-07-31 | Xilinx, Inc. | Circuit for and method of routing data between die of an integrated circuit |
| CN109765814A (zh) * | 2018-11-28 | 2019-05-17 | 上海威固信息技术股份有限公司 | 一种内置高速数据转换器的fpga集成电路芯片 |
| CN112599518A (zh) * | 2020-12-14 | 2021-04-02 | 中国电子科技集团公司第五十八研究所 | 一种高性能通用数字信号处理SiP电路 |
| CN113394211A (zh) * | 2021-06-15 | 2021-09-14 | 中国电子科技集团公司第五十八研究所 | 一种基于FPGA与AD/DA转换器的高性能数字信号处理SiP电路装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117396001A (zh) * | 2023-12-13 | 2024-01-12 | 中国电子科技集团公司第三十研究所 | 一种宽带高速数模混合信号处理SiP模块及其实现方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11901280B2 (en) | Ground via clustering for crosstalk mitigation | |
| US10397142B2 (en) | Multi-chip structure having flexible input/output chips | |
| US7537960B2 (en) | Method of making multi-chip package with high-speed serial communications between semiconductor dice | |
| CN113451291A (zh) | 一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置 | |
| TW201435593A (zh) | 接地參考單端系統級封裝 | |
| CN211123712U (zh) | 一种适用于量子计算机监控领域的专用芯片 | |
| CN113394211A (zh) | 一种基于FPGA与AD/DA转换器的高性能数字信号处理SiP电路装置 | |
| JP6092271B2 (ja) | 集積回路パッケージ | |
| US8368216B2 (en) | Semiconductor package | |
| GB2423390A (en) | Transmitting an analogue signal with embedded digital data | |
| US11527463B2 (en) | Hybrid ball grid array package for high speed interconnects | |
| US9418873B2 (en) | Integrated circuit with on-die decoupling capacitors | |
| JP4983065B2 (ja) | 半導体装置 | |
| CN211151944U (zh) | 一种单芯片隔离型接口电路 | |
| CN101697344B (zh) | 一种降低芯片电源焊盘键合引线上电流的方法 | |
| CN113594152B (zh) | 一种大电流pmos管与驱动器三维集成模块 | |
| US20220068740A1 (en) | Semiconductor system and method of forming semiconductor system | |
| CN110837241B (zh) | 一种基于sip的采样处理系统 | |
| CN106454669A (zh) | 一种mems麦克风封装 | |
| CN201392823Y (zh) | 一种多芯片双基岛的sot封装结构 | |
| CN108010900A (zh) | 一种hsip14封装引线框架 | |
| CN117396001A (zh) | 一种宽带高速数模混合信号处理SiP模块及其实现方法 | |
| TWI615717B (zh) | 高階製程晶片與低階製程晶片的資料傳輸方法以及使用其之積體電路 | |
| CN116230661A (zh) | 一种基于标准接口定义的收发处理器模组 | |
| KR101121454B1 (ko) | 블록간 분리 구조를 가지는 프로세서 칩 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |