CN112599518A - 一种高性能通用数字信号处理SiP电路 - Google Patents

一种高性能通用数字信号处理SiP电路 Download PDF

Info

Publication number
CN112599518A
CN112599518A CN202011466070.8A CN202011466070A CN112599518A CN 112599518 A CN112599518 A CN 112599518A CN 202011466070 A CN202011466070 A CN 202011466070A CN 112599518 A CN112599518 A CN 112599518A
Authority
CN
China
Prior art keywords
signal processing
chip
substrate
ccga1517
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011466070.8A
Other languages
English (en)
Inventor
江飞
杨兵
朱叶桃
张如州
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202011466070.8A priority Critical patent/CN112599518A/zh
Publication of CN112599518A publication Critical patent/CN112599518A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks

Abstract

本发明公开一种高性能通用数字信号处理SiP电路，属于SIP电路领域。高性能通用数字信号处理SiP电路包括数据信号处理装置和CCGA1517基板，所述数据信号处理装置包括信号处理芯片FPGA、DDR2数据存储芯片、DSP和配置电路芯片。信号处理芯片FPGA和DSP用于处理接收到的信号数据并转发；配置电路芯片存储所述信号处理芯片FPGA的配置程序；DDR2数据存储芯片和所述配置电路通过再布线由Wire‑bond转为Flip‑Chip。本发明采用CCGA1517基板进行管壳一体化封装技术，让装置体积更小，可靠性强，重量更轻。

Description

一种高性能通用数字信号处理SiP电路
技术领域
本发明涉及SIP电路技术领域，特别涉及一种高性能通用数字信号处理SiP电路。
背景技术
基于FPGA与DSP高性能通用图像数字信号处理SIP电路，即高性能计算和高速传输通用信号处理器，组合信号处理系统是将信号处理载体上的两种或两种以上的计算和存储设备组合在一起的计算系统。组合信号处理系统是用以解决信号处理、单元控制、高速数据传输等问题的信息综合处理系统，具有高性能、高可靠性、高集成的特点，是网络化系统发展的必然趋势。由于每种单一信号处理系统都有各自的独特性能和局限性，如果把几种不同的单一系统组合在一起，就能利用多种信息源，互相补充，构成一种有更高性能和大容量的多功能信号处理系统，因此高性能处理器成为各种大型计算设备上必不可少的计算核心部件之一。现在对信号处理器的应用要求越来越高，实现的功能越来越多，增加功能意味着要增加更多的器件或增加器件的功能及性能，这样势必造成整体方案体积、重量的增加，如何减少这些是一个长期研究的工作。
传统的信号处理模块一般采用基于集成电路和分立器件的多层印制板结构。基于FR4基板材料进行PCB布局布线，使用手工或回流焊接电子元器件，外部接口采用连接器连接。这种结构工艺简单，实现成本低，但是整体结构体积大，安装复杂，已经不能满足系统小型化和模块化的需求。在产品效能与小型化和模块化的需求带动下，形成了现今电子产业上相关的两大主流：系统级芯片(System on Chip，SoC)与系统级封装(System in aPackage，SiP)。SoC是站在设计的角度出发，目的在于将一个系统所需的组件整合到一块芯片上；而SiP则是由封装的立场出发，将不同功能的芯片整合于一个电子构造体中。于是如何将通用信号处理这个相对功能独立的系统实现SiP在系统封装成为一个研究方向。
发明内容
本发明的目的在于提供一种高性能通用数字信号处理SiP电路，以将通用信号处理这个相对功能独立的系统实现SiP在系统封装。
为解决上述技术问题，本发明提供了一种高性能通用数字信号处理SiP电路，包括数据信号处理装置和CCGA1517基板，所述数据信号处理装置包括：
信号处理芯片FPGA和DSP，用于处理接收到的信号数据并转发；
配置电路芯片，存储所述信号处理芯片FPGA的配置程序；
DDR2数据存储芯片，和所述配置电路通过再布线由Wire-bond转为Flip-Chip；
所述信号处理芯片FPGA、所述DDR2数据存储芯片、所述DSP和所述配置电路芯片通过倒装焊接工艺连接于所述CCGA1517基板的上表面，倒装后通过导热胶粘接散热盖进行散热。
可选的，所述CCGA1517基板采用低温共烧陶瓷基板，所述陶瓷基板上镀有布线。
可选的，所述CCGA1517基板的下表面设有植柱。
可选的，所述信号处理芯片FPGA、所述DDR2数据存储芯片、所述DSP和所述配置电路芯片与所述CCGA1517基板之间设有填充胶。
可选的，所述信号处理芯片FPGA和所述DSP之间通过高速SRIO接口实现数据信号通信。
在本发明提供的高性能通用数字信号处理SiP电路中，包括数据信号处理装置和CCGA1517基板，所述数据信号处理装置包括信号处理芯片FPGA、DDR2数据存储芯片、DSP和配置电路芯片。信号处理芯片FPGA和DSP用于处理接收到的信号数据并转发；配置电路芯片存储所述信号处理芯片FPGA的配置程序；DDR2数据存储芯片和所述配置电路通过再布线由Wire-bond转为Flip-Chip。本发明采用CCGA1517基板进行管壳一体化封装技术，让装置体积更小，可靠性强，重量更轻。
附图说明
图1是本发明提供的高性能通用数字信号处理SiP电路的原理框图；
图2（a）~图2（c）是本发明提供的高性能通用数字信号处理SiP电路的整体封装示意图；
图3是本发明提供的高性能通用数字信号处理SiP电路的基板封装示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种高性能通用数字信号处理SiP电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种高性能通用数字信号处理SiP电路，其原理框图如图1所示，包括数据信号处理装置和CCGA1517基板。所述数据信号处理装置包括：信号处理芯片FPGA、DSP、配置电路芯片和DDR2数据存储芯片。所述信号处理芯片FPGA为千万门级FPGA，所述DSP为八核高性能浮点，用于处理接收到的信号数据并转发；所述配置电路芯片用于存储所述信号处理芯片FPGA的配置程序；所述DDR2数据存储芯片，和所述配置电路通过再布线由Wire-bond转为Flip-Chip。
请继续参阅图1，所述信号处理芯片FPGA和所述DSP之间通过高速SRIO接口实现数据信号通信；高速数据对外接口有GTX、SRIO和PCIE，其他接口采用JTAG和标准的总线接口实现通讯接口对外通讯和信息交换。
图2（a）~图2（c）为本发明提供的高性能通用数字信号处理SiP电路的整体封装示意图，采用基板和管壳一体化封装技术，体积为40mm*40mm*8.45mm。芯片3（所述信号处理芯片FPGA、所述DDR2数据存储芯片、所述DSP和所述配置电路芯片）通过倒装焊接工艺连接于所述CCGA1517基板1的上表面，其中所述芯片3和所述CCGA1517基板1之间有填充胶5；倒装后通过导热胶4粘接散热盖2进行散热，所述导热胶4用于提供热传导通路；所述CCGA1517基板的下表面设有植柱8，锡膏6通过回流焊接工艺用于连接器件与CCGA1517基板1，也用于连接芯片3和CCGA1517基板1。
图3为本发明提供的高性能通用数字信号处理SiP电路的基板封装示意图。所述信号处理芯片FPGA、所述DDR2数据存储芯片、所述DSP和所述配置电路芯片通过倒装焊接工艺连接于所述CCGA1517基板的上表面。阻容7与芯片3（包括所述信号处理芯片FPGA、所述DDR2数据存储芯片、所述DSP和所述配置电路芯片）一起进行回流焊接，装配在CCGA1517基板1的上表面上。CCGA1517基板1具有互连层数多、集成密度大、电学性能优等特点，可满足高密度布线的要求。
所述CCGA1517基板1采用低温共烧陶瓷基板，陶瓷基板上镀有布线，具有优良的电绝缘性能，高导热特性，机械应力强，形状稳定，化学稳定性好，特别适用于大功率高性能器件、航空航天及军用电子器件。CCGA1517基板1实现裸芯片互联，与裸芯片一致的工艺与材料，可以保证整个SiP装置在环境试验过程中具有良好的一致性，同时实现高密度布线及小型化、微型化。
为了尽量减少SiP电路的体积，在本发明中，将处理单元的裸芯片在正面进行放置，信号处理芯片FPGA、DDR2数据存储芯片、DSP和配置电路芯片共4颗芯片通过倒装焊接方式与CCGA1517基板互连。其中DDR2数据存储芯片和配置电路芯片采用再布线技术由Wire-bond转为Flip-Chip，将这些芯片和系统必需的阻容7采用回流焊接技术装配于CCGA1517基板1上表面实现与一体化管壳互连。采用先进的封装技术，进行一体化管壳CCGA1517基板设计，具有互连层数多、集成密度大、电学性能优等特点，可满足高密度布线和减小装置体积的要求，极大的提高装置的集成度，使封装密度和可靠性大幅度提高。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (5)

1.一种高性能通用数字信号处理SiP电路，其特征在于，包括数据信号处理装置和CCGA1517基板，所述数据信号处理装置包括：
信号处理芯片FPGA和DSP，用于处理接收到的信号数据并转发；
配置电路芯片，存储所述信号处理芯片FPGA的配置程序；
DDR2数据存储芯片，和所述配置电路通过再布线由Wire-bond转为Flip-Chip；
所述信号处理芯片FPGA、所述DDR2数据存储芯片、所述DSP和所述配置电路芯片通过倒装焊接工艺连接于所述CCGA1517基板的上表面，倒装后通过导热胶粘接散热盖进行散热。
2.如权利要求1所述的高性能通用数字信号处理SiP电路，其特征在于，所述CCGA1517基板采用低温共烧陶瓷基板，所述陶瓷基板上镀有布线。
3.如权利要求1所述的高性能通用数字信号处理SiP电路，其特征在于，所述CCGA1517基板的下表面设有植柱。
4.如权利要求1所述的高性能通用数字信号处理SiP电路，其特征在于，所述信号处理芯片FPGA、所述DDR2数据存储芯片、所述DSP和所述配置电路芯片与所述CCGA1517基板之间设有填充胶。
5.如权利要求1所述的高性能通用数字信号处理SiP电路，其特征在于，所述信号处理芯片FPGA和所述DSP之间通过高速SRIO接口实现数据信号通信。
CN202011466070.8A 2020-12-14 2020-12-14 一种高性能通用数字信号处理SiP电路 Pending CN112599518A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011466070.8A CN112599518A (zh) 2020-12-14 2020-12-14 一种高性能通用数字信号处理SiP电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011466070.8A CN112599518A (zh) 2020-12-14 2020-12-14 一种高性能通用数字信号处理SiP电路

Publications (1)

Publication Number Publication Date
CN112599518A true CN112599518A (zh) 2021-04-02

Family

ID=75195168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011466070.8A Pending CN112599518A (zh) 2020-12-14 2020-12-14 一种高性能通用数字信号处理SiP电路

Country Status (1)

Country Link
CN (1) CN112599518A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451291A (zh) * 2021-06-19 2021-09-28 中国电子科技集团公司第五十八研究所 一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451291A (zh) * 2021-06-19 2021-09-28 中国电子科技集团公司第五十八研究所 一种基于FPGA与AD/DA转换器的高带宽数字信号处理SiP电路装置

Similar Documents

Publication Publication Date Title
CN211879369U (zh) 芯片封装结构及电子设备
US7173329B2 (en) Package stiffener
US7345359B2 (en) Integrated circuit package with chip-side signal connections
US7161251B2 (en) Partially populated ball grid design to accommodate landing pads close to the die
CN105575931B (zh) 半导体封装
US8164917B2 (en) Base plate for use in a multi-chip module
JP2015509659A (ja) 三次元的な、複数の受動部品による構造
JPH09232503A (ja) 三次元積層モジュール
CN110096007B (zh) 基于sip技术的雷达回波信号采集电路芯片
CN109211224A (zh) 一种高集成度导航信号处理sip装置
CN112599518A (zh) 一种高性能通用数字信号处理SiP电路
Tong Microelectronics packaging: present and future
US6396710B1 (en) High density interconnect module
CN103022005A (zh) 一种基于外围垂直互连技术的叠层型3d-mcm结构
CN213635986U (zh) 一种基于FPGA与DSP高性能通用数字信号处理SiP电路
CN114144875A (zh) 具有顶侧存储器模块的ic封装
CN211375603U (zh) 一种基于XC7Z045高性能通用信号处理SiP电路技术装置
WO2022022431A1 (zh) 系统级封装结构及其制作方法和电子设备
CN213092142U (zh) 一种通用数字信号处理SiP电路装置
CN208847195U (zh) 一种高集成度导航信号处理sip装置
Das et al. 3D integration of system-in-package (SiP) using organic interposer: toward SiP-interposer-SiP for high-end electronics
Kisiel et al. Trends in assembling of advanced IC packages
CN210403697U (zh) 一种半导体芯片的大板级封装结构
Ishida Advanced substrate and packaging technology
CN113671444B (zh) 基于fpga的雷达回波信号采集/回放微系统电路芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination