CN213092142U - 一种通用数字信号处理SiP电路装置 - Google Patents

Abstract

本实用新型公开一种通用数字信号处理SiP电路装置，属于数字信号领域，包括FPGA信号处理单元、Flash存储芯片、422总线接口芯片和LDO电源单元。所述FPGA信号处理单元处理传输核心信号，采集接收到的电路控制信号和温度等数据；所述Flash存储芯片用于采集并存储数据；所述422总线接口芯片，收发和控制数字信号；所述LDO电源单元为整个电路装置提供稳定的工作电压。采用Flash存储芯片和信号处理核心芯片EF2M45为核心，配合LDO电源单元、422总线接口芯片，进行组合通用信号处理SiP装置设计。本实用新型采用裸芯片平铺、PBGA160基板管壳一体化双腔体封装技术，让装置体积更小，可靠性强，重量更轻。

Description

一种通用数字信号处理SiP电路装置

技术领域

本实用新型涉及数字信号技术领域，特别涉及一种通用数字信号处理SiP电路装置。

背景技术

一种通用数字信号处理电路，即低功耗计算和存储通用数字信号处理器，组合信号处理系统是将信号处理载体上的两种或两种以上的计算和存储设备组合在一起的数字信号处理系统。组合信号处理系统是用以解决信号处理、单元控制、数据存储等问题的信息处理系统，具有通用性、高可靠性、高集成的特点，是弹载信息处理系统发展的必然趋势。由于每种单一信号处理系统都有各自的特性和局限性，如果把几种不同的单一系统组合在一起，就能利用多种信息源，互相补充，构成一种有更高性能和多功能信号处理系统，因此低功耗数字信号处理器成为各种小型计算设备和便携式设备上必不可少的计算核心部件之一。现在对信号处理器的应用要求越来越高(小型化、低功耗、便携式、多功能、数字化及高可靠性等方面)，实现的功能越来越多，增加功能意味着要增加更多的器件或增加器件的功能及性能，这样势必造成整体方案体积、重量的增加，如何减少这些是一个长期研究的工作。

传统的数字信号处理模块一般采用基于集成电路和分立器件的多层印制板结构。基于FR4基板材料进行PCB布局布线，使用手工或回流焊接电子元器件，外部接口采用连接器连接。这种结构工艺简单，实现成本低，但是整体结构体积大，安装复杂，已经不能满足系统小型化和模块化的需求。在产品效能与小型化和模块化的需求带动下，形成了现今电子产业上相关的两大主流：SoC(System on Chip，系统级芯片)与SiP(System in a Package，系统级封装)。SoC是站在设计的角度出发，目的在于将一个系统所需的组件整合到一块芯片上；而SiP则是由封装的立场出发，将不同功能的芯片整合于一个电子构造体中。

于是如何将通用信号处理这个相对功能独立的系统实现SiP在系统封装成为一个研究方向。

实用新型内容

本实用新型的目的在于提供一种通用数字信号处理SiP电路装置，以解决背景技术中的问题。

为解决上述技术问题，本实用新型提供了一种通用数字信号处理SiP 电路装置，包括：

FPGA信号处理单元，处理传输核心信号，采集接收到的电路控制信号和温度；

Flash存储芯片，用于采集并存储数据；

422总线接口芯片，收发和控制数字信号；

LDO电源单元，为整个电路装置提供稳定的工作电压。

可选的，所述通用数字信号处理SiP电路装置还包括PBGA160基板和塑封管壳；所述FPGA信号处理单元、LDO电源单元、Flash存储芯片和 422总线接口芯片通过键合方式平铺放置于所述PBGA160基板的上表面，且整体密封设于所述塑封管壳的下表面腔体中。

可选的，所述FPGA信号处理单元包括信号处理核心芯片EF2M45和阻容分立器件，所述信号处理核心芯片EF2M45内部包含一个ARM处理器。

可选的，所述PBGA160基板的下表面设有植球，用于将信号外接。

可选的，所述PBGA160基板采用高温塑封基板，其上表面形成有安装腔体，所述安装腔体内镀有布线。

可选的，所述通用数字信号处理SiP电路装置采用一体化封装，其体积为12mm×12mm×1.25mm。

在本实用新型提供的通用数字信号处理SiP电路装置中，包括FPGA 信号处理单元、Flash存储芯片、422总线接口芯片和LDO电源单元。所述 FPGA信号处理单元处理传输核心信号，采集接收到的电路控制信号和温度等数据；所述Flash存储芯片用于采集并存储数据；所述422总线接口芯片，收发和控制数字信号；所述LDO电源单元为整个电路装置提供稳定的工作电压。采用Flash存储芯片和信号处理核心芯片EF2M45为核心，配合 LDO电源单元、422总线接口芯片，进行组合通用信号处理SiP装置设计。本实用新型采用裸芯片平铺、PBGA160基板管壳一体化双腔体封装技术，让装置体积更小，可靠性强，重量更轻。

附图说明

图1是本实用新型提供的通用数字信号处理SiP电路装置原路框图；

图2是本实用新型提供的通用数字信号处理SiP电路装置上表面的腔体封装示意图。

具体实施方式

以下结合附图和具体实施例对本实用新型提出的一种通用数字信号处理SiP电路装置作进一步详细说明。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

实施例一

本实用新型提供了一种通用数字信号处理SiP电路装置，其原理框图如图1所示，包括FPGA信号处理单元、Flash存储芯片、422总线接口芯片和LDO电源单元。所述FPGA信号处理单元处理传输核心信号，采集接收到的电路控制信号和温度等数据；所述Flash存储芯片用于采集并存储数据；所述422总线接口芯片，收发和控制数字信号；所述LDO电源单元为整个电路装置提供稳定的工作电压。

所述通用数字信号处理SiP电路装置还包括PBGA160基板和塑封管壳。图2是通用数字信号处理SiP电路装置上表面的腔体封装示意图，所述FPGA信号处理单元、LDO电源单元、Flash存储芯片和422总线接口芯片通过键合方式平铺放置于所述PBGA160基板的上表面，且整体密封设于所述塑封管壳的下表面腔体中；进一步的，所述PBGA160基板的下表面设有植球，用于将信号外接。

所述FPGA信号处理单元包括信号处理核心芯片EF2M45和阻容分立器件，所述信号处理核心芯片EF2M45内部包含一个ARM处理器。所述PBGA160基板采用高温塑封基板，其上表面形成有安装腔体，所述安装腔体内镀有布线。PBGA160基板具有优良的电绝缘性能，高导热特性，机械应力强，形状稳定，化学稳定性好，特别适用于大功率高性能器件、航空航天及军用电子器件。所述通用数字信号处理SiP电路装置采用一体化封装，其体积为12mm×12mm×1.25mm。

具体地，PBGA160基板实现裸芯片堆叠及互联，与裸芯片一致的工艺与材料，可以保证整个系统平铺以后的SiP装置在环境试验过程中具有良好的一致性，同时通过合理布局进一步实现高密度布线及小型化、微型化。

本实用新型为了尽量减少装置的体积，将处理单元的裸芯片在正面腔体进行平铺放置，信号处理核心芯片EF2M45、Flash存储芯片、LDO电源单元和422总线接口芯片总共4颗芯片通过键合方式与PBGA160基板互连。将这些芯片采用键合技术平铺于PBGA160基板实现与一体化管壳互连，系统必需的阻容分立器件采用绝缘胶粘接方式与塑封管壳固定。采用先进的封装技术，进行一体化管壳PBGA160基板设计，具有互连层数多、集成密度大、电学性能优等特点，可满足高密度布线和减小装置体积的要求，极大的提高的装置的集成度，使封装密度和可靠性大幅度提高。

上述描述仅是对本实用新型较佳实施例的描述，并非对本实用新型范围的任何限定，本实用新型领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (6)

1.一种通用数字信号处理SiP电路装置，其特征在于，包括：

FPGA信号处理单元，处理传输核心信号，采集接收到的电路控制信号和温度；

Flash存储芯片，用于采集并存储数据；

422总线接口芯片，收发和控制数字信号；

LDO电源单元，为整个电路装置提供稳定的工作电压。

2.如权利要求1所述的通用数字信号处理SiP电路装置，其特征在于，所述通用数字信号处理SiP电路装置还包括PBGA160基板和塑封管壳；所述FPGA信号处理单元、LDO电源单元、Flash存储芯片和422总线接口芯片通过键合方式平铺放置于所述PBGA160基板的上表面，且整体密封设于所述塑封管壳的下表面腔体中。

3.如权利要求1所述的通用数字信号处理SiP电路装置，其特征在于，所述FPGA信号处理单元包括信号处理核心芯片EF2M45和阻容分立器件，所述信号处理核心芯片EF2M45内部包含一个ARM处理器。

4.如权利要求2所述的通用数字信号处理SiP电路装置，其特征在于，所述PBGA160基板的下表面设有植球，用于将信号外接。

5.如权利要求2所述的通用数字信号处理SiP电路装置，其特征在于，所述PBGA160基板采用高温塑封基板，其上表面形成有安装腔体，所述安装腔体内镀有布线。

6.如权利要求1-4任一项所述的通用数字信号处理SiP电路装置，其特征在于，所述通用数字信号处理SiP电路装置采用一体化封装，其体积为12mm×12mm×1.25mm。

Images