CN213780970U

CN213780970U - 一种基于sip技术的导航数据处理器及其封装结构

Info

Publication number: CN213780970U
Application number: CN202023040839.8U
Authority: CN
Inventors: 王群; 赵永力
Original assignee: Hunan Aerospace Institute of Mechanical and Electrical Equipment and Special Materials
Current assignee: Hunan Aerospace Institute of Mechanical and Electrical Equipment and Special Materials
Priority date: 2020-12-16
Filing date: 2020-12-16
Publication date: 2021-07-23
Anticipated expiration: 2030-12-16

Abstract

本实用新型公开了一种基于SIP技术的导航数据处理器，所述导航数据处理器及其封装结构，采用系统级封装，对外的封装形式为倒装焊陶瓷柱栅阵列封装，将FPGA、DSP、FLASH、SDRAM、电平转换芯片、隔离变压器、隔离芯片、光耦以及RS485双向差分收发器的裸片直接集成在一个SIP腔体内，大大缩短了芯片之间的互连线，减小了封装面积，对应降低了整个导航数据处理器的重量；由于各芯片之间的互连线缩短，结构更为紧凑，大大降低了寄生电容和电阻，且芯片和互连线完全密闭在SIP腔体内，提高了信号的完整性、可靠性和安全性，提高了导航数据处理器的性能。

Description

一种基于SIP技术的导航数据处理器及其封装结构

技术领域

本实用新型属于数字电路技术领域，尤其涉及一种基于SIP技术的导航数据处理器。

背景技术

近年来，对激光陀螺工程应用的研究积累了较多的经验和技术成果，特别是在标定技术、高精度对准技术、高精度激光陀螺回路控制技术、数字处理技术以及精密温控技术等方面取得了较大的进步，这些研究成果已经在批量生产或在研的各个型号中获得了广泛应用，为惯组的顺利开展奠定了良好的技术基础，

惯组采用双轴转动机构的结构方案，惯性器件二频机抖激光陀螺和石英挠性加速度计安装在内环双自由度转动机构上，因此，惯组内部必须小型化、轻质化、低功耗设计。

目前导航数据处理电路是由FPGA+DSP来实现的，采用传统的PCB设计布线，电路结构复杂，可靠性低，难以满足惯组对导航数据处理电路的小型化、低功耗的要求。

采用SIP（System In a Package，系统级封装）技术，不仅可以大幅度地减小面积，减轻重量，提高封装效率，还可以大幅度地提升系统性能。在封装结构上，传统的单芯片封装器件中，封装面积是实际裸片面积大小的多倍，封装中绝大部分的面积被用于从裸片到封装管脚的互连；而采用SIP技术，芯片之间的连线很短，将多个裸片在一个封装内整合，大大提高了裸片面积与封装面积之比，减小了封装面积，重量相应减轻。在电气特性方面，由于各裸片在同一个封装内布局，相关的裸片能放置在更近的距离范围内，这样可以减小芯片上全局连线的长度，整个结构的寄生电容和电阻就很小，并且去除了原单芯片封装器件中的多数芯片载体层及各种寄生参数，这样信号延时更小，信号完整性得到很大提高。在功耗方面，由于SIP技术能大幅减少管脚个数，对应的输出压焊块负载电容减小，这样可以减少大的输出驱动器相关的功耗，而且大负载电容的开关动态功耗同时减少，因此可以明显降低功耗。

实用新型内容

针对现有技术的不足，本实用新型提供一种基于SIP技术的导航数据处理器及其封装结构，以实现惯组内部导航数据处理电路的小型化和低功耗设计。

本实用新型是通过如下的技术方案来解决上述技术问题的：一种基于SIP技术的导航数据处理器，包括：FPGA、DSP、FLASH、SDRAM、第一电平转换芯片、第二电平转换芯片、第三电平转换芯片、隔离变压器、第一隔离芯片、第二隔离芯片、第三隔离芯片、第四隔离芯片、第一光耦、第二光耦以及RS485双向差分收发器；

所述FPGA分别与DSP、FLASH、SDRAM、第一电平转换芯片、第二电平转换芯片、第三电平转换芯片、隔离变压器以及第一隔离芯片连接；所述第一隔离芯片与所述RS485双向差分收发器连接；所述第一电平转换芯片分别与第一光耦、第二隔离芯片连接；所述第二电平转换芯片分别与第二光耦、第三隔离芯片连接；所述第三电平转换芯片与第四隔离芯片连接。

本实用新型所述的导航数据处理器，对各芯片的裸片直接进行封装，将FPGA、DSP、FLASH、SDRAM、电平转换芯片、隔离变压器、隔离芯片、光耦以及RS485双向差分收发器的裸片集成在一个SIP腔体内，大大缩短了芯片之间的互连线，减小了封装面积，对应降低了整个导航数据处理器的重量；由于各芯片之间的互连线缩短，结构更为紧凑，大大降低了寄生电容和电阻，且芯片和互连线完全密闭在SIP腔体内，提高了信号的完整性、可靠性和安全性，提高了导航数据处理器的性能；采用SIP技术大幅度减少了管脚的数量，对应的输出压焊块负载电容减小，从而减少大的输出驱动器相关的功耗，且大负载电容的开关动态功耗同时减少，进而大大降低了整个导航数据处理器的功耗。

进一步地，所述导航数据处理器对外的封装形式为倒装焊陶瓷柱栅阵列封装，具有高密度I/O，高可靠性，优良的电气和热性能，能被广泛应用于军事和航空航天等电子产品。

进一步地，所述导航数据处理器的封装尺寸为31mm×31mm，大大减小了封装面积，SIP内部的芯片连线短、寄生效应小，具有高性能、低功耗的优点，克服了传统PCB设计布线复杂、可靠性低的问题。

进一步地，所述FPGA的型号为JXCLX60。

进一步地，所述DSP的型号为FT-C6713J/400。

本实用新型还提供一种基于SIP技术的导航数据处理器的封装结构，采用系统级封装，对外的封装形式为倒装焊陶瓷柱栅阵列封装，该封装结构包括陶瓷外壳、设于所述陶瓷外壳内的电路基板、以及设于所述电路基板上的如上所述的导航数据处理器。

进一步地，所述陶瓷外壳由电路基板分为上腔体和下腔体，在所述上腔体内通过倒装焊的方式设有FPGA、DSP、FLASH以及SDRAM；在所述下腔体内设有第一电平转换芯片、第二电平转换芯片、第三电平转换芯片、隔离变压器、第一隔离芯片、第二隔离芯片、第三隔离芯片、第四隔离芯片、第一光耦、第二光耦以及RS485双向差分收发器。

进一步地，所述封装结构的尺寸为31mm×31mm。

有益效果

与现有技术相比，本实用新型提供的一种基于SIP技术的导航数据处理器及其封装结构，采用系统级封装，对外的封装形式为倒装焊陶瓷柱栅阵列封装，将FPGA、DSP、FLASH、SDRAM、电平转换芯片、隔离变压器、隔离芯片、光耦以及RS485双向差分收发器的裸片直接集成在一个SIP腔体内，大大缩短了芯片之间的互连线，减小了封装面积，对应降低了整个导航数据处理器的重量；由于各芯片之间的互连线缩短，结构更为紧凑，大大降低了寄生电容和电阻，且芯片和互连线完全密闭在SIP腔体内，提高了信号的完整性、可靠性和安全性，提高了导航数据处理器的性能；采用SIP技术大幅度减少了管脚的数量，对应的输出压焊块负载电容减小，从而减少大的输出驱动器相关的功耗，且大负载电容的开关动态功耗同时减少，进而大大降低了整个导航数据处理器的功耗。

附图说明

为了更清楚地说明本实用新型的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一个实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例中基于SIP技术的导航数据处理器的电路结构示意图。

具体实施方式

下面结合本实用新型实施例中的附图，对本实用新型中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

如图1所示，本实用新型所提供的一种基于SIP技术的导航数据处理器，包括：FPGA、DSP、FLASH、SDRAM、第一电平转换芯片、第二电平转换芯片、第三电平转换芯片、隔离变压器、第一隔离芯片、第二隔离芯片、第三隔离芯片、第四隔离芯片、第一光耦、第二光耦以及RS485双向差分收发器；FPGA分别与DSP、FLASH、SDRAM、第一电平转换芯片、第二电平转换芯片、第三电平转换芯片、隔离变压器以及第一隔离芯片连接；第一隔离芯片与所述RS485双向差分收发器连接；第一电平转换芯片分别与第一光耦、第二隔离芯片连接；所述第二电平转换芯片分别与第二光耦、第三隔离芯片连接；第三电平转换芯片与第四隔离芯片连接。

该导航数据处理器对外的封装形式为倒装焊陶瓷柱栅阵列封装（FC-SPGA478），具有高密度I/O，高可靠性，优良的电气和热性能，能被广泛应用于军事和航空航天等电子产品。导航数据处理器的封装尺寸为31mm×31mm，大大减小了封装面积，SIP内部的芯片连线短、寄生效应小，具有高性能、低功耗的优点，克服了传统PCB设计布线复杂、可靠性低的问题。

FPGA芯片通过芯片I/O脚与DSP、FLASH、电平转换芯片、隔离变压器的数据线、地址线及控制线直接相连，为这些芯片的正常工作提供时钟、复位，并对这些芯片进行时序控制，FPGA的型号为JXCLX60，DSP的型号为FT-C6713J/400，主要对数据进行处理；FLASH的型号为S29GL256P10FFI010，用于存储各种控制参数和数据；电平转换芯片的型号为CLVCH16T245MDGGREP，用于将电平转换成下一级芯片所需电压；隔离变压器的型号为B-3226，用于将其两侧的电气完全绝缘，抑制杂波；数字隔离芯片的型号为ADuM3440CRWZ，用于避免外部干扰对信号产生影响；光耦的型号为HCPL-5631，用于接收外部同步脉冲差分信号；SDRAM的型号为MT48LC32M16A2TG-75IT，用于缓存惯组工作中的数据；RS485双向差分收发器型号为SN65LBC176AMDREP，用于与外部进行RS485通讯。

隔离变压器包括第一隔离变压器和第二隔离变压器，隔离变压器的型号为B-3226。

由FPGA、DSP、FLASH、SDRAM、电平转换芯片、隔离变压器、隔离芯片、光耦以及RS485双向差分收发器构成的导航数据处理器SIP芯片，其对外接口包括电源接口、IO接口、配置接口、差分接口和SDRAM控制接口等，能够接收200对单端IO，10对差分输入输出，4个全局时钟，一个系统复位，DSP和FPGA总线互连可以进行数据交互，可以支持FPGA程序片内存储，DSP单独配置端口，256M flash读写，SDRAM交换接口，2个16位电平转换芯片；该导航数据处理器为FPGA、DSP和各配置芯片（电平转换芯片、隔离变压器、隔离芯片、光耦以及RS485双向差分收发器）为一体的SIP系统，可重复编程灵活实现不同功能，替换250万门以下数字逻辑功能和DSP6713的应用，实现机载、弹载等系统复杂数字处理及控制。

本实用新型基于SIP技术的导航数据处理器在封装结构上进行改进，使有限空间内集成多种芯片裸片，有效减小了处理器的体积和重量，且降低了功耗，具有更高的信号完整性和安全性。

如图1所示，在应用时，该导航数据处理器通过RS422总线与信号采集电路通讯连接，通过RS485总线与温控及测温板通讯连接，通过RS485总线与内外环电机通讯连接，通过1553B总线与自制的具有1553B通讯功能及RS422通讯功能的采集测试设备通讯连接，通过RS422总线与地面测控系统通讯连接；该导航数据处理器定时输出系统同步时钟信号，实时采集陀螺加表数据，与采集测试设备配合，完成系统同步采集控制：实时测量计算导弹三轴方向的视速度增量、角度增量和角速度。温控及测温电路、信号采集电路、内外环电机等等均为现有技术，可参考授权公告号为CN104731744B，名称为一种基于SIP的可重构嵌入式计算机模块；以及授权公告号为CN208847195U，名称为一种高集成度导航信号处理SIP装置。

该基于SIP技术的导航数据处理器，规范了开发流程、减少了器件数目、提高了处理器的可靠性，使处理器易实现、易升级、易移植，具有较强的适应性和可扩展性，缩短了设计开发周期，降低了使用成本；以FPGA+DSP实现IP核复用设计技术，缩小了电路板以及惯组的电路空间，减少了重量，提高了产品的可升级能力；该导航数据处理器能够提升导弹控制系统的通用化和标准化水平，从而降低了惯组的使用维护成本，缩短了武器系统发射准备时间，增强了机动打击能力。

本实用新型还提供一种基于SIP技术的导航数据处理器的封装结构，采用系统级封装，对外的封装形式为倒装焊陶瓷柱栅阵列封装，该封装结构包括陶瓷外壳、设于陶瓷外壳内的电路基板、以及设于电路基板上的FPGA、DSP、FLASH、SDRAM、第一电平转换芯片、第二电平转换芯片、第三电平转换芯片、隔离变压器、第一隔离芯片、第二隔离芯片、第三隔离芯片、第四隔离芯片、第一光耦、第二光耦以及RS485双向差分收发器。

陶瓷外壳由电路基板分为上腔体和下腔体，在上腔体内通过倒装焊的方式设有FPGA、DSP、FLASH以及SDRAM；在下腔体内设有第一电平转换芯片、第二电平转换芯片、第三电平转换芯片、隔离变压器、第一隔离芯片、第二隔离芯片、第三隔离芯片、第四隔离芯片、第一光耦、第二光耦以及RS485双向差分收发器。在电路基板的表面设有焊盘，这些焊盘用于连接各功能芯片的裸片的引脚，电路基板上的内埋线路用于实现各焊盘间的电气连接。

封装结构的尺寸为31mm×31mm，满足小型化设计的要求。

以上所揭露的仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或变型，都应涵盖在本实用新型的保护范围之内。

Claims

1.一种基于SIP技术的导航数据处理器，其特征在于，包括：FPGA、DSP、FLASH、SDRAM、第一电平转换芯片、第二电平转换芯片、第三电平转换芯片、隔离变压器、第一隔离芯片、第二隔离芯片、第三隔离芯片、第四隔离芯片、第一光耦、第二光耦以及RS485双向差分收发器；

2.如权利要求1所述的导航数据处理器，其特征在于，该处理器对外的封装形式为倒装焊陶瓷柱栅阵列封装。

3.如权利要求1或2所述的导航数据处理器，其特征在于，该处理器的封装尺寸为31mm×31mm。

4.如权利要求1所述的导航数据处理器，其特征在于，所述FPGA的型号为JXCLX60。

5.如权利要求1所述的导航数据处理器，其特征在于，所述DSP的型号为FT-C6713J/400。

6.一种基于SIP技术的导航数据处理器的封装结构，其特征在于，采用系统级封装，对外的封装形式为倒装焊陶瓷柱栅阵列封装，该封装结构包括陶瓷外壳、设于所述陶瓷外壳内的电路基板、以及设于电路基板上的如权利要求1，4或5所述的导航数据处理器。

7.如权利要求6所述的导航数据处理器的封装结构，其特征在于，所述陶瓷外壳由电路基板分为上腔体和下腔体，在所述上腔体内通过倒装焊的方式设有FPGA、DSP、FLASH以及SDRAM；在所述下腔体内设有第一电平转换芯片、第二电平转换芯片、第三电平转换芯片、隔离变压器、第一隔离芯片、第二隔离芯片、第三隔离芯片、第四隔离芯片、第一光耦、第二光耦以及RS485双向差分收发器。

8.如权利要求6所述的导航数据处理器的封装结构，其特征在于，所述封装结构的尺寸为31mm×31mm。