CN208847195U - 一种高集成度导航信号处理sip装置 - Google Patents
一种高集成度导航信号处理sip装置 Download PDFInfo
- Publication number
- CN208847195U CN208847195U CN201821830942.2U CN201821830942U CN208847195U CN 208847195 U CN208847195 U CN 208847195U CN 201821830942 U CN201821830942 U CN 201821830942U CN 208847195 U CN208847195 U CN 208847195U
- Authority
- CN
- China
- Prior art keywords
- chip
- htcc
- interface
- interposer substrate
- silicon interposer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本实用新型公开了一种高集成度导航信号处理SIP装置，包括数据处理装置、通讯接口装置、硅转接基板和HTCC陶瓷管壳，数据处理装置包括信号处理核心芯片DSP、接口处理芯片FPGA、数据存储芯片SRAM和程序存储芯片FLASH，通讯接口装置包括PROM芯片、电压转换芯片和接口芯片，DSP、SRAM和FLASH连接于硅转接基板的上表面上，FPGA连接于硅转接基板的下表面上，硅转接基板连接于HTCC基板上表面上，PROM芯片、电压转换芯片和接口芯片连接于HTCC基板下表面上。本实用新型采用裸芯片叠层、硅转接基板和HTCC陶瓷管壳一体化双腔体封装技术，让装置体积更小，可靠性强，重量更轻。
Description
技术领域
本实用新型涉及一种高集成度导航信号处理SIP装置。
背景技术
导航即引导运载体航行，组合导航系统是将飞机和舰船等运载体上的两种或两种以上的导航设备组合在一起的导航系统。组合导航系统是用以解决导航定位、运动控制、设备标定对准等问题的信息综合系统，具有高精度、高可靠性、高自动化程度的特点，是网络化导航系统发展的必然趋势。由于每种单一导航系统都有各自的独特性能和局限性，如果把几种不同的单一系统组合在一起，就能利用多种信息源，互相补充，构成一种有多维度和导航准确度更高的多功能系统，因此导航成为各种飞行器上必不可少的无线电设备之一。现在对飞行器的应用要求越来越高（小型化、便携式、多功能、数字化及高可靠性、高性能等方面），实现的功能越来越多，增加功能意味着要增加更多的器件或增加器件的功能及性能，这样势必造成整体方案体积、重量的增加，如何减少这些是一个长期研究的工作。
传统的组合导航信号处理模块一般采用基于集成电路和分立器件的多层印制板结构。基于FR4基板材料进行PCB布局布线，使用手工或回流焊接电子元器件，外部接口采用连接器连接。这种结构工艺简单，实现成本低，但是整体结构体积大，安装复杂，已经不能满足系统小型化和模块化的需求。在产品效能与小型化和模块化的需求带动下， 形成了现今电子产业上相关的两大主流：系统级芯片( System on Chip，SoC )与系统级封装( Systemin a Package，SiP ) 。SoC是站在设计的角度出发，目的在于将一个系统所需的组件整合到一块芯片上；而SiP则是由封装的立场出发，将不同功能的芯片整合于一个电子构造体中。
于是如何将组合导航信号处理这个相对功能独立的系统实现SiP在系统封装成为一个研究方向。
实用新型内容
为了解决上述技术问题，本实用新型提供了一种高集成度导航信号处理SIP装置。
为了达到上述目的，本实用新型的技术方案如下：
本实用新型提供一种高集成度导航信号处理SIP装置，包括数据处理装置、通讯接口装置、硅转接基板和HTCC陶瓷管壳，数据处理装置包括信号处理核心芯片DSP、接口处理芯片FPGA、数据存储芯片SRAM和程序存储芯片FLASH，通讯接口装置包括PROM芯片、电压转换芯片和接口芯片，信号处理核心芯片DSP、数据存储芯片SRAM和程序存储芯片FLASH连接于硅转接基板的上表面上且整体密封设于HTCC陶瓷管壳的上表面腔体内，接口处理芯片FPGA连接于硅转接基板的下表面上且密封设于HTCC陶瓷管壳的上表面腔体内，硅转接基板连接于HTCC陶瓷管壳的HTCC基板上表面上，PROM芯片、电压转换芯片和接口芯片连接于HTCC陶瓷管壳的HTCC基板下表面上且密封设于HTCC陶瓷管壳的下表面腔体内。
作为优选的方案，信号处理核心芯片DSP用于核心算法处理接收到的信号数据，数据预处理采用接口处理芯FPGA实现，信号处理核心芯片DSP的程序存储采用Flash实现，接口处理芯FPGA的程序存储采用PROM芯片实现，组合导航算法处理中间数据采用数据存储芯片SRAM实现，接口芯片采用RS485和RS422实现通讯接口与上位机通讯和信息交换。
作为优选的方案，信号处理核心芯片DSP、数据存储芯片SRAM和程序存储芯片FLASH通过键合方式连接于硅转接基板的上表面上，接口处理芯片FPGA通过键合方式连接于硅转接基板的下表面上，PROM芯片、电压转换芯片和接口芯片通过键合方式连接于HTCC陶瓷管壳的HTCC基板下表面上。
作为优选的方案，HTCC基板采用高温陶瓷基板，HTCC基板的上表面和下表面上形成安装腔体，安装腔体上镀有布线。
作为优选的方案，硅转接基板采用3.0um工艺2层金属结构。
本实用新型具有以下有益效果：本实用新型采用可编程逻辑FPGA芯片和信号处理核心芯片DSP为核心，配合存储SRAM、FLASH电路，进行组合导航信号处理SIP装置设计。本实用新型采用裸芯片叠层、硅转接基板和HTCC陶瓷管壳一体化双腔体封装技术，让装置体积更小，可靠性强，重量更轻。
附图说明
图 1为一种高集成度组合导航信号处理SIP装置的原理框图。
图 2为一种高集成度组合导航信号处理SIP装置上表面的腔体封装示意图。
图 3为一种高集成度组合导航信号处理SIP装置下表面的腔体封装示意图。
图 4为一种高集成度组合导航信号处理SIP装置整体封装示意图。
其中，1.信号处理核心芯片DSP，2.数据存储芯片SRAM，3.程序存储芯片FLASH，4.PROM芯片，5.电压转换芯片，6. RS422接口芯片，7.RS485接口芯片，8. 硅转接基板，9.接口处理芯片FPGA，10. HTCC基板。
具体实施方式
下面结合附图详细说明本实用新型的优选实施方式。
图 1为一种高集成度组合导航信号处理SIP装置的原理框图。本实用新型提供一种高集成度导航信号处理SIP装置，包括数据处理装置、通讯接口装置、硅转接基板8和HTCC陶瓷管壳，数据处理装置包括信号处理核心芯片DSP1、接口处理芯片FPGA9、数据存储芯片SRAM2和程序存储芯片FLASH3，通讯接口装置包括PROM芯片4、电压转换芯片5和接口芯片，信号处理核心芯片DSP1、数据存储芯片SRAM2和程序存储芯片FLASH3连接于硅转接基板8的上表面上且整体密封设于HTCC陶瓷管壳的上表面腔体内，接口处理芯片FPGA9连接于硅转接基板8的下表面上且密封设于HTCC陶瓷管壳的上表面腔体内，硅转接基板8连接于HTCC陶瓷管壳的HTCC基板10上表面上，PROM芯片4、电压转换芯片5和接口芯片连接于HTCC陶瓷管壳的HTCC基板10下表面上且密封设于HTCC陶瓷管壳的下表面腔体内。
其中，信号处理核心芯片DSP1用于核心算法处理接收到的信号数据，数据预处理采用接口处理芯FPGA实现，信号处理核心芯片DSP的程序存储采用Flash实现，接口处理芯FPGA的程序存储采用PROM芯片实现，组合导航算法处理中间数据采用数据存储芯片SRAM实现，接口芯片采用RS485接口处理芯片6和RS422接口处理芯片7实现通讯接口与上位机通讯和信息交换。
图 2为一种高集成度组合导航信号处理SIP装置上表面的腔体封装示意图。信号处理核心芯片DSP、数据存储芯片SRAM和程序存储芯片FLASH通过键合方式连接于硅转接基板的上表面上，接口处理芯片FPGA通过键合方式连接于硅转接基板的下表面上。芯片均通过导电胶或绝缘胶与硅转接基板固定。硅转接基板具有互连层数多、集成密度大、电学性能优等特点，可满足FPGA、DSP密级布线的要求。
图 3为一种高集成度组合导航信号处理SIP装置下表面的腔体封装示意图。PROM芯片、电压转换芯片和接口芯片通过键合方式连接于HTCC陶瓷管壳的HTCC基板下表面上。系统必需的阻容采用绝缘胶粘接方式与HTCC陶瓷管壳固定。HTCC基板具有互连层数多、集成密度大、电学性能优等特点，可满足高密度布线的要求。
图 4为一种高集成度组合导航信号处理SIP装置整体封装示意图。本实用新型采用一体化封装技术，本实用新型的装置体积为36mm*36mm*7.0mm，重量为20g。
具体地，HTCC基板采用高温陶瓷基板，HTCC基板的上表面和下表面上形成安装腔体，安装腔体上镀有布线。HTCC基板具有优良的电绝缘性能，高导热特性，机械应力强，形状稳定，化学稳定性好，特别适用于大功率高性能器件、航空航天及军用电子器件。
具体地，硅转接基板采用3.0um工艺2层金属结构。硅转接基板实现裸芯片堆叠及互联，与裸芯片一致的工艺与材料，可以保证整个堆叠以后的SIP装置在环境试验过程中具有良好的一致性，同时通过2.5D堆叠进一步实现高密度布线及小型化、微型化。
本实用新型为了尽量减少装置的体积，在本实用新型的设计中，将处理单元的5个裸芯片在正面腔体进行2.5D层叠放置，信号处理核心芯片DSP、数据存储芯片SRAM和程序存储芯片FLASH共4颗芯片通过键合方式与硅转接基板互连，同时实现与接口处理芯片FPGA的互连。接口处理芯片FPGA通过键合方式与硅转接基板、HTCC陶瓷管壳的上表面腔体互连。将接口芯片的12个裸芯片在HTCC陶瓷管壳的下表面腔体进行MCM放置， PROM芯片、电压转换和RS422、RS485接口芯片采用键合技术实现与一体化管壳互连，系统必需的阻容采用绝缘胶粘接方式与管壳固定。采用2.5D和MCM封装技术，进行一体化管壳HTCC基板设计，具有互连层数多、集成密度大、电学性能优等特点，可满足高密度布线和减小装置体积的要求，极大的提高的装置的集成度，使封装密度和可靠性大幅度提高。
以上所述的仅是本实用新型的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本实用新型创造构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。
Claims (6)
1.一种高集成度导航信号处理SIP装置，其特征在于，包括数据处理装置、通讯接口装置、硅转接基板和HTCC陶瓷管壳，数据处理装置包括信号处理核心芯片DSP、接口处理芯片FPGA、数据存储芯片SRAM和程序存储芯片FLASH，通讯接口装置包括PROM芯片、电压转换芯片和接口芯片，信号处理核心芯片DSP、数据存储芯片SRAM和程序存储芯片FLASH连接于硅转接基板的上表面上且整体密封设于HTCC陶瓷管壳的上表面腔体内，接口处理芯片FPGA连接于硅转接基板的下表面上且密封设于HTCC陶瓷管壳的上表面腔体内，硅转接基板连接于HTCC陶瓷管壳的HTCC基板上表面上，PROM芯片、电压转换芯片和接口芯片连接于HTCC陶瓷管壳的HTCC基板下表面上且密封设于HTCC陶瓷管壳的下表面腔体内。
2.根据权利要求1所述的高集成度导航信号处理SIP装置，其特征在于，信号处理核心芯片DSP用于核心算法处理接收到的信号数据，数据预处理采用接口处理芯FPGA实现，信号处理核心芯片DSP的程序存储采用Flash实现，接口处理芯FPGA的程序存储采用PROM芯片实现，组合导航算法处理中间数据采用数据存储芯片SRAM实现，接口芯片采用RS485和RS422实现通讯接口与上位机通讯和信息交换。
3.根据权利要求1所述的高集成度导航信号处理SIP装置，其特征在于，信号处理核心芯片DSP、数据存储芯片SRAM和程序存储芯片FLASH通过键合方式连接于硅转接基板的上表面上，接口处理芯片FPGA通过键合方式连接于硅转接基板的下表面上。
4.根据权利要求1所述的高集成度导航信号处理SIP装置，其特征在于，PROM芯片、电压转换芯片和接口芯片通过键合方式连接于HTCC陶瓷管壳的HTCC基板下表面上。
5.根据权利要求1所述的高集成度导航信号处理SIP装置，其特征在于，HTCC基板采用高温陶瓷基板，HTCC基板的上表面和下表面上形成安装腔体，安装腔体上镀有布线。
6.根据权利要求1所述的高集成度导航信号处理SIP装置，其特征在于，硅转接基板采用3.0um工艺2层金属结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821830942.2U CN208847195U (zh) | 2018-11-07 | 2018-11-07 | 一种高集成度导航信号处理sip装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821830942.2U CN208847195U (zh) | 2018-11-07 | 2018-11-07 | 一种高集成度导航信号处理sip装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208847195U true CN208847195U (zh) | 2019-05-10 |
Family
ID=66376756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821830942.2U Active CN208847195U (zh) | 2018-11-07 | 2018-11-07 | 一种高集成度导航信号处理sip装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208847195U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109211224A (zh) * | 2018-11-07 | 2019-01-15 | 中国电子科技集团公司第五十八研究所 | 一种高集成度导航信号处理sip装置 |
-
2018
- 2018-11-07 CN CN201821830942.2U patent/CN208847195U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109211224A (zh) * | 2018-11-07 | 2019-01-15 | 中国电子科技集团公司第五十八研究所 | 一种高集成度导航信号处理sip装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11178772B2 (en) | Component carrier connected with a separate tilted component carrier for short electric connection | |
| CN107749411B (zh) | 双面SiP的三维封装结构 | |
| CN109211224A (zh) | 一种高集成度导航信号处理sip装置 | |
| CN108807297A (zh) | 电子封装件及其制法 | |
| CN106663670B (zh) | 包括嵌入式电容器的封装基板 | |
| CN208722864U (zh) | 多层芯片基板及多功能芯片晶圆 | |
| CN103296008A (zh) | Tsv或tgv转接板，3d封装及其制备方法 | |
| CN108198788A (zh) | 一种具有高射频信号垂直互联传输性能的ltcc基板 | |
| CN208847195U (zh) | 一种高集成度导航信号处理sip装置 | |
| CN113178440A (zh) | 一种陶瓷基双面rdl 3d封装方法及结构 | |
| CN106229270A (zh) | 堆迭式封装及其制造方法 | |
| CN110024107A (zh) | 集成电路封装方法以及集成封装电路 | |
| CN105807265A (zh) | 一种高性能小型化高度表信号处理与控制sip模块 | |
| CN111312703A (zh) | 三维立体混合集成电路封装结构及装配方法 | |
| CN103869331A (zh) | 一种卫星导航三维芯片及其制造方法 | |
| KR102669287B1 (ko) | 마이크로전자 배열체 및 이를 제조하기 위한 방법 | |
| CN212967737U (zh) | 一种led产品封装结构 | |
| CN112086546B (zh) | 一种led封装结构及封装方法 | |
| CN211375603U (zh) | 一种基于XC7Z045高性能通用信号处理SiP电路技术装置 | |
| CN213635986U (zh) | 一种基于FPGA与DSP高性能通用数字信号处理SiP电路 | |
| CN112599518A (zh) | 一种高性能通用数字信号处理SiP电路 | |
| CN115662983A (zh) | 一种小型化控制微模组及其封装方法 | |
| CN106067447A (zh) | 半导体封装件及其制造方法 | |
| WO2022022431A1 (zh) | 系统级封装结构及其制作方法和电子设备 | |
| CN205620542U (zh) | 一种高性能小型化高度表信号处理与控制sip模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |