CN210403713U - 一种模块SiP结构 - Google Patents
一种模块SiP结构 Download PDFInfo
- Publication number
- CN210403713U CN210403713U CN201920792050.6U CN201920792050U CN210403713U CN 210403713 U CN210403713 U CN 210403713U CN 201920792050 U CN201920792050 U CN 201920792050U CN 210403713 U CN210403713 U CN 210403713U
- Authority
- CN
- China
- Prior art keywords
- ltcc
- substrate
- tube
- reinforcing plate
- htcc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 239000000758 substrate Substances 0.000 claims abstract description 62
- SWPMTVXRLXPNDP-UHFFFAOYSA-N 4-hydroxy-2,6,6-trimethylcyclohexene-1-carbaldehyde Chemical compound CC1=C(C=O)C(C)(C)CC(O)C1 SWPMTVXRLXPNDP-UHFFFAOYSA-N 0.000 claims abstract description 20
- 230000003014 reinforcing effect Effects 0.000 claims description 24
- 239000011521 glass Substances 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000000919 ceramic Substances 0.000 claims description 3
- 238000005245 sintering Methods 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 8
- 238000013461 design Methods 0.000 abstract description 4
- 238000005457 optimization Methods 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 description 7
- 238000003466 welding Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000009434 installation Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 229920006335 epoxy glue Polymers 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
本实用新型涉及一种模块SiP结构，包括密封的管壳及设于管壳内的电路组件，所述电路组件包括水平设于管壳内的多层基板，相邻基板之间相互隔开，所述基板上设有电路元器件，各个基板上电路元器件之间通过连接线连接导通，所述管壳上还设有与电路组件连通的连接端。本实用新型所述的模块SiP结构，通过HTCC、LTCC多层布线和精密的电路布局，实现高度集成一体化，体积较现有功能模块缩小较多；通过设计优化、多层布线和高精度组装，在缩小模块体积的同时，重量可减轻30%以上。
Description
技术领域
本实用新型涉及一种电气元件组装件，具体涉及一种模块SiP结构。
背景技术
随着大规模集成电路、半导体芯片制造、集成、封装技术的不断进步，电子系统或整机逐步显现出多功能、高性能、小型化、轻型/便携式、高速、低耗和高可靠性的发展趋势。这不仅要求半导体芯片能集成更多不同类型的元器件，也对保护芯片、增强导热性能、起到芯片间和外围电路的桥梁等作用的封装提出了更高的要求。封装技术已由原来的单片IC、离散组件封装集成发展到多芯片、系统集成，高密度、高可靠性和高性能封装。
SiP是“System in Package”的简称，意为系统封装。SiP封装可将其它如被动组件，以及天线等系统所需的组件整合于单一构装中，使其具有更完整的系统功能。与在印刷电路板上进行系统集成相比，SiP能最大限度地优化系统性能、避免重复封装、缩短开发周期、降低成本、提高集成度。对比SOC（System on Chip 系统级芯片），SiP具有灵活度高、集成度高、设计周期短、开发成本低等特点。
授权公告号为CN103765579B的中国实用新型专利提供了用于制造系统级封装器件的改进方法，具体涉及制造系统级封装器件的方法以及系统级封装器件。在该方法中，将至少一个具有预定尺寸的第一类管芯、至少一个具有预定尺寸的第二类管芯以及系统级封装器件的至少一个其它部件包含到系统级封装器件中。选择所述第一类管芯和所述第二类管芯中的至少一者以用于重定尺寸。向所选择的管芯的至少一侧添加材料，使得所添加的材料和所选择的管芯形成重定尺寸的管芯结构。在所述重定尺寸的管芯结构上形成连接层。对所述重定尺寸的管芯结构进行定尺寸，以允许将未被选择的管芯以及所述至少一个其它部件安装成经由所述连接层与所述重定尺寸的管芯结构接触。
授权公告号为CN105489597B的中国实用新型专利提供了一种系统级封装模块组件，所述系统级封装模块组件包括基板、与所述基板电连接的芯片、电感及电器元件，所述基板包括第一表面、与所述第一表面相对的第二表面及收容槽，所述收容槽贯穿所述第二表面以及所述第一表面；所述电感包括磁芯及电感线圈，所述磁芯包括基体及凸设于所述基体的一外表面的凸台，所述基体凸设有所述凸台的外表面与所述第二表面贴合，所述凸台收容于所述收容槽内，所述电感线圈嵌设于所述凸台内，所述芯片包括一安装面，所述芯片装设于所述第一表面上且所述安装面与所述第一表面间隔相对，所述收容槽内的凸台正投影于所述芯片的所述安装面上，所述电器元件位于所述芯片周缘。该实用新型提供的一种系统级封装模块及电子设备，主要可以减小系统级封装模块组件整体厚度空间，进而实现电子产品的薄型化。以上所公开的专利，其结构都较复杂，安装不方便，不仅体积较大，而且重量也较重。
实用新型内容
本实用新型的目的在于提供一种模块SiP结构，通过多层布线和高精度组装，在缩小模块体积的同时减轻重量。
为实现上述目的，本实用新型采用了以下技术方案：
一种模块SiP结构，包括密封的管壳及设于管壳内的电路组件，所述电路组件包括水平设于管壳内的多层基板，相邻基板之间相互隔开，所述基板上设有电路元器件，各个基板上电路元器件之间通过连接线连接导通，所述管壳上还设有与电路组件连通的连接端。
上述方案中，所述电路组件还包括加强板，所述管壳内设有用于固定加强板的台阶，所述加强板通过台阶水平安装于管壳内，所述加强板的上侧设有LTCC上基板，其下侧均设有LTCC下基板，所述管壳的底部设有HTCC基板，所述LTCC上基板、LTCC下基板及HTCC基板之间通过金属线与连接端连通。
上述方案中，所述加强板上设有用于穿过金属线的安装孔。
所述HTCC基板上采用AlN-HTCC多层布线，所述HTCC基板上设有功率组件及用于连接功率组件的连接线。
进一步的，所述连接端采用玻璃绝缘子，所述玻璃绝缘子从管壳一侧引入，通过玻璃烧结与管壳形成一体化结构，通过连接线实现内外互连；HTCC基板与LTCC上基板、LTCC下基板之间通过软排线连接。
进一步的，所述加强板通过可拆卸组件固定于管壳内，LTCC上基板表面贴装有裸芯片、倒装芯片，所述裸芯片及倒装芯片通过金属线实现电性连接；LTCC下基板上安装有无源器件；所述LTCC上基板与LTCC下基板均采用LTCC多层布线，且两者之间通过绝缘子或陶瓷块引线键合。
由上述技术方案可知，本实用新型所述的模块SiP结构，通过HTCC、LTCC多层布线和精密的电路布局，实现高度集成一体化，体积较现有功能模块可缩小60%；通过设计优化、多层布线和高精度组装，在缩小模块体积的同时，重量可减轻30%以上；本实用新型具有高可靠型：高度集成的一体化结构，密封型≤1×10-3pa·cm3/s，安全可靠；系统级精密封装，电路性能稳定：过压、短路、过温保护，耐温度循环，耐机械冲击。
附图说明
图1是本实用新型的结构示意图；
图2是本实用新型的俯视图。
具体实施方式
下面结合附图对本实用新型做进一步说明：
如图1所示，本实施例的模块SiP结构，包括管壳1及设于管壳1内的电路组件，本实施例的管壳1包括底壳11及上盖12，该底壳11及上盖12通过法兰14固定，实现一体化密封；电路组件包括加强板2，管壳1内设有用于固定加强板2的台阶13，加强板2通过台阶13水平安装于管壳1内，加强板2的上侧设有LTCC上基板3，加强板2的下侧均设有LTCC下基板4，管壳1的底部设有HTCC基板5，管壳1上还设有与电路组件连通的连接,6，该LTCC上基板3、LTCC下基板4及HTCC基板5之间通过金属线8与连接端6电气连接。在加强板2上设有用于穿过金属线8的安装孔9。
本实施例采用AlN-HTCC布线基板，上部采用LTCC基板布线安装信号控制电路部分，为了提升LTCC的可靠性，使用加强板2作为LTCC基板的支撑，控制电路内部互联采用引线互联，控制电路与功率电路的互联采用软排线14连接。本实施例采用LTCC基板层数为10层，屏蔽封装环框厚度2mm，引线互连采用φ25μm的金丝。
本实施例的HTCC基板5上采用AlN-HTCC多层布线，HTCC基板5上设有功率组件7及用于连接功率组件7的连接线8。
连接端6采用玻璃绝缘子，玻璃绝缘子从管壳1一侧引入，通过玻璃烧结与管壳1形成一体化结构，通过连接线实现内外互连。
加强板2通过可拆卸组件固定于管壳内，该可拆卸组件如螺丝钉或螺柱等，LTCC上基板3表面贴装有裸芯片、倒装芯片，裸芯片及倒装芯片通过金属线实现电性连接；LTCC下基板5上安装有无源器件；LTCC上基板3与LTCC下基板5均采用LTCC多层布线，且两者之间通过绝缘子或陶瓷块引线键合。
如图2所示，HTCC基板5与LTCC上基板3、LTCC下基板4之间通过软排线10连接。
本实施例的模块SiP结构的具体安装步骤如下：
步骤1：一体化管壳封装：管壳外引线焊接、围框焊接；
步骤2：LTCC上基板及其器件组装：
对LTCC上基板表面进行抛光处理，并实施薄膜工艺后，进行DSP倒扣焊和环氧树脂下填充；芯片倒扣焊后，将表面保护起来；
上基板表面器件焊接、基板与加强板的焊接同时完成；随后将其余的芯片、元器件焊接、粘接到LTCC基板，完成键合；
步骤3：LTCC下基板4器件组装：通过再流焊将信号电路部分的无源器件安装到LTCC下基板4表面：焊料熔点179度，工艺温度240度；
步骤4：HTCC基板5及其表面器件组装：将驱动电路部分的器件与HTCC基板5同步焊接入管壳1内，随后进行表面器件的粘接和引线键合，并进行该部分电路功能的测试；
步骤5：将LTCC下基板4通过环氧胶粘接至加强板2上；
步骤6：LTCC上下基板3和4通过金丝键合或软排线与HTCC基板5连接，然后将加强板2通过螺钉固定至管壳1内；
步骤7：完成测试和封口。
以上所述的实施例仅仅是对本实用新型的优选实施方式进行描述，并非对本实用新型的范围进行限定，在不脱离本实用新型设计精神的前提下，本领域普通技术人员对本实用新型的技术方案作出的各种变形和改进，均应落入本实用新型权利要求书确定的保护范围内。
Claims (7)
1.一种模块SiP结构，其特征在于：包括密封的管壳及设于管壳内的电路组件，所述电路组件包括水平设于管壳内的多层基板，相邻基板之间相互隔开，所述基板上设有电路元器件，各个基板上电路元器件之间通过连接线连接导通，所述管壳上还设有与电路组件连通的连接端。
2.根据权利要求1所述的模块SiP结构，其特征在于：所述电路组件还包括加强板，所述管壳内设有用于固定加强板的台阶，所述加强板通过台阶水平安装于管壳内，所述加强板的上侧设有LTCC上基板，其下侧均设有LTCC下基板，所述管壳的底部设有HTCC基板，所述LTCC上基板、LTCC下基板及HTCC基板之间通过金属线与连接端连通。
3.根据权利要求2所述的模块SiP结构，其特征在于：所述加强板上设有用于穿过金属线的安装孔。
4.根据权利要求2所述的模块SiP结构，其特征在于：所述HTCC基板上采用AlN-HTCC多层布线，所述HTCC基板上设有功率组件及用于连接功率组件的连接线。
5.根据权利要求1所述的模块SiP结构，其特征在于：所述连接端采用玻璃绝缘子，所述玻璃绝缘子从管壳一侧引入，通过玻璃烧结与管壳形成一体化结构，通过连接线实现内外互连。
6.根据权利要求2所述的模块SiP结构，其特征在于：所述加强板通过可拆卸组件固定于管壳内，LTCC上基板表面贴装有裸芯片、倒装芯片，所述裸芯片及倒装芯片通过金属线实现电性连接；LTCC下基板上安装有无源器件；所述LTCC上基板与LTCC下基板均采用LTCC多层布线，且两者之间通过绝缘子或陶瓷块引线键合。
7.根据权利要求1所述的模块SiP结构，其特征在于：HTCC基板与LTCC上基板、LTCC下基板之间通过软排线连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920792050.6U CN210403713U (zh) | 2019-05-29 | 2019-05-29 | 一种模块SiP结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920792050.6U CN210403713U (zh) | 2019-05-29 | 2019-05-29 | 一种模块SiP结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210403713U true CN210403713U (zh) | 2020-04-24 |
Family
ID=70347222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920792050.6U Withdrawn - After Issue CN210403713U (zh) | 2019-05-29 | 2019-05-29 | 一种模块SiP结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210403713U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110176439A (zh) * | 2019-05-29 | 2019-08-27 | 中国电子科技集团公司第四十三研究所 | 一种模块SiP结构及其制造方法 |
-
2019
- 2019-05-29 CN CN201920792050.6U patent/CN210403713U/zh not_active Withdrawn - After Issue
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110176439A (zh) * | 2019-05-29 | 2019-08-27 | 中国电子科技集团公司第四十三研究所 | 一种模块SiP结构及其制造方法 |
| CN110176439B (zh) * | 2019-05-29 | 2024-06-18 | 中国电子科技集团公司第四十三研究所 | 一种模块SiP结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101424777B1 (ko) | 집적 회로 패키지 시스템 | |
| EP0498446B1 (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
| KR101800096B1 (ko) | 교번하는 계단형 반도체 다이 스택들을 포함하는 반도체 디바이스 | |
| CN102341899B (zh) | 具有多种ic封装构造的无引线阵列塑料封装 | |
| EP0729180A2 (en) | Packaging multi-chip modules without wirebond interconnection | |
| US20090102037A1 (en) | Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof | |
| US8294253B2 (en) | Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure | |
| US20090001365A1 (en) | Memory card fabricated using sip/smt hybrid technology | |
| US8728864B2 (en) | Method of fabricating a memory card using SIP/SMT hybrid technology | |
| US20100091472A1 (en) | Semiconductor package | |
| KR20020043435A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| CN101587847B (zh) | 利用pcb基板进行垂直互连的多芯片组件封装方法 | |
| CN109244045B (zh) | 一种厚膜基板小型化金属管壳封装结构 | |
| US20090310322A1 (en) | Semiconductor Package | |
| JP2005093551A (ja) | 半導体装置のパッケージ構造およびパッケージ化方法 | |
| CN106298699A (zh) | 封装结构以及封装方法 | |
| US7101733B2 (en) | Leadframe with a chip pad for two-sided stacking and method for manufacturing the same | |
| CN110176439B (zh) | 一种模块SiP结构及其制造方法 | |
| CN210403713U (zh) | 一种模块SiP结构 | |
| CN206259337U (zh) | 封装结构 | |
| CN110875294B (zh) | 半导体装置的封装结构及其制造方法 | |
| US7118938B2 (en) | Method for packaging a multi-chip module of a semiconductor device | |
| CN112312678A (zh) | 无封装芯片直埋印制电路板的结构和方法、芯片封装结构 | |
| KR20040048818A (ko) | 회로 장치 | |
| CN112086546A (zh) | 一种led产品封装结构及封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20200424 Effective date of abandoning: 20240618 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20200424 Effective date of abandoning: 20240618 |