TWI615717B - 高階製程晶片與低階製程晶片的資料傳輸方法以及使用其之積體電路 - Google Patents

Abstract

本發明關於一種高階製程晶片與低階製程晶片的資料傳輸方法以及使用其之積體電路，其中，高階製程晶片採用第一操作電壓，低階製程晶片採用第二操作電壓。上述資料傳輸方法包括下列步驟：將高階製程晶片的N個第一焊墊直接連接低階製程晶片的N個第二焊墊；在低階製程晶片內，提供N個電壓準位轉換電路；提供N個輸入移位暫存器，其中，第I個輸入移位暫存器的輸入端分別地耦接第I個電壓準位轉換電路的輸出端；當高階製程晶片對低階製程晶片傳輸資料時，高階製程晶片輸出N位元下行資料，藉由上述N個電壓準位轉換電路，將N個傳輸線上的N位元下行資料之電壓擺幅轉換為第二操作電壓後，由上述N個輸入移位暫存器接收N位元資料。

Description

高階製程晶片與低階製程晶片的資料傳輸方法以及使用其之積體電路

本發明係關於一種跨晶片資料傳輸或通訊之技術(inter-chip data transmission and communication)，更進一步來說，本發明係關於一種高階製程晶片與低階製程晶片的資料傳輸方法以及使用其之積體電路。

一般來說，晶片對晶片的資料傳輸必須要先將資料由平行轉序列，轉換成特殊的通訊協定，再藉由此通訊協定，傳輸至另一晶片，另一晶片則需要將依序傳輸過來的資料進行暫存，在轉換成自己的格式。有時，甚至需要解碼。這些通訊協定不外乎是I2C、USB、MIPI、HDMI等。這些都是需要較長的連線、複雜的類比電路。上述這些通訊協定因為需要較複雜的處理，常常導致傳輸速度快不起來。

基於此，申請人提出一種高階製程晶片與低階製程晶片的資料傳輸方法以及使用其之積體電路，以解決上述問題。

本發明的一目的在於提供一種高階製程晶片與低階製程晶片的資料傳輸方法以及使用其之積體電路，讓高階製程晶片與低階製程晶片間的資料傳輸速度增加。

有鑒於此，本發明提供一種積體電路，此積體電路包括一高階製程晶片以及一低階製程晶片。高階製程晶片使用一第一操作電壓，低階製程晶片使用一第二操作電壓。高階製程晶片包括N個輸出緩衝器、一下行傳輸控制電路以及N個第一焊墊。每一個輸出緩衝器包括一輸出端。下行傳輸控制電路耦接上述N個輸出緩衝器，用以致能上述N個輸出緩衝器。第I個第一焊墊耦接第I個輸出緩衝器的輸出端。低階製程晶片包括N個電壓準位轉換電路、N個輸入移位暫存器以及N個第二焊墊。每一個電壓準位轉換電路包括一輸入端以及一輸出端。每一個輸入移位暫存器包括一輸入端，其中，第I個輸入移位暫存器的輸入端耦接第I個電壓準位轉換電路的輸出端。第I個第二焊墊耦接第I個電壓準位轉換電路的輸入端，其中，第I個第二焊墊直接連接第I個第一焊墊。

當高階製程晶片對低階製程晶片傳輸 資料時，下行傳輸控制電路致能上述N個輸出緩衝器，上述N個輸出緩衝器輸出N位元下行資料，藉由上述N個電壓準位轉換電路，將N個傳輸線上的N位元下行資料之電壓擺幅轉換為第二操作電壓後，由上述N個輸入移位暫存器接收該N位元資料，其中，N與I為自然數，且N>=I。

本發明另外提出一種高階製程晶片與低階製程晶片的資料傳輸方法，用以在一高階製程晶片以及一低階製程晶片之間傳遞資料，其中，高階製程晶片使用一第一操作電壓，低階製程晶片使用一第二操作電壓，上述高階製程晶片與低階製程晶片的資料傳輸方法包括下列步驟：將高階製程晶片的N個第一焊墊直接連接低階製程晶片的N個第二焊墊，其中，第I個第二焊墊直接連接第I個第一焊墊；在低階製程晶片內，提供N個電壓準位轉換電路，其中，第I個電壓準位轉換電路的輸入端耦接第I個第二焊墊；提供N個輸入移位暫存器，其中，第I個輸入移位暫存器的輸入端分別地耦接第I個電壓準位轉換電路的輸出端；當高階製程晶片對低階製程晶片傳輸資料時，高階製程晶片輸出N位元下行資料，藉由上述N個電壓準位轉換電路，將N個傳輸線上的N位元下行資料之電壓擺幅轉換為第二操作電壓後，由上述N個輸入移位暫存器接收上述N位元資料，其中，N與I為自然數，且N>=I。

依照本發明較佳實施例所述之高階製程晶片與低階製程晶片的資料傳輸方法以及使用其之積 體電路，上述高階製程晶片還包括N個輸入緩衝器，其中，每一個輸入緩衝器包括一輸入端，第I個輸入緩衝器的輸入端耦接第I個第一焊墊。低階製程晶片還包括N個輸出移位暫存器。每一個輸出移位暫存器包括一輸出端以及一上行傳輸控制電路。第I個輸出移位暫存器的輸入端耦接第I個第二焊墊。上行傳輸控制電路耦接上述N個輸出移位暫存器，用以致能上述N個輸出移位暫存器。當低階製程晶片對高階製程晶片傳輸資料時，上行傳輸控制電路致能上述N個輸出移位暫存器，上述N個輸出移位暫存器輸出N位元上行資料，由上述N個輸入緩衝器接收N位元上行資料。另外，在一較佳實施例中，高階製程晶片與低階製程晶片係以覆晶技術焊接(Flip Chip Bounding)方式電性連接N個第一焊墊與N個第二焊墊。

本發明的精神在於在高階製程晶片與低階製程晶片之間，利用一匯流排直接連接，並在低階製程晶片內部加入電壓準位轉換電路。由於低階製程晶片的操作電壓大於高階製程晶片的操作電壓，在先前技術中，常常需要藉由資料轉換為不同傳輸介面的資訊，例如I2C、USB、MIPI、HDMI。然而，由於本案採用直接連接的方式，將高階製程晶片與低階製程晶片進行直接連接，因此，傳輸速度可以快速的提升。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

101、401‧‧‧高階製程晶片

102、402‧‧‧低階製程晶片

VDD1‧‧‧較低的操作電壓

VDD2‧‧‧較高的操作電壓

HIO1~HIO8‧‧‧高階製程晶片的輸入輸出焊墊

LIO1~LIO8‧‧‧低階製程晶片的8個輸入輸出焊墊

103、403‧‧‧輸出緩衝器

104、404‧‧‧輸入緩衝器

105‧‧‧8個輸入暫存器

106‧‧‧8個輸出暫存器

107、407‧‧‧下行傳輸控制電路

108、113、408、413‧‧‧功能電路

109‧‧‧8個電壓準位轉換電路

110‧‧‧8個輸入移位暫存器

111‧‧‧8個輸出移位暫存器

112、412‧‧‧上行傳輸控制電路

405‧‧‧4組32位元之輸入暫存器

406‧‧‧4組32位元之輸出暫存器

409、601‧‧‧32個電壓準位轉換電路

410‧‧‧4組32位元之輸入移位暫存器

411‧‧‧4組32位元之輸出移位暫存器

S500~S506‧‧‧高階製程晶片與低階製程晶片的資料傳輸方法之步驟流程

第1圖為本發明一較佳實施例的積體電路的電路圖。

第2圖為本發明一較佳實施例的積體電路的封裝示意圖。

第3圖為本發明一較佳實施例的積體電路的封裝示意圖。

第4圖為本發明一較佳實施例的積體電路的電路圖。

第5圖為本發明一較佳實施例的高階製程晶片與低階製程晶片的資料傳輸方法的流程圖。

第6圖為本發明一較佳實施例的積體電路的電路圖。

第1圖為本發明一較佳實施例的積體電路的電路圖。請參考第1圖，在此實施例中，採用高階製程晶片與低階製程晶片，不透過任何其他外部元件，直接連接，並且，不透過其他通訊協定，兩晶片可以直接傳輸資料。此積體電路包括一高階製程晶片101以及一低階製程晶片102。高階製程晶片101採用較低的操作電壓VDD1，在此實施例是1.5V。低階製程晶片102採用較高的操作電壓VDD2，在此實施例是3.3V。

高階製程晶片101在此實施例中，包括8個輸入輸出焊墊HIO1~HIO8、8個輸出緩衝器103、8個輸入緩衝器104、8個輸入暫存器105、8個輸出暫存器106、一下行傳輸控制電路107以及一功能電路108。低階製程晶片102在此實施例中，同樣地包括8個輸入輸出焊墊LIO1~LIO8、8個電壓準位轉換電路(Level Shifter)109、8個輸入移位暫存器110、8個輸出移位暫存器111、一上行傳輸控制電路112以及一功能電路113。高階製程晶片101的輸入輸出焊墊HIO1~HIO8係直接連接低階製程晶片102的輸入輸出焊墊LIO1~LIO8。

8個輸出緩衝器103的輸出端分別耦接8個輸入輸出焊墊HIO1~HIO8。同樣地，8輸入緩衝器104的輸入端分別耦接8個輸入輸出焊墊HIO1~HIO8。下行傳輸控制電路107耦接每一個輸出緩衝器103的致能端。8個電壓準位轉換電路109的輸入端分別耦接輸入輸出焊墊LIO1~LIO8。8個電壓準位轉換電路109的輸出端分別耦接8個輸入移位暫存器110。8個輸出移位暫存器111的輸出端分別耦接輸入輸出焊墊LIO1~LIO8。上行傳輸控制電路112則耦接每一個輸出移位暫存器111的致能端。

在說明此實施例之前，先定義下行資料傳輸為由高階製程晶片101向低階製程晶片102傳輸資料，另外，定義上行資料傳輸為由低階製程晶片102向高階製程晶片101傳輸資料。當進行下行資料傳輸時，輸出 暫存器將所欲傳輸之資料給8個輸出緩衝器103，下行傳輸控制電路107致能上述8個輸出緩衝器103，上述8個輸出緩衝器103便開始輸出8位元下行資料。假設由高階製程晶片101向低階製程晶片102傳輸的資料為『10010001』，並假設在高階製程晶片101中，邏輯高電位的電壓為『1.2V~1.5V』，低階製程晶片102的邏輯高電位的電壓為『2.4V~3.3V』。由於低階製程晶片102的邏輯高電位的最低電壓為2.4V，因此，低階製程晶片102並無法辨識1.5V的邏輯高電位。在此實施例中，8個電壓準位轉換電路109用以將1.5V的邏輯高電位電壓轉換為3.3V的邏輯高電位電壓。此時，第1個電壓準位轉換電路109、第4個電壓準位轉換電路109以及第8個電壓準位轉換電路109所輸出的電壓皆為3.3V，第2個電壓準位轉換電路109、第3個電壓準位轉換電路109、第5個電壓準位轉換電路109、第6個電壓準位轉換電路109以及第7個電壓準位轉換電路109所輸出的電壓為0V，藉此，上述8個輸入移位暫存器的輸入端便可以分別接收到8位元資料『10010001』。

當進行上行資料傳輸時，同樣地，上行傳輸控制電路112致能上述8個輸出移位暫存器111，上述8個輸出移位暫存器111便開始輸出8位元上行資料。假設由低階製程晶片102向高階製程晶片101傳輸的資料為『00100101』，並假設在高階製程晶片101中，邏輯高電位的電壓為『1.2V~1.5V』，低階製程晶片102的邏輯高 電位的電壓為『2.4V~3.3V』。由於高階製程晶片101的邏輯高電位的最低電壓為1.2V，因此，高階製程晶片101可以辨識3.3V的邏輯高電位。故，上述8個輸入緩衝器104的輸入端便可以直接地分別地從8個輸出移位暫存器111接收到8位元資料『00100101』。

第2圖為本發明一較佳實施例的積體電路的封裝示意圖。請參考第2圖，在此實施例中，高階製程晶片101配置於低階製程晶片102的上方。高階製程晶片101的腳位透過錫球焊接至低階晶片。此種封裝技術稱之為覆晶技術焊接(Flip Chip Bonding)封裝。藉此，高階製程晶片101的焊墊與低階製程晶片102的焊墊進行直接連接，不需額外電路，便可以進行資料傳輸。

第3圖為本發明一較佳實施例的積體電路的封裝示意圖。請參考第3圖，在此實施例中，高階製程晶片101與低階製程晶片102配置於同一平面，並以打線接合(Wire Bounding)技術，將高階製程晶片101的8個輸入輸出焊墊HIO1~HIO8直接連接到低階製程晶片102的8個輸入輸出焊墊LIO1~LIO8。並且高階製程晶片101與低階製程晶片102被封裝於同一封裝301內。

上述幾個實施例雖然是以8位元做舉例，然所屬技術領域具有通常知識者應當知道，16位元、32位元、64位元皆可以使用本發明的技術實施。其差異僅在於焊墊數目、元件數目的不同。上述實施例僅為了方便說明本發明的精神。故，本發明不以此為限。

第4圖為本發明一較佳實施例的積體電路的電路圖。請參考第4圖，在此實施例中，此積體電路包括一高階製程晶片401以及一低階製程晶片402。同樣地，高階製程晶片401採用較低的操作電壓VDD1，在此實施例是1.5V。低階製程晶片402採用較高的操作電壓VDD2，在此實施例是3.3V。

高階製程晶片401在此實施例中，包括32個輸出緩衝器403、32個輸入緩衝器404、4組32位元之輸入暫存器405、4組32位元之輸出暫存器406、一下行傳輸控制電路407以及一功能電路408。低階製程晶片402在此實施例中，同樣地包括32個電壓準位轉換電路(Level Shifter)409、4組32位元輸入移位暫存器410、4組32位元之輸出移位暫存器411、一上行傳輸控制電路412以及一功能電路413。此實施例係較為實際的實施例，在此實施例中，高階製程晶片401與低階製程晶片402之間的傳輸通道係32位元。故，高階製程晶片401的輸入輸出焊墊有32個，低階製程晶片402的輸入輸出焊墊亦有32個，高階製程晶片401的32個輸入輸出焊墊分別對應地直接連接低階製程晶片402的32個輸入輸出焊墊(圖式中僅以32位元匯流排表示之)。

當進行下行資料傳輸時，在第一傳輸週期，第一組輸出暫存器406將所欲傳輸之資料給32個輸出緩衝器403，下行傳輸控制電路407致能上述32個輸出緩衝器403，上述32個輸出緩衝器403便開始輸出32位 元下行資料。低階製程晶片402的邏輯高電位的電壓為『2.4V~3.3V』。由於低階製程晶片402的邏輯高電位的最低電壓為2.4V，因此，低階製程晶片402並無法辨識1.5V的邏輯高電位。在此實施例中，32個電壓準位轉換電路409用以將1.5V擺幅之32位元資料轉換為3.3V擺幅之32位元資料。藉此，上述第一組32位元之輸入移位暫存器410的輸入端便可以分別接收到3.3V擺幅之32位元資料。接下來，在第二傳輸週期，第二組輸出暫存器406將所欲傳輸之資料給32個輸出緩衝器403，下行傳輸控制電路405致能上述32個輸出緩衝器403，上述32個輸出緩衝器403便開始輸出32位元下行資料。32個電壓準位轉換電路409用以將1.5V擺幅之32位元資料轉換為3.3V擺幅之32位元資料。藉此，上述第二組32位元之輸入移位暫存器410的輸入端便可以分別接收到3.3V擺幅之32位元資料。以此類推(and on this basis)，在四個傳輸週期內，低階製程晶片402的四組32位元之輸入移位暫存器410便可以分別地接收到高階製程晶片401所傳輸的128位元之資料。

由上述實施例，本發明可以被歸納成為一個高階製程晶片與低階製程晶片的資料傳輸方法。第5圖為本發明一較佳實施例的高階製程晶片與低階製程晶片的資料傳輸方法的流程圖。請參考第5圖，此高階製程晶片與低階製程晶片的資料傳輸方法係用以在一高階製程晶片以及一低階製程晶片之間傳遞資料，其中，高階製 程晶片使用一第一操作電壓，低階製程晶片使用一第二操作電壓，且第一操作電壓小於第二操作電壓。上述高階製程晶片與低階製程晶片的資料傳輸方法包括下列步驟：

步驟S500：開始。

步驟S501：將高階製程晶片的N個第一焊墊直接連接低階製程晶片的N個第二焊墊。如上述實施例所示，高階製程晶片的第1個輸入輸出焊墊HIO1直接連接到低階製程晶片的第1個輸入輸出焊墊LIO1，高階製程晶片的第2個輸入輸出焊墊HIO2直接連接到低階製程晶片的第2個輸入輸出焊墊LIO2，以此類推。

步驟S502：在低階製程晶片內，提供N個電壓準位轉換電路。如上述實施例所示，第1個電壓準位轉換電路的輸入端耦接第1個輸入輸出焊墊LIO1，第2個電壓準位轉換電路的輸入端耦接第2個輸入輸出焊墊LIO2，以此類推。

步驟S503：提供N個輸入移位暫存器。如上述實施例所示，第1個輸入移位暫存器的輸入端耦接第1個電壓準位轉換電路的輸出端，第2個輸入移位暫存器的輸入端耦接第2個電壓準位轉換電路的輸出端，以此類推。

步驟S504：判斷進行下行資料傳輸或上行資料傳輸。下行資料傳輸時，進行步驟S505。上行資料傳輸時，進行步驟S506。在此實施例中，下行資料傳輸是高階製程晶片對低階製程晶片傳輸資料。上行資料傳輸 是低階製程晶片對高階製程晶片傳輸資料。

步驟S505：當進行下行資料傳輸時，藉由上述N個電壓準位轉換電路，將N位元下行資料之電壓擺幅由第一操作電壓轉換為第二操作電壓，之後，由上述N個輸入移位暫存器接收上述N位元資料。由於高階製程晶片採用的第一操作電壓小於低階製程晶片採用的第二操作電壓，因此，該N位元下行資料的邏輯高電位的電壓小於第二操作電壓，故低階製程晶片必須透過電壓準位轉換電路將第一操作電壓轉為第二操作電壓。

步驟S506：當進行上行資料傳輸時，低階製程晶片輸出N位元上行資料，由高階製程晶片的N個輸入緩衝器接收該N位元上行資料。由於低階製程晶片採用的第二操作電壓大於高階製程晶片採用的第一操作電壓，因此，該N位元上行資料的邏輯高電位的電壓遠大於第一操作電壓，故高階製程晶片不會誤判邏輯，因此可以進行直接接收。

第6圖為本發明一較佳實施例的積體電路的電路圖。請參考第4圖以及第6圖，在此實施例中，此積體電路在低階製程晶片402中額外包括一電壓準位轉換電路601。此電壓準位轉換電路601與電壓準位轉換電路409的不同之處在於，上述電壓準位轉換電路601是用以將3.3V擺幅之32位元資料轉換為1.5V擺幅之32位元資料。又，在此實施例中，上述電壓準位轉換電路601是被設計在低階製程晶片402中，原因在於，高階製程可能 無法製作出耐壓3.3V的元件。然所屬技術領域具有通常知識者應當知道，若製程允許的情況下，上述電壓準位轉換電路601亦可以被設計在高階製程晶片401中。因此，本發明不以此為限。

綜上所述，本發明的精神在於在高階製程晶片與低階製程晶片之間，利用一匯流排直接連接，並在低階製程晶片內部加入電壓準位轉換電路。由於低階製程晶片的操作電壓大於高階製程晶片的操作電壓，在先前技術中，常常需要藉由資料轉換為不同傳輸介面的資訊，例如I2C、USB、MIPI、HDMI。然而，由於本案採用直接連接的方式，將高階製程晶片與低階製程晶片進行直接連接，因此，傳輸速度可以快速的提升。

在較佳實施例之詳細說明中所提出之具體實施例僅用以方便說明本發明之技術內容，而非將本發明狹義地限制於上述實施例，在不超出本發明之精神及以下申請專利範圍之情況，所做之種種變化實施，皆屬於本發明之範圍。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

101‧‧‧高階製程晶片

102‧‧‧低階製程晶片

VDD1‧‧‧較低的操作電壓

VDD2‧‧‧較高的操作電壓

HIO1~HIO8‧‧‧高階製程晶片的輸入輸出焊墊

LIO1~LIO8‧‧‧低階製程晶片的8個輸入輸出焊墊

103‧‧‧輸出緩衝器

104‧‧‧輸入緩衝器

105‧‧‧8個輸入暫存器

106‧‧‧8個輸出暫存器

107‧‧‧下行傳輸控制電路

108、113‧‧‧功能電路

109‧‧‧8個電壓準位轉換電路

110‧‧‧8個輸入移位暫存器

111‧‧‧8個輸出移位暫存器

112‧‧‧上行傳輸控制電路

Claims (10)

1. 一種積體電路，包括：一高階製程晶片，其中，該高階製程晶片使用一第一操作電壓，其中，該高階製程晶片包括：N個輸出緩衝器，每一該些輸出緩衝器包括一輸出端；一下行傳輸控制電路，耦接上述N個輸出緩衝器，用以致能上述N個輸出緩衝器；以及N個第一焊墊，其中，第I個第一焊墊耦接第I個輸出緩衝器的輸出端；以及一低階製程晶片，其中，該低階製程晶片使用一第二操作電壓，其中，該低階製程晶片包括：N個電壓準位轉換電路，每一該些電壓準位轉換電路包括一輸入端以及一輸出端；N個輸入移位暫存器，每一該些輸入移位暫存器包括一輸入端，其中，第I個輸入移位暫存器的輸入端耦接第I個電壓準位轉換電路的輸出端；以及N個第二焊墊，其中，第I個第二焊墊耦接第I個電壓準位轉換電路的輸入端，其中，第I個第二焊墊直接連接第I個第一焊墊；其中，當該高階製程晶片對該低階製程晶片傳輸資料時，該下行傳輸控制電路致能上述N個輸出緩衝器，上述N個輸出緩衝器輸出N位元下行資料，藉由上述N個電壓準位轉換電路，將N個傳輸線上的N位元下行資料之電壓 擺幅轉換為該第二操作電壓後，由上述N個輸入移位暫存器接收該N位元資料，其中，N與I為自然數，且N>=I。
2. 如申請專利範圍第1項所記載之積體電路，其中，該高階製程晶片更包括：N個輸入緩衝器，其中，每一該些輸入緩衝器包括一輸入端，其中，第I個輸入緩衝器的輸入端耦接第I個第一焊墊；其中，該低階製程晶片更包括：N個輸出移位暫存器，其中，每一該些輸出移位暫存器包括一輸出端，其中，第I個輸出移位暫存器的輸出端耦接第I個第二焊墊；以及一上行傳輸控制電路，耦接上述N個輸出移位暫存器，用以致能上述N個輸出移位暫存器，其中，當該低階製程晶片對該高階製程晶片傳輸資料時，該上行傳輸控制電路致能上述N個輸出移位暫存器，上述N個輸出移位暫存器輸出N位元上行資料，由上述N個輸入緩衝器接收該N位元上行資料。
3. 如申請專利範圍第1項所記載之積體電路，其中，該低階製程晶片更包括：N個第二電壓準位轉換電路，每一該些電壓準位轉換電路包括一輸入端以及一輸出端， 其中，第I個輸出移位暫存器的輸出端耦接第I個第二電壓準位轉換電路的輸入端，且第I個第二電壓準位轉換電路的輸出端耦接第I個第二焊墊。
4. 如申請專利範圍第2項所記載之積體電路，其中，該高階製程晶片更包括：K組輸入暫存器組，其中，每一組輸入暫存器組包括N個輸入暫存器，分別耦接N個輸入緩衝器；其中，該低階製程晶片更包括：K組輸出移位暫存器組，其中，每一組輸出移位暫存器組包括N個輸出移位暫存器，分別耦接N個第二焊墊；其中，當該低階製程晶片對該高階製程晶片傳輸資料時，在第J傳輸期間，該上行傳輸控制電路致能第J組輸出移位暫存器組的N個輸出移位暫存器，第J組輸出移位暫存器組的N個輸出移位暫存器輸出N位元上行資料，由第J組輸入暫存器組的N個輸入緩衝器接收該N位元上行資料，其中，K與J為自然數，且K>=J。
5. 如申請專利範圍第1項所記載之積體電路，其中，該高階製程晶片與該低階製程晶片係以覆晶技術焊接(Flip Chip Bonding)方式電性連N個第一焊墊與N個第二焊墊。
6. 如申請專利範圍第1項所記載之積體電路，其中，該高階製程晶片更包括：K組輸出暫存器組，其中，每一組輸出暫存器組包括N個輸出暫存器，分別耦接N個輸出緩衝器；其中，該低階製程晶片更包括：K組輸入移位暫存器組，其中，每一組輸入移位暫存器組包括N個輸入移位暫存器，分別耦接N個電壓準位轉換電路；其中，當該高階製程晶片對該低階製程晶片傳輸資料時，在第J資料傳輸期間，第J組輸出暫存器組輸出N位元下行資料給上述N個輸出緩衝器，且該下行傳輸控制電路致能上述N個輸出緩衝器，上述N個輸出緩衝器輸出N位元下行資料，藉由上述N個電壓準位轉換電路，將N個傳輸線上的N位元下行資料之電壓擺幅轉換為該第二操作電壓後，由上述第J組輸入移位暫存器組的N個輸入移位暫存器接收該N位元資料，其中，K與J為自然數，且K>=J。
7. 一種高階製程晶片與低階製程晶片的資料傳輸方法，用以在一高階製程晶片以及一低階製程晶片之間傳遞資料，其中，該高階製程晶片使用一第一操作電壓，該低階製程晶片使用一第二操作電壓，該高階製程晶片與低階製程晶片傳輸方法包括：將該高階製程晶片的N個第一焊墊直接連接該低階製 程晶片的N個第二焊墊，其中，第I個第二焊墊直接連接第I個第一焊墊；在該低階製程晶片內，提供N個電壓準位轉換電路，其中，第I個電壓準位轉換電路的輸入端耦接第I個第二焊墊；提供N個輸入移位暫存器，其中，第I個輸入移位暫存器的輸入端分別地耦接第I個電壓準位轉換電路的輸出端；當該高階製程晶片對該低階製程晶片傳輸資料時，該高階製程晶片輸出N位元下行資料，藉由上述N個電壓準位轉換電路，將N個傳輸線上的N位元下行資料之電壓擺幅轉換為該第二操作電壓後，由上述N個輸入移位暫存器接收該N位元資料，其中，N與I為自然數，且N>=I。
8. 如申請專利範圍第7項所記載之高階製程晶片與低階製程晶片的資料傳輸方法，其中，該高階製程晶片與該低階製程晶片係以覆晶技術焊接(Flip Chip Bonding)方式電性連N個第一焊墊與N個第二焊墊。
9. 如申請專利範圍第7項所記載之高階製程晶片與低階製程晶片的資料傳輸方法，其中，該高階製程晶片包括N個輸出緩衝器，電性連接N位元匯流排，當該高階製程晶片對該低階製程晶片傳輸資料時，致 能上述N個輸出緩衝器。
10. 如申請專利範圍第7項所記載之高階製程晶片與低階製程晶片的資料傳輸方法，其中，該高階製程晶片包括N個輸入緩衝器，分別電性連接N個第一焊墊，其中，該低階製程晶片包括N個輸出移位暫存器，分別電性連接N個第二焊墊，當該低階製程晶片對該高階製程晶片傳輸資料時，致能上述N個輸出移位暫存器，使上述N個輸出移位暫存器輸出N位元上行資料，由上述N個輸入緩衝器接收該N位元上行資料。