CN113445010B - 在微通道板通道阵列制备复合金属膜层过程中减少开口面积比损失量的工艺及微通道板 - Google Patents

在微通道板通道阵列制备复合金属膜层过程中减少开口面积比损失量的工艺及微通道板 Download PDF

Info

Publication number
CN113445010B
CN113445010B CN202110723599.1A CN202110723599A CN113445010B CN 113445010 B CN113445010 B CN 113445010B CN 202110723599 A CN202110723599 A CN 202110723599A CN 113445010 B CN113445010 B CN 113445010B
Authority
CN
China
Prior art keywords
film layer
layer
microchannel plate
evaporation
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110723599.1A
Other languages
English (en)
Other versions
CN113445010A (zh
Inventor
高鹏
邱祥彪
张正君
李臻
丛晓庆
王健
李婧雯
孙赛林
王鹏飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Night Vision Technology Co Ltd
Original Assignee
North Night Vision Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Night Vision Technology Co Ltd filed Critical North Night Vision Technology Co Ltd
Priority to CN202110723599.1A priority Critical patent/CN113445010B/zh
Publication of CN113445010A publication Critical patent/CN113445010A/zh
Application granted granted Critical
Publication of CN113445010B publication Critical patent/CN113445010B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/28—Vacuum evaporation by wave energy or particle radiation
    • C23C14/30—Vacuum evaporation by wave energy or particle radiation by electron bombardment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C23C14/545—Controlling the film thickness or evaporation rate using measurement on deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J43/00—Secondary-emission tubes; Electron-multiplier tubes
    • H01J43/04—Electron multipliers
    • H01J43/06—Electrode arrangements
    • H01J43/18—Electrode arrangements using essentially more than one dynode
    • H01J43/24—Dynodes having potential gradient along their surfaces
    • H01J43/246—Microchannel plates [MCP]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laminated Bodies (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供一种在微通道板通道阵列制备复合金属膜层过程中减少开口面积比损失量的工艺以及微通道板，包括以下步骤：提供密集排列的圆形微孔阵列的基底；在真空环境下，在所述圆形微孔阵列的圆形微孔输入面和一定深度的内壁采用两种材料先后蒸镀的方式进行叠加，形成顺序层叠结构ABA，其中A层为镍铬合金层，B层为金属银或者铜层。本发明通过在微通道板输入面及一定深度内壁蒸镀复合金属膜层，既满足面电阻技术指标要求，同时避免传统厚度太厚、开口面积比损失较大的问题。

Description

在微通道板通道阵列制备复合金属膜层过程中减少开口面积 比损失量的工艺及微通道板
技术领域
本发明涉及微通道板技术领域，具体而言涉及一种在微通道板通道阵列制备复合金属膜层过程中减少开口面积比损失量的工艺及微通道板。
背景技术
微通道板是一种大面阵的通道电子倍增器，由数百万根圆形通道规则排列而成，依靠元件中圆形孔内壁材料对电子进行倍增。微通道板在工作过程中需要通电，因此在该元件的两个表面镀制膜层以起到导电的作用。开口面积比为微通道板工作区的通道开口面积与整个工作区面积之比，开口面积比决定微通道板的探测效率，并在一定程度上影响微通道板的增益及噪声因子，是微通道板的关键性能之一。
为了提高微通道板的开口面积比，现有技术中采用多种措施实现，例如通过减薄皮料厚度或者通道入口的形状来实现，例如在公开号为CN207282449的中国专利中提出的措施低延迟脉冲、低串扰、高收集效率微通道板，其每个通道包括开设在输入电极层的输入口以及开设在输出电极层的输出口；输入口与通道上端连通，输出口与通道下端连通；输入口自上而下逐渐减小，从而形成的微通道板的通道开口面积大于90％。目前所列措施因制造工艺难度较大，且合格率较低，无法实现工业批量生产，仅适用于特殊领域应用。
减小因金属膜层蒸镀后开口面积比的损失是提高开口面积比切实可行的办法，不改变基础工艺。在保证面电阻符合技术指标的前提下，减薄金属膜层厚度，相较原正常工艺达到提高开口面积比的目的。镍铬膜层的减薄势必导致面电阻的值将增大，为了保证面电阻，减薄膜层，引入电阻率更小的金属作为导电膜层。在确定膜层材料后，需要改进镀膜工艺，优化膜层镀制效果。
随着纳米薄膜材料科学研究的进展，各种先进镀膜技术也随之发展起来。通过气相转移方式镀膜成为主流，主要分为两大类，包括：物理气相沉积和化学气相沉积。物理气相沉积，是指利用物理过程实现物质转移，将原子或分子由源转移到基材表面的过程，包括真空热蒸发，电子束蒸发，磁控溅射等；化学气相沉积，是反应物质在气态条件下发生化学反应生成固态物质沉积在固态基底表面。这两种镀膜方式分别具有各自的优缺点。化学气相沉积在不规则表面进行镀膜以及膜层致密性好是其优势，并且镀制的膜层以化合物为主，膜层厚度较薄。物理气相沉积更适合在平面上镀制膜层，镀制厚度较厚膜层。故选用物理气相沉积镀膜方式，真空热蒸发对镀膜料的蒸发温度选择性更小，不适合高熔点金属材料，电子束化料能量集中且更大，适合熔点较高的金属膜层镀制。
例如，在公开号为CN110400738A的中国专利申请中提出的提高微通道板分辨力的方法及其蒸镀方法，在微通道板的输出端面上蒸镀一层金属材料的膜层，以覆盖微通道板原有的输出镍-铬电极，镀制的金属材料膜层采用铂(Pt)/镍(Ni)/金(Au)/银(Ag)金属材料蒸镀，其逸出功高于4.0eV，利用新镀制金属膜层材料的高逸出功，提高微通道板分辨力。其最终在输出端面形成的是两种金属材料形成的双层复合膜层，其中也包含金属材料银，但是其并不能直接或间接应用解决微通道板输入面开口面积比损失量的问题。
现有技术文献：
专利文献1CN207282449U
专利文献2CN110400738A
发明内容
本发明目的在于提供一种在微通道板通道阵列制备复合金属膜层过程中减少开口面积比损失量的工艺及微通道板，在微通道板输入面及一定深度内壁蒸镀复合结构的金属膜层，既满足面电阻技术指标要求，又控制开口面积比损失量问题。
为实现上述目的，本发明的第一方面提出一种在微通道板通道阵列制备复合金属膜层过程中减少开口面积比损失量的工艺，包括：
提供密集排列的圆形微孔阵列的基底；
在真空环境下，在所述圆形微孔阵列的圆形微孔输入面和一定深度的内壁采用两种材料先后蒸镀的方式进行叠加，形成顺序层叠结构ABA，其中A层为镍铬合金层，B层为金属银或者铜层。
优选地，所述A层的厚度为B层厚度的2倍。
优选地，所述A层的厚度为20nm，B层的厚度为10nm。
优选地，所述圆形微孔阵列中的圆形微孔的直径为φ6um，相邻圆形微孔之间的孔间距为7.5um，圆形微孔的长度为0.33mm。
优选地，在微通道板通道阵列制备复合金属膜层过程中减少开口面积比损失量的工艺的具体制备步骤包括：
提供密集排列的圆形微孔阵列的基底，清洗、烘干后，放置于真空镀膜机内的工装架上；
抽真空，使得真空镀膜机内的真空度达到1*10-1Pa，对基底进行200℃的真空烘烤；
烘烤结束后开始镍铬合金膜层蒸镀；
镍铬合金膜层蒸镀结束后，旋转镀膜料坩埚，开始金属银或铜膜层蒸镀；
金属银或铜膜层蒸镀结束后，再次旋转镀膜料坩埚，开始镍铬合金膜层蒸镀；
其中，蒸镀过程中，控制ABA顺序层叠结构的各个膜层的厚度在预设的范围内。
根据本发明的第二方面提出一种根据前述工艺制备得到的微通道板。
应当理解，前述构思以及在下面更加详细地描述的额外构思的所有组合只要在这样的构思不相互矛盾的情况下都可以被视为本公开的发明主题的一部分。另外，所要求保护的主题的所有组合都被视为本公开的发明主题的一部分。
结合附图从下面的描述中可以更加全面地理解本发明教导的前述和其他方面、实施例和特征。本发明的其他附加方面例如示例性实施方式的特征和/或有益效果将在下面的描述中显见，或通过根据本发明教导的具体实施方式的实践中得知。
附图说明
附图不意在按比例绘制。在附图中，在各个图中示出的每个相同或近似相同的组成部分可以用相同的标号表示。为了清晰起见，在每个图中，并非每个组成部分均被标记。现在，将通过例子并参考附图来描述本发明的各个方面的实施例，其中：
图1是本发明的复合膜层结构的示意图
图2是镀膜后开口面积比计算的示意图
图3是不同膜层厚度在不同镀膜深度对应的开口面积比的示意图。
图4是传统的膜层的输入导电层和复合导电层对比图。
图5是镀膜速率选择装置的结构示意图。
具体实施方式
为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。
在本公开中参照附图来描述本发明的各方面，附图中示出了许多说明的实施例。本公开的实施例不必定意在包括本发明的所有方面。应当理解，上面介绍的多种构思和实施例，以及下面更加详细地描述的那些构思和实施方式可以以很多方式中任意一种来实施，这是因为本发明所公开的构思和实施例并不限于任何实施方式。另外，本发明公开的一些方面可以单独使用，或者与本发明公开的其他方面的任何适当组合来使用。
结合图1、2所示，本发明的目的旨在提出一种减小微通道板镀制金属膜层后开口面积比损失量的工艺，在微通道板输入面及一定深度内壁蒸镀复合金属膜层，既满足面电阻技术指标要求，同时避免传统厚度太厚、开口面积比损失较大的问题。
结合图2所示，本发明针对镀膜影响微通道板开口面积比进行理论计算，构建理想化的模型，为了方便计算，斜切角设置为0度，模型如图2所示，未镀膜时的开口面积比如下：
Figure BDA0003136842730000041
考虑到通道内壁靠近输入面处镀膜的膜层厚度对于孔径的影响，开口面积比为：
Figure BDA0003136842730000042
其中各参数含义如下：
D：孔间距
R：孔径
xR：镀膜电极深度(以孔径R为单位)
θ：微通道板输入面与入射粒子束的夹角
A：微通道板输入面膜层厚度
V：θ为90时，膜层沉积速率
从上述本发明构建的模型可以看出，镀膜厚度与镀膜深度对于开口面积比的损失量影响非常大。
本发明的示例性实施例公开一种减小微通道板镀制金属膜层后开口面积比损失量的方法，在微通道板输入面先蒸镀一层镍铬合金，作用是增强复合膜层在玻璃基底上的附着力，再蒸镀一层10nm金属银或铜，以较薄的膜层厚度实现较好的导电性，最后在此基础上蒸镀镍铬合金膜层，保证复合膜层表面与原单一膜层相同，不引入其他问题。例如通过聚焦电子枪光斑和加装蒸镀速率选择装置优化镀膜工艺，达到蒸镀在微通道板输入面的镍铬合金膜层比改进前的膜层更致密、电阻率更小的目的。然后，在镍铬合金膜层表面蒸镀一层10nm金属银或铜，增加输入面导电性能，最后镀制一层镍铬合金膜层。由于金属银或铜的电阻率远远小于镍铬合金合金，在满足输入面面电阻的要求的前提下，与现有技术相比，可减薄整体膜层厚度，达到减小微通道板镀制金属膜层后开口面积比损失量的目的。
而金属银/铜材料如果直接镀制在输入端面，会影响输入端面对于入射光的反射率，部分穿过阴极膜层的光被输入端面电极反射造成杂散情况、信号串扰影响整体像管成像效果，因此在金属银或铜膜层表面蒸镀一层20nm镍铬合金膜层，保证输入面导电膜层未对微通道板的其他性能产生影响，故在本发明的实施过程中采取ABA顺序层叠结构的复合膜层。
在可选的例子中，安装镀膜速率选择装置，该装置放置于镀膜料之上，由于摆放镀膜料的坩埚是设备厂家设计的固定尺寸，而每次镀膜料使用电子枪进行预熔后可开启挡板进行蒸镀。因电子光斑的尺寸远远小于镀膜料的尺寸，镀膜料表面温度呈中心高边缘低的梯度分布：镀膜料中心温度高，蒸发出的原子或团簇能量高，沉积于基底上形成膜层致密度好，电阻率低；镀膜料边缘温度低，蒸发出的原子或团簇能量低，沉积于基底上形成膜层致密度差，电阻率高。对于本发明的实施来说，成膜的料能量越大对成膜的状态越好。在无法规避因镀膜机产生的镀膜料不同速率的固有存在影响情况下，本发明在常规镀膜机基础上增加设计了镀膜选择装置，作为可选的实施例，该镀膜选择装置使用铝板开孔，放置于坩埚上方，孔正对镀膜料光斑区域，使用孔对镀膜料蒸发区域进行选择，使镀膜料的边缘低温区蒸发的原子/团簇无法到达基底，提高到达基底处的镀膜料原子/团簇的能量，使得蒸镀的膜层质量更优，降低电阻率。
现有技术中的提高微通道板分辨力的方法及其蒸镀方法中，金属银等材料直接镀制在输入端面，会影响输入端面对于入射光的反射率，部分穿过阴极膜层的光被输入端面电极反射造成杂散情况、信号串扰影响整体像管成像效果；同时，直接在输入端面增镀金属材料而不改变输入端面镍铬合金膜层镀膜工艺，无法达到减小开口面积比损失量的目的，反而会因为增加镀膜而使得开口面积比损失更多，因此其并不能直接或间接应用解决本专利申请所针对的减小微通道板输入面开口面积比损失量的问题。
作为可选的实施例，本发明整体上提供一种在微通道板通道阵列制备复合金属膜层过程中减少开口面积比损失量的工艺，包括以下步骤：提供密集排列的圆形微孔阵列的基底；以及在真空环境下，在圆形微孔阵列的圆形微孔输入面和一定深度的内壁采用两种材料先后蒸镀的方式进行叠加，形成顺序层叠结构ABA，其中A层为镍铬合金层，B层为金属银或者铜层。
其中，A层的厚度为B层厚度的2倍。
其中，A层的厚度为20nm，B层的厚度为10nm。
其中，圆形微孔阵列中的圆形微孔的直径为φ6um，相邻圆形微孔之间的孔间距为7.5um，圆形微孔的长度为0.33mm。微通道板的尺寸为φ25mm。
在可选的实施例中，前述工艺的具体制备步骤包括：
提供密集排列的圆形微孔阵列的基底，清洗、烘干后，放置于真空镀膜机内的工装架上；
抽真空，使得真空镀膜机内的真空度达到1*10-1Pa，对基底进行200℃的真空烘烤；
烘烤结束后开始镍铬合金膜层蒸镀；
镍铬合金膜层蒸镀结束后，旋转镀膜料坩埚，开始金属银或铜膜层蒸镀；
金属银或铜膜层蒸镀结束后，再次旋转镀膜料坩埚，开始镍铬合金膜层蒸镀；
其中，蒸镀过程中，控制ABA顺序层叠结构的各个膜层的厚度在预设的范围内。
下面结合具体的示例进行说明。
[1].制作材料层A
[1.1].将清洗后的基底放置于真空镀膜机行星工装架上，开始抽真空，真空度达到1*10-1Pa，对基底进行200℃的真空烘烤；
[1.2].烘烤结束后开始镍铬合金膜层蒸镀，厚度由膜厚仪精确控制；
[2].制作材料层B
镍铬合金膜层蒸镀结束后，旋转镀膜料坩埚，开始金属银或铜膜层蒸镀，厚度由膜厚仪精确控制；
[3].制作材料层A
金属银或铜膜层蒸镀结束后，旋转镀膜料坩埚，开始镍铬合金膜层蒸镀，厚度由膜厚仪精确控制。
在可选的实施例中，镀膜设备选用电子束蒸发型真空镀膜机，调整工装，使其膜层蒸镀的角度符合该元件通道内壁膜层覆盖深度的要求。
[1].将清洗干净的基底通过检验表面是否合格，合格后装入镀膜夹具中，而后将装有基底的镀膜夹具装入调整好的镀膜工装上，检查无误后，关闭腔体门抽真空；
[2].安装镀膜速率选择装置，该装置放置于镀膜料之上，由于摆放镀膜料的坩埚是设备厂家设计的固定尺寸，而每次镀膜料使用电子枪进行预熔后开启挡板进行蒸镀。因电子光斑的尺寸远远小于镀膜料的尺寸，这就导致镀膜料表面进行蒸镀的速率是不一致的，越往边缘蒸镀的速率越小，因而到达基板进行成膜的料能量就较小，通过前期试验证明，成膜的料能量越大对产品成膜的状态越好。在无法规避因镀膜机产生的这种镀膜料不同速率这种固有存在的影响，设计了镀膜速率选择装置，该装置是使用铝板开孔，孔正对镀膜料，大小取决于想要选择从镀膜料往出蒸镀料速率的大小，最终确定大小为176mm2(镀膜料的表面积是1256mm2)，从而达到对不同镀膜速率进行选择的目的，使得蒸镀的膜层质量更优。
[3].真空度达到1.0*10-1Pa时对基底进行200℃烘烤，烘烤过程中真空系统正常工作；
[4].制作材料层A
[1.1].烘烤结束后，调整电子枪光斑大小达到12mm2，使其在束流达到500mA时可以蒸镀镍铬合金合金膜料，蒸镀过程中的速率控制在3nm/s-5nm/s；
[1.2].镍铬合金膜层蒸镀，厚度20nm由膜厚仪精确控制；
[2].制作材料层B
镍铬合金膜层蒸镀结束后，旋转镀膜料坩埚，开始金属银或铜膜层蒸镀，厚度10nm由膜厚仪精确控制；
[3].制作材料层A
金属银或铜膜层蒸镀结束后，旋转镀膜料坩埚，开始镍铬合金膜层蒸镀，厚度20nm由膜厚仪精确控制。等待10分钟后对腔体放气；放气完成后取出基底，完成制备过程。
通过本发明的方法制备膜层，面电阻满足技术指标要求，同时膜层厚度比原正常工艺(200nm)减薄150nm，结合图3所示，微通道板的输入面开口面积比损失量由原来的4.8％减小到2％，有效降低。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (3)

1.一种在微通道板通道阵列制备复合金属膜层过程中减少开口面积比损失量的工艺，其特征在于，包括以下步骤：
提供密集排列的圆形微孔阵列的基底；
在真空环境下，在所述圆形微孔阵列的圆形微孔输入面和一定深度的内壁采用两种材料先后蒸镀的方式进行叠加，形成顺序层叠结构ABA，其中A层为镍铬合金层，B层为金属银或者铜层；
其中，所述圆形微孔阵列中的圆形微孔的直径为φ6um，相邻圆形微孔之间的孔间距为7.5um，圆形微孔的长度为0.33mm；
所述A层的厚度为20nm，B层的厚度为10nm。
2.根据权利要求1所述的在微通道板通道阵列制备复合金属膜层过程中减少开口面积比损失量的工艺，其特征在于，所述工艺的具体制备步骤包括：
提供密集排列的圆形微孔阵列的基底，清洗、烘干后，放置于真空镀膜机内的工装架上；
抽真空，使得真空镀膜机内的真空度达到1*10-1Pa，对基底进行200℃的真空烘烤；
烘烤结束后开始镍铬合金膜层蒸镀；
镍铬合金膜层蒸镀结束后，旋转镀膜料坩埚，开始金属银或铜膜层蒸镀；
金属银或铜膜层蒸镀结束后，再次旋转镀膜料坩埚，开始镍铬合金膜层蒸镀；
其中，蒸镀过程中，控制ABA顺序层叠结构的各个膜层的厚度在预设的范围内。
3.一种根据权利要求1或2所述的工艺制备的微通道板。
CN202110723599.1A 2021-06-29 2021-06-29 在微通道板通道阵列制备复合金属膜层过程中减少开口面积比损失量的工艺及微通道板 Active CN113445010B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110723599.1A CN113445010B (zh) 2021-06-29 2021-06-29 在微通道板通道阵列制备复合金属膜层过程中减少开口面积比损失量的工艺及微通道板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110723599.1A CN113445010B (zh) 2021-06-29 2021-06-29 在微通道板通道阵列制备复合金属膜层过程中减少开口面积比损失量的工艺及微通道板

Publications (2)

Publication Number Publication Date
CN113445010A CN113445010A (zh) 2021-09-28
CN113445010B true CN113445010B (zh) 2022-09-13

Family

ID=77813644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110723599.1A Active CN113445010B (zh) 2021-06-29 2021-06-29 在微通道板通道阵列制备复合金属膜层过程中减少开口面积比损失量的工艺及微通道板

Country Status (1)

Country Link
CN (1) CN113445010B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2445612A1 (fr) * 1978-12-29 1980-07-25 Labo Electronique Physique Tube image a galettes de microcanaux comportant deux chambres separees et un getter etale en surface, et procede de construction dudit tube
US5132586A (en) * 1991-04-04 1992-07-21 The United States Of America As Represented By The Secretary Of The Navy Microchannel electron source
US6169394B1 (en) * 1998-09-18 2001-01-02 University Of The Utah Research Foundation Electrical detector for micro-analysis systems
CN104992893A (zh) * 2015-06-03 2015-10-21 中国建筑材料科学研究总院 一种微通道板及其制备方法
CN106847649A (zh) * 2017-02-21 2017-06-13 北方夜视技术股份有限公司 一种提高微通道板增益的方法
CN107785227A (zh) * 2017-09-08 2018-03-09 中国科学院西安光学精密机械研究所 一种低延迟脉冲、低串扰、高收集效率微通道板
CN110400738A (zh) * 2019-07-08 2019-11-01 北方夜视技术股份有限公司 一种提高微通道板分辨力的方法及其蒸镀方法
CN111463102A (zh) * 2020-05-09 2020-07-28 北方夜视技术股份有限公司 微通道板
CN112420476A (zh) * 2020-10-30 2021-02-26 北方夜视技术股份有限公司 用于近贴式光电探测器件的微通道板及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227965B2 (en) * 2008-06-20 2012-07-24 Arradiance, Inc. Microchannel plate devices with tunable resistive films
US8135253B2 (en) * 2009-01-22 2012-03-13 Exelis, Inc. Microchannel plate (MCP) having an asymmetric packing pattern for higher open area ratio (OAR)

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2445612A1 (fr) * 1978-12-29 1980-07-25 Labo Electronique Physique Tube image a galettes de microcanaux comportant deux chambres separees et un getter etale en surface, et procede de construction dudit tube
US5132586A (en) * 1991-04-04 1992-07-21 The United States Of America As Represented By The Secretary Of The Navy Microchannel electron source
US6169394B1 (en) * 1998-09-18 2001-01-02 University Of The Utah Research Foundation Electrical detector for micro-analysis systems
CN104992893A (zh) * 2015-06-03 2015-10-21 中国建筑材料科学研究总院 一种微通道板及其制备方法
CN106847649A (zh) * 2017-02-21 2017-06-13 北方夜视技术股份有限公司 一种提高微通道板增益的方法
CN107785227A (zh) * 2017-09-08 2018-03-09 中国科学院西安光学精密机械研究所 一种低延迟脉冲、低串扰、高收集效率微通道板
CN110400738A (zh) * 2019-07-08 2019-11-01 北方夜视技术股份有限公司 一种提高微通道板分辨力的方法及其蒸镀方法
CN111463102A (zh) * 2020-05-09 2020-07-28 北方夜视技术股份有限公司 微通道板
CN112420476A (zh) * 2020-10-30 2021-02-26 北方夜视技术股份有限公司 用于近贴式光电探测器件的微通道板及其制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Microchannel plate (MCP) functionalized with Ag nanorods as a high-porosity stable SERS-active membrane;Mengying Zhang et al.;《Sensors and Actuators B: Chemical》;20130428;第184卷;第235-242页 *
微通道板输入信号利用率提高研究;李晓峰等;《光子学报》;20200324;第49卷(第3期);第1-5页 *
微通道板高增益二次电子发射层制备研究;郝子恒等;《红外技术》;20181119;第40卷(第11期);第1077-1080页 *

Also Published As

Publication number Publication date
CN113445010A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
TWI721822B (zh) 一種液晶天線及其製作方法
CN102121757B (zh) 一种非真空太阳光谱选择性吸收涂层及其制备方法
US10535868B2 (en) System, method and apparatus for forming a thin film lithium ion battery
KR101077046B1 (ko) 신규한 금속 스트립 제품
CN103510048B (zh) 一种多孔结构铜纳米线阵列的制备方法及其薄膜电导率的测试方法
US20150004494A1 (en) Multilayer Si/Graphene Composite Anode Structure
CN113445010B (zh) 在微通道板通道阵列制备复合金属膜层过程中减少开口面积比损失量的工艺及微通道板
CN109972082A (zh) 采用闭合场-磁控溅射沉积技术制备碳基多层薄膜的方法
CN203700496U (zh) 类金刚石膜涂层设备
CN103668061A (zh) 一种高附着力高硬度低摩擦系数类金刚石膜的涂层设备
WO2023061151A1 (zh) 一种太阳能电池的制备方法及太阳能电池
CN109256462B (zh) 一种集成化阻变存储器及其制备方法
CN105241100A (zh) 太阳能选择吸收复合涂层及其制备方法
JPH01149957A (ja) 薄膜形成装置および薄膜形成方法
CN107293605A (zh) 太阳能电池背电极和太阳能电池及其制备方法
CN112165671A (zh) 一种扬声器使用的振膜及其制备方法
CN103954059B (zh) 一种太阳能选择吸收复合涂层及其制备方法
CN218812045U (zh) 一种掩膜装置和制备高通量薄膜的系统
CN108642446A (zh) 一种多孔CrN涂层及其制备方法和一种超级电容器
CN215856324U (zh) 适用于管式等离子体气相沉积系统的石墨舟防导通结构
CN213624350U (zh) 一种用于金属陶瓷复合纳米涂层的镀膜装置
JPH08153882A (ja) 薄膜太陽電池の製造方法
CN221759955U (zh) 一种物理气相沉积设备
CN101083198A (zh) 一种基于金属基板的场发射显示器栅极板及其制备方法和应用
WO2021223589A1 (zh) 微波器件的制造设备和制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant