CN109256462B - 一种集成化阻变存储器及其制备方法 - Google Patents
一种集成化阻变存储器及其制备方法 Download PDFInfo
- Publication number
- CN109256462B CN109256462B CN201811057910.8A CN201811057910A CN109256462B CN 109256462 B CN109256462 B CN 109256462B CN 201811057910 A CN201811057910 A CN 201811057910A CN 109256462 B CN109256462 B CN 109256462B
- Authority
- CN
- China
- Prior art keywords
- layer
- bottom electrode
- imprinting
- electrode layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 23
- 238000002955 isolation Methods 0.000 claims abstract description 48
- 230000008859 change Effects 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims abstract description 16
- 239000004926 polymethyl methacrylate Substances 0.000 claims abstract description 16
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 14
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 13
- 239000004793 Polystyrene Substances 0.000 claims abstract description 10
- 229920002223 polystyrene Polymers 0.000 claims abstract description 10
- 239000011521 glass Substances 0.000 claims abstract description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052737 gold Inorganic materials 0.000 claims abstract description 6
- 239000010931 gold Substances 0.000 claims abstract description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 claims abstract description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052709 silver Inorganic materials 0.000 claims abstract description 6
- 239000004332 silver Substances 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 49
- 239000003292 glue Substances 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 16
- 239000000853 adhesive Substances 0.000 claims description 10
- 230000001070 adhesive effect Effects 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 10
- 230000015654 memory Effects 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- 238000003892 spreading Methods 0.000 claims description 8
- 230000007480 spreading Effects 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 7
- 238000007650 screen-printing Methods 0.000 claims description 7
- 238000005507 spraying Methods 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 4
- 229910001220 stainless steel Inorganic materials 0.000 claims description 4
- 239000010935 stainless steel Substances 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000010336 energy treatment Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 25
- 230000008569 process Effects 0.000 abstract description 21
- 238000004519 manufacturing process Methods 0.000 abstract description 18
- 229910052751 metal Inorganic materials 0.000 abstract description 12
- 239000002184 metal Substances 0.000 abstract description 12
- 238000001259 photo etching Methods 0.000 abstract description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 8
- 230000008901 benefit Effects 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052697 platinum Inorganic materials 0.000 abstract description 4
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 abstract description 3
- 239000005751 Copper oxide Substances 0.000 abstract description 3
- 229910000431 copper oxide Inorganic materials 0.000 abstract description 3
- 239000002994 raw material Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 179
- 238000003860 storage Methods 0.000 description 11
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 238000001755 magnetron sputter deposition Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 239000012811 non-conductive material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004205 dimethyl polysiloxane Substances 0.000 description 1
- 235000013870 dimethyl polysiloxane Nutrition 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- XPBBUZJBQWWFFJ-UHFFFAOYSA-N fluorosilane Chemical compound [SiH3]F XPBBUZJBQWWFFJ-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 description 1
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种集成化阻变存储器及其制备方法,包括基底、压印层、底电极层、隔离层、阻变层和顶电极层;基底的材质为二氧化硅片或玻璃;压印层和隔离层的材质为聚甲基丙烯酸甲酯或聚苯乙烯材料;金属导电层材质为银或金;阻变层贯穿隔离层和底电极层至一定深度至压印层;阻变层材料为氧化铪或氧化铜;顶电极层为铝或铂。本发明提供的制备方法,工艺过程不需要使用传统的光刻工艺技术,制造工艺简单且设备和原料投资少,能够实现RRAM的大面积、多层、一致性好且集成化制造,能显著降低RRAM集成化制造工艺成本。
Description
技术领域
本发明属于阻变存储器(RRAM)技术领域,特别涉及一种集成化阻变存储器及其制备方法。
背景技术
随着信息技术的高速发展,越来越多的智能电子设备走进人们的生活。人们在享受这些高科技信息化产品带来的各种便利的同时,对产品的信息存储能力的要求也变得越来越高。阻变存储器不受特征尺寸限制的优点成为下一代储存器的发展方向。作为信息技术的载体,存储器正朝着高速、大容量、高存储密度、低功耗的方向发展。
目前,常规的阻变存储器集成结构制备采用交叉阵列的集成结构。这种集成结构随着阻变存储器件特征尺寸的缩小化和集成化,制造工艺变得越来越复杂,相应的制造成本也越来越高,不能适应集成化阻变存储器的发展趋势。
发明内容
本发明的目的在于提供一种集成化阻变存储器及其制备方法,以解决上述存在的技术问题。本发明将微纳压印技术和阻变存储器结合,制备工艺过程中不再使用传统光刻工艺,可有效简化工艺降低生产成本,能够适应集成化阻变存储器的发展趋势。
为达到上述目的,本发明采用以下技术方案:
一种集成化阻变存储器,包括:基底、压印层、底电极层、隔离层、阻变层、顶电极层和若干凹槽;压印层设置在基底上,底电极层设置在压印层上,隔离层设置在底电极层上;每个凹槽均贯穿底电极层和隔离层,并伸入压印层中;每个凹槽内均设置有阻变层和顶电极层,阻变层将伸入凹槽内的顶电极层与底电极层和隔离层隔开。
进一步的,凹槽为圆柱状凹槽。
进一步的,底电极层和阻变层垂直设置。
进一步的,基底由二氧化硅或玻璃材料制成;压印层由聚甲基丙烯酸甲酯或聚苯乙烯材料制成;底电极层由金或银制成;隔离层由聚甲基丙烯酸甲酯或聚苯乙烯材料制成;阻变层由氧化铪或氧化铝材料制成。
进一步的,底电极层和隔离层的数量均为多个,底电极层和隔离层间隔设置。
进一步的,阻变层的厚度小于等于20nm。
一种集成化阻变存储器的制备方法,其特征在于,包括以下步骤:
步骤1,将压印胶材料均匀涂敷到基底上,形成压印层;
步骤2,在压印层上进行溅射沉积,形成底电极层;
步骤3,将压印胶材料均匀涂敷到底电极层上,形成隔离层;
步骤4,在隔离层表面利用压印模板压出凹槽结构,凹槽贯穿隔离层和底电极层并伸入压印层;
步骤5,将阻变材料沉积在凹槽内部,在凹槽侧壁和底部形成阻变层;
步骤6,在凹槽的阻变层形成的空腔内溅射沉积导电金属材料,形成顶电极层,制备获得集成化阻变存储器。
进一步的,步骤1具体包括:采用离心铺胶、喷胶或丝网印刷方法将液态的压印胶材料涂敷到二氧化硅绝缘层表面上,并使压印胶材料在二氧化硅绝缘层表面上均匀分布形成压印层。
进一步的,步骤4具体包括:采用复合热压印方法,在隔离层表面利用压印模板压出图形化的圆柱状凹槽结构,凹槽深度贯穿隔离层和底电极层并伸入压印层;压印模板使用前进行低表面能处理。
进一步的,步骤6中通过挡板实现有差别溅射,挡板采用湿法刻蚀形成图形化的结构,图形化的结构中孔径为200um、孔间距600um,且表面设置有对准标记;挡板由不锈钢材料制成。
与现有技术相比,本发明具有以下有益效果:
本发明的集成化阻变存储器能够适应特征尺寸不断缩小化,增加单位面积的存储密度。传统的阻变存储器采用平面“三明治”结构,单位面积存储面积较低。本发明采用多层复合压印技术,在多层薄膜表面构筑若干凹槽结构,使用同一块底电极材料。在凹槽内部侧向构筑“三明治”结构,在顶端沉底不同的相互独立的顶电极。凹槽结构尺寸可缩小(目前压印技术最小线宽5um),且可大面积、低成本的实现,可达到一个凹槽就是一个阻变存储器,可极大的增加了单位面积存储密度。
进一步的,本发明采用圆柱状凹槽即凹槽横截面为圆形有两个优点:一是在压印过程中使用多变形结构,多变形的交点容易产生压应力集中,压印层交点处容易外翻鼓起,圆形凹槽在压印过程中有较好结果;二是圆形的凹槽底电极可与阻变层接触面平滑(没有交点影响),利于后续阻变存储器对高低阻态的分析检测。
进一步的,本发明中底电极层和阻变层垂直接触,区别于传统的“三明治”结构采用面与面接触,存储密度较低不利于集成化制备。本发明采用垂直接触是线接触,阻变效应发生在接触线上;只要凹槽尺寸可缩小,单位面积上可制备成百上千个存储器;可有效提高存储密度。
进一步的,本发明采用的材料都相对便宜且常见,易于实现大面积制造。
进一步的,本发明可实现集成化制备,每三层制备一层器件,可连续进行多层器件叠加。类似“盖房子”一根顶电极贯穿多层器件,实现底电极不同、顶电极共用的集成化器件。
进一步的,阻变层在20纳米左右时,有利于器件阻变效应发生。
本发明的集成化的阻变存储器的制备方法,制备的集成化的阻变存储器能够适应特征尺寸不断缩小化,增加单位面积的存储密度,而且可以极大的简化工艺过程,不需要进行反复的使用传统的光刻工艺加工,材料和设备投资少,这使得本发明的集成化的阻变存储器适宜于进行大面积、低成本、高分辨的加工。微纳压印技术本身具有高分辨率、低成本、加工工艺步骤简单的优点;本发明将微纳压印技术和阻变存储器有机结合,制备工艺过程中不再使用传统光刻工艺,可有效简化工艺降低生产成本,实现高性价比的阻变存储器。基底采用不导电的材料,接着利用压印转移工艺将图形化的结构层固定到柔性基板上,然后在其表面使用原子层沉积和磁控溅射沉积技术,从而形成集成化的阻变存储器。
进一步的,采用离心铺胶、喷胶或丝网印刷方法将液态的压印胶材料涂敷到二氧化硅绝缘层表面上,并使压印胶材料在二氧化硅绝缘层表面上均匀分布形成压印层,工艺简单,可实现低成本制备。
进一步的,采用复合热压印,可为集成化的结构提供结构构造便利。
进一步的,采用类似于光刻中的套刻对准技术,可使顶电极制备简单、低成本化,不需要使用多次光刻工艺制备。
附图说明
图1是本发明的一种单层式集成化阻变存储器的结构示意图;
图2是本发明的一种多层式集成化阻变存储器的结构示意图;
图3是本发明的一种集成化阻变存储器的制备方法的流程示意图;
图4是单个阻变存储器的检测示意图;
图1至图4中,1为基底,2为压印层,3为底电极层,4为隔离层,5为阻变层,6为顶电极层。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细说明。
请参考图1,本发明的一种单层式集成化的阻变存储器,包括基底1,基底1为不导电基板,在不导电基板上依次设有压印层2、底电极层3和隔离层4。隔离层4上有图形化的凹槽,其深度贯穿隔离层4和底电极层3并至一定深度至压印层2。在凹槽内沉积有阻变层5和顶电极层6。每个凹槽均贯穿底电极层3和隔离层4,并伸入压印层2中;每个凹槽内均设置有阻变层5和顶电极层6,阻变层5将伸入凹槽内的顶电极层6与底电极层3和隔离层4隔开。凹槽为圆柱状凹槽。底电极层3和阻变层5垂直设置。阻变层5的厚度小于等于20nm。其中柔性不导电基板为不导电材料构成,可选用玻璃、陶瓷、二氧化硅基材;压印层2选用聚甲基丙烯酸甲酯材料或聚苯乙烯材料;底电极层3为金属底电极层,选用银或金制成;隔离层4选用聚甲基丙烯酸甲酯材料或聚苯乙烯材料;阻变层5材料选用氧化铪或者氧化铜;顶电极层6选用铂或铝材料。
从上述单层式结构可推广到多层RRAM结构。
请参考图2,本发明的一种多层式集成化阻变存储器,包括:基底1以及在基底1上依次设置的压印层2、底电极层3、隔离层4、阻变层5和顶电极层6。压印层2、底电极层3和隔离层4之间设有贯穿隔离层4、底电极层3至一定深度的压印层2的图形化的凹槽结构。基底1为不导电基板,采用不导电性材料制成。不导电基板的材质为二氧化硅或透明的玻璃材料。压印层2的材质为聚甲基丙烯酸甲酯材料或聚苯乙烯材料;金属底电极层的材质为银或金;隔离层4的材质为聚甲基丙烯酸甲酯材料或聚苯乙烯材料。图形化的凹槽结构的截面为圆形。阻变层5的材质为氧化铪或者氧化铝。顶电极层6的材质为铝或者铂材料。底电极层3和阻变层5保持垂直。底电极层3和隔离层4的数量均为多个,底电极层3和隔离层4间隔设置。金属底电极层厚度大约100nm。
请参考图3,本发明的一种集成化的阻变存储器的制备方法,包括以下步骤:
步骤1,采用离心铺胶、喷胶或丝网印刷方法将液态的PMMA压印胶材料涂敷到不导电的基底1表面上,并在基底1表面上均匀分布形成压印层2;
步骤2,采用磁控溅射工艺,对硅片基底1上的PMMA压印胶表面进行溅射沉积,形成一层导电金属的底电极层3结构;
步骤3,采用离心铺胶、喷胶或丝网印刷方法将液态的PMMA压印胶材料涂敷到导电金属底电极层表面,在其表面上均匀分布形成隔离层4;底电极层3厚度大约100nm;
步骤4,采用三层复合热压印方法,在隔离层4表面压出图形化的圆形凹槽结构,凹槽深度贯穿隔离层4和底电极层3至一定深度至压印层2,且凹槽附近压印对准标记。通过使用压印工艺制备图形化的凹槽结构。
步骤5,采用原子层沉积(ALD)技术,将阻变材料无差别的沉积在隔离层4表面,在凹槽顶端、侧壁和底部形成一层均匀厚度的阻变层5;
步骤6,使用带有对准标记的不锈钢挡板与隔离层4上压印出的对准标记对准贴紧,采用磁控溅射技术在隔离层4表面进行有差别的沉积,凹槽内部溅射沉积一层导电金属材料,剥离挡板形成顶电极层6,完成集成化的阻变存储器的制作。
本发明提供了一种集成化的阻变存储器及其制备方法,该集成化的阻变存储器能够适应特征尺寸不断缩小化,增加单位面积的存储密度,而且可以极大的简化工艺过程,不需要进行反复的使用传统的的光刻工艺加工,材料和设备投资少,这使得本发明的集成化的阻变存储器适宜于进行大面积、低成本、高分辨的加工。本发明的集成化的阻变存储器的基板采用不导电的材料,接着利用压印转移工艺将图形化的结构层固定到柔性基板上,然后在其表面使用原子层沉积和磁控溅射沉积技术,从而形成集成化的阻变存储器,可一次性实现多层、集成化的RRAM制造,效率高且成本低。微纳压印技术本身具有高分辨率、低成本、加工工艺步骤简单的优点。本发明将微纳压印技术和阻变存储器有机结合,制备工艺过程中不再使用传统光刻工艺,可有效简化工艺降低生产成本,实现高性价比的阻变存储器。传统的阻变存储存器采用多次光刻技术结合沉积技术来制备,整个制备过程使用设备相当昂贵,制备成本且不利于大规模生产;本发明通过使用低成本压印技术和铺胶工艺并结合少量的沉积技术来制备阻变存储器,使用设备相对简单且大规模制造成本较低。对于适应特征尺寸不断缩小化,增加单位面积的存储密度的问题。
实施例1,
本发明的一种单层式集成化阻变存储器的制备方法,包括以下步骤:
(1)采用离心铺胶、喷胶或丝网印刷方法将液态的压印胶材料涂敷到二氧化硅绝缘层表面上,并在二氧化硅绝缘层表面上均匀分布形成压印层2。
(2)采用磁控溅射工艺,对硅片基底上的压印胶进行溅射沉积,形成一层导电金属作为底电极层3。
(3)采用离心铺胶、喷胶或丝网印刷方法将液态的PMMA压印胶材料涂敷到导电金属底电极层结构3表面,并在底电极层结构3上均匀分布形成隔离层4;金属底电极层厚度大约100nm。
(4)采用三层复合热压印方法,在隔离层4表面利用压印模板压出图形化的圆形凹槽结构,凹槽深度贯穿隔离层4和底电极层3至一定深度至压印层2;压印模板采用硅材料或者PDMS材料,凹槽的截面为圆形,直径为10um,且表面有对准标记;压印模板使用前进行低表面能(氟硅烷)处理。
(5)采用原子层沉积(ALD)技术,将阻变材料沉积在凹槽内部,在凹槽侧壁和底部形成一层均匀厚度的阻变层5;阻变层5的厚度不得大于20nm。
(6)采用磁控溅射技术在凹槽内部,溅射沉积一层导电金属材料,形成顶电极层6,完成集成化的阻变存储器的制作,器件性能检测如图4所示。本发明提出的结构主要利用阻变机理中导电细丝模型,阻变存储器两端加电流激发检测器件的高低阻态特性和I-V曲线变化来实现信息存储。阻变存储器使用三明治结构,顶电极-阻变层-底电极三层构成。在凹槽内ALD沉积阻变层时,凹槽表面上平面也会有阻变层沉积;当我们在上表面沉积顶电极时,在凹槽内部和平面表面都形成顶电极-阻变层-底电极的阻变存储器。这样在后续检测时,无法分清是凹槽内部还是在凹槽上平面发生阻变效应。而我们在底电极上加一层隔离层4,在凹槽顶平面上就无法形成顶电极-阻变层-底电极结构产生阻变效应,而阻变效应只能发生在凹槽内部。其中,通过挡板实现有差别的溅射,挡板采用湿法刻蚀形成图形化的结构,孔径为200um、孔间距600um,且表面有对准标记;挡板制作材料为不锈钢材料。
实施例2
本发明的一种多层式集成化阻变存储器的制备方法,制备方法基于实施例1,将步骤2和3进行所需层数的重复即可;在隔离层上反复叠加金属底电极层和隔离层,可在基底上一次性形成1-100多层RRAM,获得多层式集成化阻变存储器。
本发明的一种集成化的阻变存储器(RRAM)制备方法,采用三层复合热压印技术,可推广到制造多层、集成化的RRAM。该单层RRAM结构主要包括基底、压印层、底电极层、隔离层、阻变层和顶电极层;基底的材质为二氧化硅片或玻璃;压印层和隔离层的材质为聚甲基丙烯酸甲酯或聚苯乙烯材料;金属导电层材质为银或金;阻变层贯穿隔离层和底电极层至一定深度至压印层;阻变层材料为氧化铪或氧化铜;顶电极层为铝或铂。本发明提供一种基于热压印技术集成化的RRAM制备方法,其工艺过程不需要使用传统的光刻工艺技术,制造工艺简单且设备和原料投资少能够实现RRAM的大面积、多层、一致性好且集成化制造,这使得本发明能显著降低RRAM集成化制造工艺成本。
Claims (3)
1.一种集成化阻变存储器的制备方法,其特征在于,包括以下步骤:
步骤1,将压印胶材料均匀涂敷到基底(1)上,形成压印层(2);
步骤2,在压印层(2)上进行溅射沉积,形成底电极层(3);
步骤3,将压印胶材料均匀涂敷到底电极层(3)上,形成隔离层(4);
步骤4,在隔离层(4)表面利用压印模板压出凹槽结构,凹槽贯穿隔离层(4)和底电极层(3)并伸入压印层(2);
步骤5,将阻变材料沉积在凹槽内部,在凹槽侧壁和底部形成阻变层(5);
步骤6,在凹槽的阻变层(5)形成的空腔内溅射沉积导电金属材料,形成顶电极层(6),制备获得集成化阻变存储器;
其中,步骤1具体包括:采用离心铺胶、喷胶或丝网印刷方法将液态的压印胶材料涂敷到二氧化硅绝缘层表面上,并使压印胶材料在二氧化硅绝缘层表面上均匀分布形成压印层(2);
步骤4具体包括:采用复合热压印方法,在隔离层(4)表面利用压印模板压出图形化的圆柱状凹槽结构,凹槽深度贯穿隔离层(4)和底电极层(3)并伸入压印层(2);压印模板在使用前进行低表面能处理。
2.根据权利要求1所述的集成化阻变存储器的制备方法,其特征在于,步骤6中通过挡板实现有差别溅射,挡板采用湿法刻蚀形成图形化的结构,图形化的结构孔径为200um、孔间距600um,且表面设置有对准标记;挡板由不锈钢材料制成。
3.一种权利要求1所述的制备方法制备的集成化阻变存储器,其特征在于,包括:基底(1)、压印层(2)、底电极层(3)、隔离层(4)、阻变层(5)、顶电极层(6)和若干凹槽;
压印层(2)设置在基底(1)上,底电极层(3)设置在压印层(2)上,隔离层(4)设置在底电极层(3)上;
每个凹槽均贯穿底电极层(3)和隔离层(4),并伸入压印层(2)中;每个凹槽内均设置有阻变层(5)和顶电极层(6),阻变层(5)将伸入凹槽内的顶电极层(6)与底电极层(3)和隔离层(4)隔开;
凹槽为圆柱状凹槽;
底电极层(3)和阻变层(5)垂直设置;
基底(1)由二氧化硅或玻璃材料制成;压印层(2)由聚甲基丙烯酸甲酯或聚苯乙烯材料制成;底电极层(3)由金或银制成;隔离层(4)由聚甲基丙烯酸甲酯或聚苯乙烯材料制成;阻变层(5)由氧化铪或氧化铝材料制成;
底电极层(3)和隔离层(4)的数量均为多个,底电极层(3)和隔离层(4)间隔设置;
阻变层(5)的厚度小于等于20nm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811057910.8A CN109256462B (zh) | 2018-09-11 | 2018-09-11 | 一种集成化阻变存储器及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811057910.8A CN109256462B (zh) | 2018-09-11 | 2018-09-11 | 一种集成化阻变存储器及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109256462A CN109256462A (zh) | 2019-01-22 |
CN109256462B true CN109256462B (zh) | 2022-12-06 |
Family
ID=65047993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811057910.8A Active CN109256462B (zh) | 2018-09-11 | 2018-09-11 | 一种集成化阻变存储器及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109256462B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113380947B (zh) * | 2021-05-21 | 2023-12-19 | 厦门半导体工业技术研发有限公司 | 一种半导体集成电路器件及其制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101976676A (zh) * | 2010-09-13 | 2011-02-16 | 北京大学 | 一种三维结构非易失存储器阵列及其制备方法 |
CN104362251A (zh) * | 2014-10-30 | 2015-02-18 | 北京大学 | 一种阻变存储器及其制备方法 |
CN105826468A (zh) * | 2016-04-29 | 2016-08-03 | 中国科学院微电子研究所 | 一种自选通阻变存储器件及其制备方法 |
-
2018
- 2018-09-11 CN CN201811057910.8A patent/CN109256462B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101976676A (zh) * | 2010-09-13 | 2011-02-16 | 北京大学 | 一种三维结构非易失存储器阵列及其制备方法 |
CN104362251A (zh) * | 2014-10-30 | 2015-02-18 | 北京大学 | 一种阻变存储器及其制备方法 |
CN105826468A (zh) * | 2016-04-29 | 2016-08-03 | 中国科学院微电子研究所 | 一种自选通阻变存储器件及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109256462A (zh) | 2019-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI721822B (zh) | 一種液晶天線及其製作方法 | |
CN111354508B (zh) | 一种柔性电极薄膜及应用 | |
US20070040159A1 (en) | Manufacturing method and structure for improving the characteristics of phase change memory | |
WO2014166175A1 (zh) | 触摸屏感应模组及其制作方法和显示器 | |
CN110335942A (zh) | 一种相变存储器及其制作方法 | |
US20170012147A1 (en) | Method for manufacturing transparent electrode | |
CN108847443B (zh) | 一种互补型阻变存储器及其制备方法 | |
CN109256462B (zh) | 一种集成化阻变存储器及其制备方法 | |
CN103258954A (zh) | 基于柔性衬底的气敏传感器及其制备方法 | |
CN103641064A (zh) | 金属-二氧化硅多层薄膜空心纳米结构阵列及其制备方法 | |
CN109659434A (zh) | 忆阻器及其制作方法 | |
CN105374467B (zh) | 纳米转印方法及纳米功能器件 | |
WO2023000664A1 (zh) | 片上固态超级电容及其制备方法 | |
CN103779400A (zh) | 一种复合电极及其制备方法 | |
CN209786195U (zh) | 一种液晶天线 | |
CN103219462A (zh) | 环形垂直结构相变存储器的制备方法 | |
CN107111200A (zh) | 用于电致变色设备的导电支件、包含所述导电支件的电致变色设备及其制造法 | |
TWI279934B (en) | Method for fabricating metal layer of diode with electroless plating | |
WO2023137844A1 (zh) | 一种基于易失性三维忆阻器的三维储备池及其制作方法 | |
CN110265178A (zh) | 一种柔性透明导电膜的制备方法 | |
CN103247756A (zh) | 一种忆阻器及其制备方法 | |
CN108470765B (zh) | 石墨烯垂直异质结器件及其制备方法 | |
CN102522500B (zh) | 一种相变随机存储器阵列的制备方法 | |
CN106952973B (zh) | 一种太阳能电池电极形成方法 | |
CN103744213B (zh) | 一种阵列基板及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |