CN108470765B - 石墨烯垂直异质结器件及其制备方法 - Google Patents

石墨烯垂直异质结器件及其制备方法 Download PDF

Info

Publication number
CN108470765B
CN108470765B CN201810234998.XA CN201810234998A CN108470765B CN 108470765 B CN108470765 B CN 108470765B CN 201810234998 A CN201810234998 A CN 201810234998A CN 108470765 B CN108470765 B CN 108470765B
Authority
CN
China
Prior art keywords
layer
graphene
support substrate
heterogeneous
heterojunction device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810234998.XA
Other languages
English (en)
Other versions
CN108470765A (zh
Inventor
李裴森
潘孟春
彭俊平
邱伟成
胡悦国
陈棣湘
胡佳飞
田武刚
张琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN201810234998.XA priority Critical patent/CN108470765B/zh
Publication of CN108470765A publication Critical patent/CN108470765A/zh
Application granted granted Critical
Publication of CN108470765B publication Critical patent/CN108470765B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391Gated diode structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]

Abstract

本发明公开了一种石墨烯垂直异质结器件及其制备方法,该石墨烯垂直异质结器件包括石墨烯层、第一异质层和具有贯穿孔的支撑基底,石墨烯层设于支撑基底表面,第一异质层位于贯穿孔中,第一异质层与石墨烯层物理结合构成第一异质结。制备方法,包括以下步骤:(1)在支撑基底上开设垂直于支撑基底表面的贯穿孔;(2)将悬浮石墨烯转移至支撑基底表面;(3)采用生长法在支撑基底的贯穿孔中制备第一异质层。该方法能解决传统石墨烯垂直器件制备存在的界面氧化、吸附和不平整等问题,所制备的垂向异质结器件具有电阻小、防氧化、界面平整、结构紧凑、成本低等优点。

Description

石墨烯垂直异质结器件及其制备方法
技术领域
本发明属于二维材料微纳米电子器件制备技术领域,尤其涉及一种石墨烯垂直异质结器件及其制备方法。
背景技术
石墨烯是具有单原子层厚度的蜂窝状晶体,是性质独特应用前景广泛的新型纳米材料。使用石墨烯制备的电子器件、光学器件、自旋器件展现出非常优越的电学、光学和磁电阻性能,是实现新一代智能芯片和传感芯片的有效途径。在诸多应用中,利用石墨烯垂直导电能力弱的特性和石墨烯/金属、石墨烯/铁磁、石墨烯/半导体新颖界面效应等可构建新型的石墨烯器件,例如利用金属/石墨烯/氮化硼/石墨烯/金属可实现负微分电导器件,可用于高频电子器件;利用铁磁/石墨烯/铁磁构建石墨烯磁隧道结可获取大的自旋过滤效应和高的隧道磁电阻值,是实现磁传感、磁存储的潜在选择。这些新型电子器件性能独特优越,应用潜力大、发展前景很好。然而,不同于利用石墨烯面内特性制备的器件,石墨烯垂直结构器件性能主要由其界面决定,需要同时解决好石墨烯与两侧材料的生长和接触问题。目前石墨烯垂直结构器件的通常制备方法是采用逐层生长制备方法(Layer by Layer),该方法在实际使用中面临着一个核心问题:底层材料的表面暴露或基于底层金属材料的石墨烯生长问题。若采用石墨烯转移方法,把石墨烯转移到已制备好的底层材料,无可避免的暴露底层材料,导致其氧化或表面形成吸附,例如石墨烯磁性隧道结的铁磁层材料极易在大气环境中被氧化,直接影响了器件的性能;若采用直接在底层材料衬底上生长石墨烯,则面临解决多基底石墨烯的低温生长困难,比如:直接在金属材料上高温制备石墨烯,高温导致金属薄膜重结晶,形成颗粒结构,影响了器件的界面平整度。因此,寻求一种有效的途径解决好石墨烯垂直结的制备问题,是石墨烯垂直结的科学研究和产业化亟待解决的问题。
发明内容
本发明要解决的技术问题是克服现有技术的不足,提供一种电阻小、防氧化、界面平整、结构紧凑、成本低、制备灵活的石墨烯垂直异质结器件及其制备方法。
为解决上述技术问题,本发明采用以下技术方案:
一种石墨烯垂直异质结器件,包括石墨烯层,还包括第一异质层和具有贯穿孔的支撑基底,所述石墨烯层设于支撑基底表面,所述第一异质层位于贯穿孔中,所述第一异质层与石墨烯层物理结合构成第一异质结。
上述的石墨烯垂直异质结器件,优选的,所示贯穿孔为圆孔或方型孔,所述圆孔直径为200nm~10μm,所述方型孔尺寸的长×宽为200nm~20μm×200nm~10μm,所述第一异质层为旋转倾斜镀膜法引入。
上述的石墨烯垂直异质结器件,优选的,所述第一异质层为金属材料层、铁磁材料层、半导体材料层中的一种。
上述的石墨烯垂直异质结器件,优选的,还包括设于石墨烯层表面的第二异质层,所述第二异质层与石墨烯层物理结合构成第二异质结。
上述的石墨烯垂直异质结器件,优选的,所述第二异质层为金属材料层、铁磁材料层、半导体材料层中的一种。
作为一个总的发明构思,本发明还提供一种上述的石墨烯垂直异质结器件的制备方法,包括以下步骤:
(1)在支撑基底上开设垂直于支撑基底表面的贯穿孔;
(2)将悬浮石墨烯转移至支撑基底表面;
(3)采用生长法在支撑基底的贯穿孔中制备第一异质层。
上述的石墨烯垂直异质结器件的制备方法,优选的,所述步骤(3)中,制备第一异质层的方法为真空镀膜法或化学气相沉积法。
上述的石墨烯垂直异质结器件的制备方法,优选的,采用真空镀膜法制备所述第一异质层的过程中,所述支撑基底置于样品架上并随样品架旋转,旋转速率为20°/s~60°/s,入射到支撑基底被镀表面的粒子方向与支撑基底被镀表面的夹角为10°~30°,所述粒子为形成第一异质层材料的原子或分子。
上述的石墨烯垂直异质结器件的制备方法,优选的,还包括:
(4)采用生长法在石墨烯层表面制备第二异质层。
上述的石墨烯垂直异质结器件的制备方法,优选的,采用微纳米加工技术在支撑基底上开设贯穿孔。
与现有技术相比,本发明的优点在于:
1、本发明通过制备带微纳米贯穿孔的支撑基底支撑悬浮石墨烯,再采用悬浮石墨烯双面沉积技术,微纳米贯穿孔内沉积的异质结层与悬浮石墨烯形成良好的接触且有效防止了界面处异质结的氧化,有效解决了传统Layer by layer方法制备石墨烯垂直器件存在的界面氧化、吸附和不平整等问题。
2、本发明通过改进传统异质结层制备方法,通过旋转斜入射在微纳米贯穿孔内制备背面功能结构,能保证所制备的背面功能结构与石墨烯形成良好的接触;且能保证功能层与微纳米贯穿孔的内壁良好接触,有效抑制了悬浮石墨烯的垂直形变和保证了背面功能层的电连接问题。
进一步地,可采用电子束蒸发、热蒸发、磁控溅射或离子镀等真空镀膜法制备背面功能结构层,只要保证样品旋转速率在20°/s~60°/s范围内,入射到支撑基底被镀表面的粒子方向与支撑基底被镀表面的夹角在10°~30°范围内,均可实现支撑基底的贯穿孔内的异质结层与支撑基底表面的悬浮石墨烯层的良好接触,能有效抑制悬浮石墨烯的垂直形变和保证背面结构功能层的电连接。
3、采用本发明制备的垂向异质结器件具有电阻小、防氧化、界面平整、结构紧凑、成本低、制备灵活等优点,该方法与现代硅工艺相融合,能够进行大尺寸阵列器件制备。
附图说明
图1为本发明实施例1的石墨烯隧道结的立体结构示意图。
图2为本发明实施例1的石墨烯隧道结的剖面结构示意图。
图3为本发明实施例1的石墨烯隧道结的制备流程。
图4为具有微纳米贯穿孔的支撑基底的制备过程图。
图5为实施例1步骤(1)制备支撑基底上的有微纳米贯穿孔的电子显微图。
图6为旋转斜入射制备背面功能结构层的工作原理图。
图7为旋转斜入射方法在无石墨烯的小孔侧壁形成均匀薄膜的电子显微图。
图8为蒸镀完背面功能结构层后的AFM图。
图9为蒸镀背面磁性材料层(Ni层)前后石墨烯层的Raman谱特性对照图。
图10为实施例1制备的石墨烯垂直异质结芯片阵列器件图。
图11为实施例1制备的石墨烯垂直异质结的电压电流曲线。
图12为实施例1制备的石墨烯垂直异质结的磁电阻曲线。
图13为采用对比例1的方法在无石墨烯的小孔侧壁形成不均匀薄膜的电子显微图。
图例说明:1、支撑基底;11、硅片;12、Si3N4层;21、正面电极层;22、正面磁性材料层;3、石墨烯层;4、背面结构功能层;41、背面磁性材料层;42、背面电极层;5、纳米贯穿孔。
具体实施方式
以下结合说明书附图和具体优选的实施例对本发明作进一步描述,但并不因此而限制本发明的保护范围。
实施例1:
一种本发明的石墨烯垂直异质结器件,具体为石墨烯隧道结器件,如图1和2所示,包括具有纳米贯穿孔5(具体为910nm×490nm的方型孔)的支撑基底1、依次设于支撑基底1的上表面的石墨烯层3和正面结构功能层2,以及设于纳米贯穿孔5中的背面结构功能层4,正面结构功能层2和背面结构功能层4均与石墨烯层3物理结合,构成磁性隧道结。
本实施例中,正面结构功能层2包括正面磁性材料层22以及设置于正面磁性材料层22上表面的正面电极层21,背面结构功能层4包括背面磁性材料层41以及设于背面磁性材料层42下表面的背面电极层42,正面电极层21和背面电极层42一方面起导电作用,一方面用于对磁性材料层进行保护,防止其氧化。
正面电极层21和背面电极层42的电极材料优选Ti/Au双层金属膜(其中Ti作为粘附层)、Pt中的一种。本实施例中,正面电极层21和背面电极层42均为采用Ti/Au双层膜。
本实施例中,支撑基底1包括硅片11和设于硅片上表面的Si3N4层12,硅片11的厚度为250μm,Si3N4层12的厚度为100nm。
正面磁性材料层22和背面磁性材料层41的磁性材料优选Ni、Fe、CoFe合金、NiFe合金、CoFeB合金中的一种。本实施例中,正面磁性材料层22和背面磁性材料层41均为Ni磁性膜。
本实施例中,石墨烯层3为单层石墨烯结构。
本实施例的石墨烯隧道结器件的制备方法,如图3所示,包括以下步骤:
(1)制备具有纳米贯穿孔的支撑基底(如图4所示):
(1.1)在双面生长Si3N4层的硅片上,采用紫外光刻对需要开孔区域进行图形化,并利用反应离子刻蚀技术(RIE)刻蚀掉Si3N4窗口;紧接着,利用Si片湿法腐蚀工艺(腐蚀液为KOH溶液和TMAH溶液的混合溶液)进行各向异性腐蚀,当腐蚀至Si片厚度约20μm时,终止腐蚀,通过RIE刻蚀全部去除掉作为掩膜的Si3N4,形成U型孔,即得到支撑基底中间体。
(1.2)根据设计的隧道结结区尺寸,通过双面套刻对步骤(1.1)所得的支撑基底中间体进行图形化,采用电子束光刻(也可以采用紫外光刻)在Si3N4层正面形成图案;再利用RIE技术进行SiN刻蚀,在Si3N4层形成结区小孔;最后,利用湿法腐蚀法全部腐蚀完剩余的Si片,释放出带有小孔的Si3N4窗口,形成具有纳米贯穿孔的支撑基底。本实施例所形成的纳米贯穿孔的电子显微图像如图5所示。
(2)CVD石墨烯转移:
采用化学气相沉积(CVD)技术在铜基上沉积石墨烯层,再在石墨烯层上旋涂PMMA有机物作为支撑膜;采用CuSO4和HCl混合液作为腐蚀液(在其他实施例中,腐蚀液也可选用FeCl3腐蚀液或(NH4)2S2O8溶液)腐蚀掉Cu基底;最后用步骤(1)制备的支撑衬底从腐蚀液中捞起带有有机物支撑膜的石墨烯层,晾干后利用丙酮去除掉有机物支撑膜,从而在具有纳米贯穿孔的支撑基底表面制备得到了悬浮石墨烯层。
(3)采用旋转斜入射蒸镀法制备背面功能结构层:
如图6所示,将步骤(2)制备的带有悬浮石墨烯层的支撑基底置于电子束蒸发镀膜机的真空腔的样品架上,带有U型孔的一面朝上,样品架绕中心轴旋转,旋转速率为60°/s,调整电子束蒸发原子蒸气方向至与样品架平面呈20°,以上述旋转斜入射的方法在硅片背面窗口先蒸镀背面磁性材料层,再蒸镀背面电极层,形成背面功能结构层。蒸镀背面磁性材料层的工艺为:蒸镀Ni磁性材料,蒸镀速率2埃/秒,蒸镀电压9kV,室温蒸镀,真空度为5×10-4Pa,膜厚度40nm;蒸镀背面电极层采用电子束蒸发工艺,先蒸镀金属Ti,蒸镀速率2埃/秒,蒸镀电压9kV,室温蒸镀,真空度为5×10-4Pa,厚度10nm;随后紧接着蒸镀Au,蒸镀速率2埃/秒,蒸镀电压9kV,室温蒸镀,真空度为5×10-4Pa,厚度110nm。
图7为旋转斜入射方法在无石墨烯的纳米贯穿孔内形成均匀薄膜的电子显微图片。从图中可知,本发明采用的旋转斜入射制备方法能够在纳米贯穿孔内沉积均匀的背面功能薄膜,从而与纳米贯穿孔内壁形成良好接触,进而在小孔内壁能够形成良好电连接。
图8为蒸镀完背面功能结构层(磁性层+金属Ti/Au层)后的AFM表征,该图表明利用该方法制备的垂向结构相比于直接蒸镀方法小孔出具有更小的形变,即形成的石墨烯异质结的界面更平整。
图9为蒸镀Ni磁性前后石墨烯层的Raman谱特性,图中可见,在蒸镀前后的Raman特性一致,表明石墨烯在蒸镀过程中不被破坏。
在其他实施例中,也可以采用热蒸发、磁控溅射或离子镀等真空镀膜法制备背面功能结构层,只要保证样品旋转速率在20°/s~60°/s范围内,入射到支撑基底被镀表面的粒子方向与支撑基底被镀表面的夹角在10°~30°范围内,均可实现支撑基底的贯穿孔内的背面磁性材料层与支撑基底表面的悬浮石墨烯层的良好接触,能有效抑制悬浮石墨烯的垂直形变和保证背面结构功能层的电连接。
(4)制备正面功能结构层
将沉积背面结构功能层的样品翻转,带有悬浮石墨烯层的一面朝上,采用电子束蒸发法依次在悬浮石墨烯层表面沉积正面磁性材料层和正面电极层。沉积正面磁性材料层的工艺为Ni(30nm,2埃/秒,蒸镀电压9kV,室温蒸镀,真空度为5×10-4Pa),沉积正面电极层的工艺为Au(30nm,2埃/秒,蒸镀电压9kV,室温蒸镀,真空度为5×10-4Pa)。最后,对正面功能结构层进行图形化,得到石墨烯垂直异质结器件。正面功能结构层的图形化可采用掩膜板或通过光刻结合剥离等传统微纳米技术形成。
在其他实施例中,也可以采用热蒸发、磁控溅射或化学气相沉积等真空镀膜法制备正面功能结构层。
本实施例制备的石墨烯垂直异质结芯片阵列器件如图10所示。其石墨烯垂直异质结的电压电流曲线如图11所示,可见,本实施例制备的石墨烯垂直异质结展现出很好的线性IV特性,且电阻小于10Ω。该石墨烯垂直异质结的磁电阻曲线如图12所示,从图12可以看出,其具有很好的磁电阻特性。
对比例1:
一种本对比例的石墨烯垂直异质结的制备方法,与实施例基本相同,其不同点仅在于:步骤(3)中,电子束蒸发原子蒸气方向至与样品架平面垂直,采用该方法制备后在小孔周围形成不均匀的功能薄膜,如图13所示,可见利用这种方案不利于垂向结形成良好电连接。
以上所述仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例。凡属于本发明思路下的技术方案均属于本发明的保护范围。应该指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下的改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种石墨烯垂直异质结器件,包括石墨烯层,其特征在于,还包括第一异质层和具有贯穿孔的支撑基底,所述石墨烯层设于支撑基底表面,所述第一异质层位于贯穿孔中,所述第一异质层与石墨烯层物理结合构成第一异质结,还包括石墨烯层表面的第二异质层,所述第二异质层与石墨烯层物理结合构成第二异质结。
2.根据权利要求1所述的石墨烯垂直异质结器件,其特征在于,所示贯穿孔为圆孔或方型孔,所述圆孔直径为200nm~10μm,所述方型孔尺寸的长×宽为200nm~20μm×200nm~10μm,所述第一异质层为旋转倾斜镀膜法引入。
3.根据权利要求2所述的石墨烯垂直异质结器件,其特征在于,所述第一异质层为金属材料层、铁磁材料层、半导体材料层中的一种。
4.根据权利要求1~3任一项所述的石墨烯垂直异质结器件,其特征在于,所述第二异质层为金属材料层、铁磁材料层、半导体材料层中的一种。
5.一种如权利要求1~4任一项所述的石墨烯垂直异质结器件的制备方法,包括以下步骤:
(1)在支撑基底上开设垂直于支撑基底表面的贯穿孔;
(2)将悬浮石墨烯转移至支撑基底表面;
(3)采用生长法在支撑基底的贯穿孔中制备第一异质层。
6.根据权利要求5所述的石墨烯垂直异质结器件的制备方法,其特征在于,所述步骤(3)中,制备第一异质层的方法为真空镀膜法或化学气相沉积法。
7.根据权利要求6所述的石墨烯垂直异质结器件的制备方法,其特征在于,采用真空镀膜法制备所述第一异质层的过程中,所述支撑基底置于样品架上并随样品架旋转,旋转速率为20°/s~60°/s,入射到支撑基底被镀表面的粒子方向与支撑基底被镀表面的夹角为10°~30°,所述粒子为形成第一异质层材料的原子或分子。
8.根据权利要求5~7任一项所述的石墨烯垂直异质结器件的制备方法,其特征在于,还包括:
(4)采用生长法在石墨烯层表面制备第二异质层。
9.根据权利要求5~7任一项所述的石墨烯垂直异质结器件的制备方法,其特征在于,采用微纳米加工技术在支撑基底上开设贯穿孔。
CN201810234998.XA 2018-03-21 2018-03-21 石墨烯垂直异质结器件及其制备方法 Active CN108470765B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810234998.XA CN108470765B (zh) 2018-03-21 2018-03-21 石墨烯垂直异质结器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810234998.XA CN108470765B (zh) 2018-03-21 2018-03-21 石墨烯垂直异质结器件及其制备方法

Publications (2)

Publication Number Publication Date
CN108470765A CN108470765A (zh) 2018-08-31
CN108470765B true CN108470765B (zh) 2021-07-23

Family

ID=63265771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810234998.XA Active CN108470765B (zh) 2018-03-21 2018-03-21 石墨烯垂直异质结器件及其制备方法

Country Status (1)

Country Link
CN (1) CN108470765B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111647942B (zh) * 2020-05-26 2022-10-11 中国人民解放军国防科技大学 一种铁磁/石墨烯/铁磁异质外延薄膜及其制备方法
CN114655921A (zh) * 2022-02-28 2022-06-24 山西大学 一种悬浮多电极范德华异质结电子器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956611A (zh) * 2012-11-12 2013-03-06 上海集成电路研发中心有限公司 一种空气隙/石墨烯互连结构及其制备方法
US20140225063A1 (en) * 2009-09-29 2014-08-14 Research Triangle Institute Quantum dot-fullerene junction based photodetectors
CN105009289A (zh) * 2013-02-20 2015-10-28 浜松光子学株式会社 检测器、pet装置和x射线ct装置
CN106847790A (zh) * 2017-01-17 2017-06-13 华南理工大学 一种集成碳纳米管和石墨烯的互连结构及其制造方法
CN107748025A (zh) * 2017-09-30 2018-03-02 中国人民解放军国防科技大学 一种石墨烯/六方氮化硼异质结构压力传感器及制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140225063A1 (en) * 2009-09-29 2014-08-14 Research Triangle Institute Quantum dot-fullerene junction based photodetectors
CN102956611A (zh) * 2012-11-12 2013-03-06 上海集成电路研发中心有限公司 一种空气隙/石墨烯互连结构及其制备方法
CN105009289A (zh) * 2013-02-20 2015-10-28 浜松光子学株式会社 检测器、pet装置和x射线ct装置
CN106847790A (zh) * 2017-01-17 2017-06-13 华南理工大学 一种集成碳纳米管和石墨烯的互连结构及其制造方法
CN107748025A (zh) * 2017-09-30 2018-03-02 中国人民解放军国防科技大学 一种石墨烯/六方氮化硼异质结构压力传感器及制备方法

Also Published As

Publication number Publication date
CN108470765A (zh) 2018-08-31

Similar Documents

Publication Publication Date Title
US9371234B2 (en) Method for producing graphene at a low temperature, method for direct transfer of graphene using same, and graphene sheet
JP5616227B2 (ja) 堆積物および堆積物を含む電子デバイス
US7327000B2 (en) Patterned thin film graphite devices and method for making same
Tseng et al. Electrical bistability in hybrid ZnO nanorod/polymethylmethacrylate heterostructures
Zhang et al. Highly stable and stretchable graphene–polymer processed silver nanowires hybrid electrodes for flexible displays
CN109682866B (zh) 基于磷钼酸分子修饰的碳纳米管气敏传感器
KR101198301B1 (ko) 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법
Wang et al. Fabrication and characterization of extended arrays of Ag2S/Ag nanodot resistive switches
CN104112777B (zh) 薄膜晶体管及其制备方法
CN108470765B (zh) 石墨烯垂直异质结器件及其制备方法
KR20170014966A (ko) 2d 적층형 복합구조 쌍안정성 비휘발성 메모리 소자 및 그 제작 방법
CN110165023A (zh) 一种石墨烯硅复合光电探测器的制备方法
US8012771B2 (en) Method for manufacturing magnetic field detection devices and devices therefrom
CN110317309A (zh) 基于二维聚合物薄膜的忆阻器及其制备方法
Wang et al. Enhanced optical, electrical, and mechanical characteristics of ZnO/Ag grids/ZnO flexible transparent electrodes
JP7208609B2 (ja) 薄膜形成方法
TWI297513B (en) Electrode and method for forming the same
CN106159091B (zh) 有机单晶薄膜晶体管及其制备方法
CN208284503U (zh) 一种霍尔元件
Yan et al. Sulfide‐Inhibiting Growth of Lead Sulfide Rods Array Film from Micron to Nano for NIR Photodetector
Wang et al. Silver nanowires buried at the surface of mixed cellulose Ester as transparent conducting electrode
CN1248325C (zh) 隧道效应磁电阻器件及制备方法
KR100821740B1 (ko) 팔라듐 나노와이어 수소센서 및 그 제조방법
CN110317310A (zh) 二维聚合物薄膜及其制备方法
CN111092150A (zh) 一种基于水溶层的复合磁性电极、其转移方法和在有机自旋阀中的应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant