CN104362251A - 一种阻变存储器及其制备方法 - Google Patents

一种阻变存储器及其制备方法 Download PDF

Info

Publication number
CN104362251A
CN104362251A CN201410601162.0A CN201410601162A CN104362251A CN 104362251 A CN104362251 A CN 104362251A CN 201410601162 A CN201410601162 A CN 201410601162A CN 104362251 A CN104362251 A CN 104362251A
Authority
CN
China
Prior art keywords
layer
changing film
resistance
resistance changing
ground floor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410601162.0A
Other languages
English (en)
Other versions
CN104362251B (zh
Inventor
黄如
余牧溪
蔡一茂
王宗巍
潘越
郭彬彬
方亦陈
黎明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201410601162.0A priority Critical patent/CN104362251B/zh
Priority claimed from CN201410601162.0A external-priority patent/CN104362251B/zh
Publication of CN104362251A publication Critical patent/CN104362251A/zh
Application granted granted Critical
Publication of CN104362251B publication Critical patent/CN104362251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种阻变存储器及其制备方法，属于CMOS超大规模集成电路(ULSI)技术领域。该阻变存储器包括一衬底，衬底上设置绝缘层和底电极，在底电极上设有隔离层和第一层阻变薄膜，所述隔离层形成凹槽状器件区域，所述第一层阻变薄膜淀积在隔离层的凹槽内为U型状，第一层阻变薄膜的外侧壁与凹槽内侧壁之间为真空隔离层，第二层阻变薄膜覆盖在第一层阻变薄膜和隔离层上封闭了上述真空隔离层，顶电极设置在第二层阻变薄膜上。本发明在常规RRAM制备工艺基础上结合侧墙制备和腐蚀工艺，较方便地制得真空隔离层，有效抑制阻变器件与周围隔离材料的氧交换，并自然形成双层结构，进而极大的提高阻变器件的保持特性、耐久性和一致性。

Description

一种阻变存储器及其制备方法
技术领域
本发明涉及阻变存储器(RRAM)，具体涉及一种高可靠性的新结构存储器设计方案及其制备方法，属于CMOS超大规模集成电路(ULSI)中的非挥发存储器(Nonvolatile memory)性能优化及其制造技术领域。
背景技术
半导体存储器是半导体技术发展的核心支柱之一，在微纳电子发展过程中具有不可替代的地位。就非挥发性存储器而言，目前主流的快闪存储器(Flash)进入纳米尺寸节点后，其缩小能力接近极限，且性能参数随机涨落显著增加，可靠性问题日益严峻。近年来，人们不断提出各种新型非挥发性存储器技术，包括电荷陷阱存储器(CTM)、铁电存储器(FeRAM)、磁存储器(MRAM)、相变存储器(PRAM)，阻变存储器等。其中，阻变存储器凭借其各方面的优异性能，尤其是极好的缩小能力获得了人们的广泛关注，并成为下一代主流存储器的研究热点。
阻变存储器是基于存储介质的阻变特性实现信息存储的，阻变特性即某些电介质材料在外加电场作用下电阻发生高低阻态间可逆变化的性质。目前主流的过度金属氧化物(TMO)因为其工艺简单、成本低等优势得到广泛研究，其结构如图1所示。一般认为其阻变机理是电场作用下氧空位(或等价氧离子)的形成和移动导致在局部区域内形成了连接上下电极的导电通道的通断。由此可见，氧空位(氧离子)的行为对阻变而言至关重要：其中只有沿导电通道方向移动的氧空位(氧离子)对阻变做成贡献，而沿垂直于导电通道方向横向扩散的氧空位(氧离子)则是影响器件可靠性的重要原因。尤其是器件缩小到纳米尺度范围后，氧空位(氧离子)容易横向扩散到周围隔离层中，且难以恢复，从而使器件保持特性和耐久性退化加剧，产生严重的可靠性问题。
发明内容
本发明目的在于提供一种阻变存储器及其制备方法，能有效抑制氧空位(氧离子)与周围隔离层的交换，从而有效提高器件可靠性。
本发明的技术方案是，
一种阻变存储器，其结构如图2所示，包括衬底，在衬底上设置绝缘层和底电极，底电极上设有隔离层和第一层阻变薄膜，所述隔离层形成凹槽状器件区域，所述第一层阻变薄膜淀积在隔离层的凹槽内为U型状，第一层阻变薄膜的外侧壁与凹槽内侧壁之间为真空隔离层，第二层阻变薄膜覆盖在第一层阻变薄膜和隔离层上封闭了上述真空隔离层，顶电极设置在第二层阻变薄膜上。
其中，衬底采用Si或其他支撑性衬底；
其中，底电极为耐腐蚀的导电金属或金属氮化物，如Pt、Ir、Au或TiN、TaN等；
其中，隔离层和真空牺牲层(被腐蚀后形成真空隔离层)的材料选择应满足腐蚀选择比的要求，即应存在某种腐蚀液仅腐蚀真空牺牲层而不腐蚀介质隔离层、第一层阻变薄膜和底电极材料，或对介质隔离层、阻变薄膜和底电极的影响很小。这两层结构可以优先选用常用的SiO2、Si3N4，其他有腐蚀选择比的绝缘介质也可以采用。
其中，阻变薄膜可以优先选用目前主流的过度金属氧化物材料(如HfOx，TaOx，ZrOx，WOx等)。
本发明的阻变存储器制备流程如下：
底电极制备：在衬底上先生长一层绝缘层(如SiO2、Si3N4等)，再PVD溅射(或电子束蒸发)金属Ti/M，其中Ti作为粘附层，M为底电极，通过剥离或腐蚀工艺图形化形成底电极；
介质隔离层制备：采用常规生长方法淀积设计厚度的介质隔离层，然后图形化形成器件区域；
真空牺牲层制备：采用标准侧墙工艺，即全片淀积设计厚度的真空牺牲层，然后采用各向异性刻蚀，仅留下侧壁的真空牺牲层；
第一层阻变薄膜制备：采用PVD溅射/热氧化生长/ALD等方法制备设计厚度的阻变材料薄膜，然后进行整片CMP处理，以介质隔离层为停止层；
真空隔离层制备：如结构描述所述，采用满足底电极、第一层阻变薄膜层、介质隔离层和真空牺牲层腐蚀选择比的腐蚀液，腐蚀掉真空牺牲层，形成“真空隔离层”(即该腐蚀液只能腐蚀掉真空牺牲层，而不会(或微弱的)对底电极、阻变薄膜层和介质隔离层产生影响)；
第二层阻变薄膜制备：采用PVD溅射的方法制备一薄层阻变材料薄膜，以“封住”真空隔离层的上端口，形成封闭的真空隔离层；
顶电极制备：PVD溅射或电子束蒸发制备并图形化顶电极，完成器件制备。
为保证第二层阻变薄膜能封住真空隔离层，真空牺牲层厚度应小于10nm。
本发明在常规RRAM制备工艺基础上结合侧墙制备和腐蚀工艺，较方便的制得真空隔离层，有效抑制阻变器件与周围隔离材料的氧交换，进而极大的提高阻变器件的保持特性和耐久性。
本发明提出的阻变存储器设计主要有以下四点优势：
1)制作工艺与CMOS工艺兼容，容易实现。仅在原有RRAM制作工艺基础上加了一步成熟的侧墙制备和腐蚀工艺；
2)真空隔离概念新颖，结构独特；
3)对器件可靠性提高有较大作用。通过采用真空隔离，极大的抑制了阻变器件与周围隔离材料的氧交换，避免了氧离子的损失；
4)本专利中的阻变层分两次淀积，这两层可以淀积同种材料的阻变层，也可以淀积不同材料的阻变层，自然形成双层阻变存储器，通过合理的选择双层阻变层的材料组会和含氧量配比情况，可以进一步提高器件的可靠性和一致性。
附图说明
图1为普通RRAM结构的剖面示意图；
图2为本发明结构的剖面示意图；
图3(a)～(j)依次示出了本发明制备方法的实施例的主要工艺步骤。
上述图中1—衬底；2—绝缘层；3—底电极；4—介质隔离层；5—真空牺牲层；6—真空隔离层；7—第一层阻变材料薄膜；8—第二层阻变材料薄膜；9—顶电极。
具体实施方式
下面结合说明书附图，通过实例对本发明做进一步说明。
本发明制备高可靠性高一致性阻变存储器的工艺结合附图描述如下：
1)制备绝缘层。在衬底硅片1上生长SiO2作为绝缘层2，如图3(a)所示；
2)制备底电极。在绝缘层2上溅射金属Ti/Pt(厚度约100～200nm)，其中Ti作为粘附层，Pt为底电极，通过剥离工艺图形化底电极3，如3(b)所示；
3)制备介质隔离层。采用LPCVD的方法生长一层厚度约200nm的SiO2作介质隔离层4，然后图形化形成器件区域，如图3(c)所示；
4)制备真空牺牲层。采用LPCVD的方法生长一层厚度约5nm的Si3N4作真空牺牲层5，如图3(d)所示；然后采用各向异性刻蚀，仅留下侧壁的Si3N4，如图3(e)所示；
5)制备第一层阻变薄膜。通过PVD溅射方法制备厚度10～20nm的TaOx阻变材料薄膜7，如图3(f)所示；
6)CMP处理。以SiO2为停止层，对器件进行CMP处理，露出对Si3N4进行腐蚀的界面,如图3(g)所示；
7)制备真空隔离层。用150℃H3PO4腐蚀掉Si3N4，形成真空隔离层6，如图3(h)所示；
8)制备第二层阻变薄膜。通过PVD溅射方法制备厚度10nm的TaOx阻变材料薄膜8，形成封闭的真空隔离层，如图3(i)所示；
9)制备顶电极。通过PVD溅射方法制备并图形化顶电极9，如图3(j)所示，制得含真空隔离层的高可靠性阻变存储器。
最后需要注意的是，公布实施方式的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (7)

1.一种阻变存储器，其特征在于，包括一衬底，衬底上设置绝缘层和底电极，在底电极上设有隔离层和第一层阻变薄膜，所述隔离层形成凹槽状器件区域，所述第一层阻变薄膜淀积在隔离层的凹槽内为U型状，第一层阻变薄膜的外侧壁与凹槽内侧壁之间为真空隔离层，第二层阻变薄膜覆盖在第一层阻变薄膜和隔离层上封闭了上述真空隔离层，顶电极设置在第二层阻变薄膜上。
2.如权利要求1所述的阻变存储器，其特征在于，底电极为耐腐蚀的导电金属或金属氮化物。
3.如权利要求1所述的阻变存储器，其特征在于，隔离层选用SiO2或Si3N4。
4.如权利要求1所述的阻变存储器，其特征在于，第一层阻变薄膜和第二层阻变薄膜选用过度金属氧化物材料HfOx、TaOx、ZrOx或WOx。
5.如权利要求4所述的阻变存储器，其特征在于，第一层阻变薄膜和第二层阻变薄膜选用同种材料，或第一层阻变薄膜和第二层阻变薄膜选用不同种材料。
6.如权利要求1所述阻变存储器的制备方法，其特征在于，
1)在衬底上先生长一层绝缘层，再PVD溅射或电子束蒸发金属并图形化形成底电极；
2)淀积隔离层，然后图形化形成器件区域；
3)采用标准侧墙工艺，淀积真空牺牲层，然后采用各向异性刻蚀，仅留下侧壁的真空牺牲层；
4)采用PVD溅射、热氧化生长或ALD方法制备第一层阻变薄膜，然后进行整片CMP处理，以介质隔离层为停止层；
5)采用满足隔离层、第一层阻变层、底电极和真空牺牲层腐蚀选择比的腐蚀液，腐蚀掉真空牺牲层，形成真空隔离层；
6)采用PVD溅射的方法制备第二层阻变薄膜，第二层阻变薄膜覆盖在第一层阻变薄膜和隔离层上，封闭上述真空隔离层；
7)PVD溅射或电子束蒸发制备并图形化顶电极，完成器件制备。
7.如权利要求6所述的制备方法，其特征在于，牺牲层厚度小于10nm。
CN201410601162.0A 2014-10-30 一种阻变存储器及其制备方法 Active CN104362251B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410601162.0A CN104362251B (zh) 2014-10-30 一种阻变存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410601162.0A CN104362251B (zh) 2014-10-30 一种阻变存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN104362251A true CN104362251A (zh) 2015-02-18
CN104362251B CN104362251B (zh) 2017-01-04

Family

ID=

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122940A (zh) * 2016-11-29 2018-06-05 中芯国际集成电路制造(上海)有限公司 阻变随机存储器存储单元及其制作方法、电子装置
US10050194B1 (en) 2017-04-04 2018-08-14 Sandisk Technologies Llc Resistive memory device including a lateral air gap around a memory element and method of making thereof
CN108630810A (zh) * 2018-05-14 2018-10-09 中国科学院微电子研究所 1s1r存储器集成结构及其制备方法
CN109256462A (zh) * 2018-09-11 2019-01-22 西安建筑科技大学 一种集成化阻变存储器及其制备方法
CN109671736A (zh) * 2017-10-13 2019-04-23 联华电子股份有限公司 半导体结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971964A (zh) * 2005-11-21 2007-05-30 旺宏电子股份有限公司 一种相变存储元件的真空室热隔离
CN101005113A (zh) * 2005-12-27 2007-07-25 旺宏电子股份有限公司 用以形成可变电阻存储阵列中的自对准热绝缘单元的方法
US20090101883A1 (en) * 2006-10-24 2009-04-23 Macronix International Co., Ltd. Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
CN101504948A (zh) * 2008-02-05 2009-08-12 财团法人工业技术研究院 中空尖笔状结构与包含其的装置及其制造方法
EP2202816A1 (en) * 2008-12-24 2010-06-30 Imec Method for manufacturing a resistive switching memory device and devices obtained thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971964A (zh) * 2005-11-21 2007-05-30 旺宏电子股份有限公司 一种相变存储元件的真空室热隔离
CN101005113A (zh) * 2005-12-27 2007-07-25 旺宏电子股份有限公司 用以形成可变电阻存储阵列中的自对准热绝缘单元的方法
US20090101883A1 (en) * 2006-10-24 2009-04-23 Macronix International Co., Ltd. Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
CN101504948A (zh) * 2008-02-05 2009-08-12 财团法人工业技术研究院 中空尖笔状结构与包含其的装置及其制造方法
EP2202816A1 (en) * 2008-12-24 2010-06-30 Imec Method for manufacturing a resistive switching memory device and devices obtained thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122940A (zh) * 2016-11-29 2018-06-05 中芯国际集成电路制造(上海)有限公司 阻变随机存储器存储单元及其制作方法、电子装置
US10050194B1 (en) 2017-04-04 2018-08-14 Sandisk Technologies Llc Resistive memory device including a lateral air gap around a memory element and method of making thereof
WO2018186940A1 (en) * 2017-04-04 2018-10-11 Sandisk Technologies Llc Resistive memory device including a lateral air gap around a memory element and method of making thereof
CN109671736A (zh) * 2017-10-13 2019-04-23 联华电子股份有限公司 半导体结构及其制作方法
CN109671736B (zh) * 2017-10-13 2022-09-27 联华电子股份有限公司 半导体结构及其制作方法
CN108630810A (zh) * 2018-05-14 2018-10-09 中国科学院微电子研究所 1s1r存储器集成结构及其制备方法
CN109256462A (zh) * 2018-09-11 2019-01-22 西安建筑科技大学 一种集成化阻变存储器及其制备方法
CN109256462B (zh) * 2018-09-11 2022-12-06 西安建筑科技大学 一种集成化阻变存储器及其制备方法

Similar Documents

Publication Publication Date Title
CN102217067B (zh) 非易失性存储装置及其制造方法
CN104766925B (zh) 通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持
CN106972038A (zh) 集成电路及形成电阻式随机存取存储器单元的方法
JP5104763B2 (ja) 不揮発性記憶装置
US20170125673A1 (en) Resistive memory and method of fabricating the same
CN109560194A (zh) 半导体装置及其制造方法
CN103168359A (zh) 非易失性存储元件和非易失性存储装置及它们的制造方法
WO2012162867A1 (zh) 一种采用电场增强层的阻变存储器结构及其制备方法
US20200303639A1 (en) Memory device and method of forming the same
TW201042731A (en) Buried silicide structure and method for making
JP5324724B2 (ja) 不揮発性記憶装置の製造方法
US20170077184A1 (en) Three-dimensional resistive random access memory containing self-aligned memory elements
CN103117359A (zh) 一种高可靠性非挥发存储器及其制备方法
CN109906511A (zh) 用于形成没有由凹陷引起的导体残留物的三维存储设备的方法
CN101071843A (zh) 一种电阻存储器的器件单元结构及制作方法
TW201330180A (zh) 非揮發性記憶體結構及其製造方法
CN109037229A (zh) 一种半导体器件及其制造方法
CN103137860B (zh) 非易失性三维半导体存储器件及制备方法
CN102683585B (zh) 集成标准cmos工艺的电阻存储器及其制备方法
CN102867911A (zh) 一种电阻型存储器及其制备方法
CN111584711B (zh) 一种rram器件及形成rram器件的方法
JP2015082545A (ja) 抵抗変化素子
CN105514264A (zh) 一种阻变存储器及其制备方法、电子装置
US9114980B2 (en) Field focusing features in a ReRAM cell
US8536558B1 (en) RRAM structure with improved memory margin

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant