CN113437062A - 静电防护主动触发电路及电子设备 - Google Patents

静电防护主动触发电路及电子设备 Download PDF

Info

Publication number
CN113437062A
CN113437062A CN202110701202.9A CN202110701202A CN113437062A CN 113437062 A CN113437062 A CN 113437062A CN 202110701202 A CN202110701202 A CN 202110701202A CN 113437062 A CN113437062 A CN 113437062A
Authority
CN
China
Prior art keywords
inverter
electrostatic
protection
trigger
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110701202.9A
Other languages
English (en)
Other versions
CN113437062B (zh
Inventor
易永财
朱小安
邵宇
叶平平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ji'an Lixin Semiconductor Co ltd
Original Assignee
Ji'an Lixin Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ji'an Lixin Semiconductor Co ltd filed Critical Ji'an Lixin Semiconductor Co ltd
Priority to CN202110701202.9A priority Critical patent/CN113437062B/zh
Publication of CN113437062A publication Critical patent/CN113437062A/zh
Application granted granted Critical
Publication of CN113437062B publication Critical patent/CN113437062B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

本发明属于静电泄放保护技术领域，公开了一种静电防护主动触发电路、及电子设备。静电防护主动触发电路包括：RC触发模块、回滞单元、反相器、保护模块及静电阻抗器，RC触发模块，用于在检测到快速ESD脉冲的上升沿时，向反相器输出第一工作电压；反相器，用于根据第一工作电压输出触发信号，触发所述静电阻抗器；回滞单元，用于在检测到低速浪涌的幅值超过电压阈值时，向反相器输出第二工作电压；反相器，还用根据第二工作电压输出触发信号，触发静电阻抗器；保护模块，用于对电路进行保护。本发明通过对快速ESD脉冲及低速浪涌进行检测，触发静电阻抗器，并在电路中设置了保护模块，可以正确驱动静电阻抗器，并防止元器件收到损伤。

Description

静电防护主动触发电路及电子设备
技术领域
本发明涉及静电泄放保护技术领域，尤其涉及一种静电防护主动触发电路及电子设备。
背景技术
静电放电ESD(Electro-static discharge,静电放电)在芯片的制造、封装、测试和使用过程中无处不在，积累的静电荷以几安培或几十安培的电流在纳秒到微秒的时间里释放,瞬间功率高达几十或者上百瓦，对电路系统内的芯片的摧毁强度极大。据统计35％以上的芯片失效是由于ESD损伤引起的。所以芯片或系统的设计中，静电保护模块的设计直接关系到电路系统的功能稳定性，以及系统可靠性，对电子产品极为重要。
RC触发式ESD检测电路是一种能够通过主动识别ESD脉冲波形上升沿，通过RC延迟对静电阻抗器件进行主动触发的新型ESD防护方法，在很多芯片的电源ESD防护中常被用到(如图1所示)。然而，该方案对于上升时间较长(与正常上电信号相似)，波形较慢的浪涌过电应力(EOS)难以有效的检测，同时其PMOS管，钳位器件栅极在钳位器件还未开启时缺乏自我保护能力。
发明内容
本发明的主要目的在于提供一种静电防护主动触发电路及电子设备，旨在解决现有技术中驱动静电阻抗器的同时触发电路容易受到损伤的技术问题。
为实现上述目的，本发明提供了一种静电防护主动触发电路，所述静电防护主动触发电路包括：RC触发模块、回滞单元、反相器、保护模块及静电阻抗器；其中，所述反相器的上引脚与电源连接，所述反相器的下引脚通过所述保护模块接地，所述反相器的输入端与所述回滞单元的第一端及所述RC触发模块的第三端连接，所述反相器的输出端通过所述保护模块与所述静电阻抗器的栅极连接，所述回滞单元的第二端接地，所述RC触发模块的第一端与电源连接，所述RC触发模块的第二端接地，所述静电阻抗器的阳极与电源连接，所述静电阻抗器的阴极接地，所述保护模块还与所述静电阻抗器的阴极连接；
所述RC触发模块，用于在检测到快速ESD脉冲的上升沿时，向所述反相器输出第一工作电压；
所述反相器，用于根据第一工作电压输出触发信号，以触发所述静电阻抗器；
所述回滞单元，用于在检测到低速浪涌的幅值超过电压阈值时，向所述反相器输出第二工作电压；
所述反相器，还用根据所述第二工作电压输出触发信号，以触发所述静电阻抗器；
所述保护模块，用于对电路进行保护。
可选地，所述RC触发模块包括：第一电阻及电容器；其中，所述第一电阻的第二端及所述电容器的第一端与所述反相器的输入端连接，所述第一电阻的第一端与电源连接，所述电容器的第二端接地。
可选地，所述保护模块包括：第一保护单元，所述第一保护单元的第一端与所述反相器的输出端连接，所述第一保护单元的第二端与所述静电阻抗器的栅极连接，所述第一保护单元的第三端与所述静电阻抗器的阴极连接；
所述第一保护单元，用于对保护所述静电阻抗器进行过压保护。
可选地，所述第一保护单元包括：第二电阻及第三电阻；其中，所述第二电阻的第一端与所述反相器的输出端连接，所述第二电阻的第二端与所述静电阻抗器的栅极连接，所述第三电阻的第一端与所述静电阻抗器的栅极连接，所述第三电阻的第二端与所述静电阻抗器的阴极连接。
可选地，所述保护模块包括第四电阻，所述第四电阻连接在所述反相器的下引脚与地之间。
可选地，所述回滞单元为基准二极管；所述基准二极管的阴极与所述反相器的输入端连接，所述基准二极管的阳极接地。
可选地，所述回滞单元为NPN晶体管；所述NPN晶体管的基极及所述NPN晶体管的发射极接地，所述NPN晶体管的集电极与所述反相器的输入端连接。
可选地，所述回滞单元为可控硅器件。
此外，为实现上述目的，本发明还提出一种电子设备，所述电子设备内设置有如上所述的静电防护主动触发电路。
本发明通过设置静电防护主动触发电路，所述静电防护主动触发电路包括：RC触发模块、回滞单元、反相器、保护模块及静电阻抗器；其中，所述反相器的上引脚与电源连接，所述反相器的下引脚通过所述保护模块接地，所述反相器的输入端与所述回滞单元的第一端及所述RC触发模块的第三端连接，所述反相器的输出端通过所述保护模块与所述静电阻抗器的栅极连接，所述回滞单元的第二端接地，所述RC触发模块的第一端与电源连接，所述RC触发模块的第二端接地，所述静电阻抗器的阳极与电源连接，所述静电阻抗器的阴极接地，所述保护模块还与所述静电阻抗器的阴极连接；所述RC触发模块，用于在检测到快速ESD脉冲的上升沿时，向所述反相器输出第一工作电压；所述反相器，用于根据第一工作电压输出触发信号，以触发所述静电阻抗器；所述回滞单元，用于在检测到低速浪涌的幅值超过电压阈值时，向所述反相器输出第二工作电压；所述反相器，还用根据所述第二工作电压输出触发信号，以触发所述静电阻抗器；所述保护模块，用于对电路进行保护。通过对快速ESD脉冲及低速浪涌进行检测，触发静电阻抗器，并在电路中设置了保护模块，可以正确驱动静电阻抗器，并防止元器件收到损伤。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为传统RC式ESD主动触发电路原理图；
图2为本发明静电防护主动触发电路一实施例的模块示意图；
图3为本发明静电防护主动触发电路第一实施例的电路示意图；
图4为本发明静电防护主动触发电路第二实施例的电路示意图；
图5为本发明静电防护主动触发电路第三实施例的电路示意图。
附图标号说明：
标号 名称 标号 名称
VDD 电源 C 电容器
GND 地 41 第一保护单元
10 RC触发模块 R2 第二电阻
20 回滞单元 R3 第三电阻
30 反相器 R4 第四电阻
40 保护模块 D 基准二极管
50 静电阻抗器 Q NPN晶体管
R1 第一电阻 U 可控硅器件
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当人认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
参考图1，图1为传统RC式ESD主动触发电路原理图。
反相器30的上引脚与电源连接，反相器的下引脚接地GND，反相器30的输入端连接在第一电阻R1及电容器C之间的节点上，反相器30的输出端与静电阻抗器50连接，第一电阻R1的第一段与电源VDD连接，电容器C的第二端接地GND，静电阻抗器50的阳极与电源VDD连接，静电阻抗器50的阴极接地GND。
该方案对于上升时间较长，波形较慢的浪涌过电应力(EOS)难以有效的检测，同时反相器30及静电阻抗器50缺乏自我保护能力。
参考图2，图2为本发明静电防护主动触发电路一实施例的模块示意图；
所述静电防护主动触发电路包括：RC触发模块10、回滞单元20、反相器30、保护模块40及静电阻抗器50；其中，所述反相器30的上引脚与电源VDD连接，所述反相器30的下引脚通过所述保护模块40接地GND，所述反相器30的输入端与所述回滞单元20的第一端及所述RC触发模块10的第三端连接，所述反相器30的输出端通过所述保护模块40与所述静电阻抗器50的栅极连接，所述回滞单元20的第二端接地GND，所述RC触发模块10的第一端与电源VDD连接，所述RC触发模块10的第二端接地GND，所述静电阻抗器50的阳极与电源VDD连接，所述静电阻抗器50的阴极接地GND，所述保护模块40还与所述静电阻抗器50的阴极连接。
所述RC触发模块10，用于在检测到快速ESD脉冲的上升沿时，向所述反相器30输出第一工作电压。
需要说明的是，RC触发模块10可以根据积分电路的延迟作用将一个陡峭的上升沿变成一个缓慢上升的波形，并可以触发与之连接的主电路，达到使主电路延时启动的目的。
所述反相器30，用于根据第一工作电压输出触发信号，以触发所述静电阻抗器50。
可以理解的是，所述反相器30为可以使输入信号相位翻转180度的电子元器件，由一个PMOS管及一个NMOS管构成。
需要说明的是，当所述反相器30接收到所述第一工作电压时，可以短暂的触发所述静电阻抗器50工作。
所述回滞单元20，用于在检测到低速浪涌的幅值超过电压阈值时，向所述反相器30输出第二工作电压。
需要说明的是，所述回滞单元20可以为具有开关作用的电子元器件，当所述回滞单元20发生击穿时，可以钳位反相器30的输入电位至以稳定值，此时，当EOS电压继续升高，电源VDD电压将逐渐高于反相器30的输入电位从而开启反相器30内部的PMOS管。
所述反相器30，还用根据所述第二工作电压输出触发信号，以触发所述静电阻抗器50。
需要说明的是，反相器30内部的PMOS管及NMOS管的栅极相互连接，PMOS管及NMOS管的漏极相互连接并且连接下一级电路，PMOS管的源极接电源VDD，NMOS管的源极接地GND。
可以理解的是，所述第二工作电压为反相器30内部的PMOS管开启后输出的一高电平信号，可以触发所述静电阻抗器50。
所述保护模块40，用于对电路进行保护。
需要说明的是，所属保护模块40可以通过限制电流和电压，保护反相器30及静电阻抗器50。
本实施例通过对快速ESD脉冲及低速浪涌进行检测，触发静电阻抗器50，并在电路中设置了保护模块40，可以准确驱动静电阻抗器50，并防止元器件收到损伤。
参考图3，图3为为本发明静电防护主动触发电路第一实施例的电路示意图。
所述RC触发模块10包括：第一电阻R1及电容器；其中，所述第一电阻R1的第二端及所述电容器的第一端与所述反相器30的输入端连接，所述第一电阻R1的第一端与电源VDD连接，所述电容器的第二端接地GND。
需要说明的是，所述RC触发模块10可以起到延时开关下级电路的作用，原理是对所述电容器的充电与放电。当电源VDD上电时，电源VDD通过所述第一电阻R1给所述电容器充电，当所述电容器上的电压达到一定值时，所述电容器开始放电，即输出第一工作电压，触发反相器30开始工作。
可以理解的是，所述第一电阻R1的电阻值与所述电容器的容值越大，电源VDD通过所述第一电阻R1给所述电容器充电的时间就越长，延迟的时间就越长。
进一步地，继续参考图3，所述保护模块40包括：第一保护单元41，所述第一保护单元41的第一端与所述反相器30的输出端连接，所述第一保护单元41的第二端与所述静电阻抗器50的栅极连接，所述第一保护单元41的第三端与所述静电阻抗器50的阴极连接。
所述第一保护单元41，用于对保护所述静电阻抗器50进行过压保护。
可以理解的是，所述第一保护单元41可以通过分压的方式对所述静电阻抗器进行过压保护。
进一步地，继续参考图3，所述第一保护单元41包括：第二电阻R2及第三电阻R3；其中，所述第二电阻R2的第一端与所述反相器30的输出端连接，所述第二电阻R2的第二端与所述静电阻抗器50的栅极连接，所述第三电阻R3的第一端与所述静电阻抗器50的栅极连接，所述第三电阻R3的第二端与所述静电阻抗器50的阴极连接。
需要说明的是，所述第二电阻R2及所述第三电阻R3可以对所述反相器30输出的电压进行分压，再将分压后的电压输出至所述静电阻抗器50的栅极，从而在ESD/EOS电压过高，或所述静电阻抗器50面积过小导致ESD能量下的残压过高时，所述第一保护单元41均可以很好的保护所述静电阻抗器50的栅极氧化层。
进一步地，继续参考图3，所述保护模块40包括第四电阻R4，所述第四电阻R4连接在所述反相器30的下引脚与地GND之间。
进一步地，继续参考图3，所述第四电阻R4用于与所述反相器30形成负反馈回路，限制所述所述反相器30通道中的电流，以对所述反相器30进行过流保护。
需要说明的是，当大量电流通过反相器30中的PMOS管与NMOS管泄放时，所述第四电阻R4可以通过负反馈作用对所述反相器30进行保护。
可以理解的是，当反相器30通道中电流较大时，第四电阻R4上端产生的压降将抬高反相器30中NMOS管源极电压形成负反馈，使得反相器30中的NMOS管的VGS电压降低，从而限制通道中的电流。
进一步地，继续参考图3，所述回滞单元20为基准二极管D；所述基准二极管D的阴极与所述反相器30的输入端连接，所述基准二极管D的阳极接地GND。
需要说明的是，当上升沿与电源VDD上电时间相似的浪涌EOS出现在电源VDD线上时，由于RC触发模块10在低速上升沿的EOS波形下不会发生延迟效应，基准二极管D的阴极电位将跟随EOS波形而变化，当某时EOS波形升至高于基准二极管D的击穿电压后，基准二极管D发生击穿并同时钳位反相器30的输入电位至某一稳定值。
本实施例通过RC触发模块10对快速ESD脉冲进行检测、通过基准二极管D对低速浪涌进行检测，可以正确触发静电阻抗器50，并在电路中设置了保护模块40，利用分压和负反馈的原理，对反相器30及静电阻抗器50进行保护，同时由于有保护模块40的保护，无论是静电阻抗器50的栅极或是反相器30中的场效应管均不会因EOS/ESD而损伤。
参考图4，图4为本发明静电防护主动触发电路第二实施例的电路示意图。
所述回滞单元20为NPN晶体管Q；所述NPN晶体管Q的基极及所述NPN晶体管Q的发射极接地GND，所述NPN晶体管Q的集电极与所述反相器30的输入端连接。
需要说明的是，当浪涌EOS将NPN晶体管Q击穿后，由于回滞效应，反相器30的输入电位会被钳位至更低，从而进一步增大反相器30中的PMOS器件的栅源压差，为静电阻抗器50件提供更高的触发电压。
本实施例通过RC触发模块10对快速ESD脉冲进行检测、通过NPN晶体管Q对低速浪涌进行检测，可以正确触发静电阻抗器50，并在电路中设置了保护模块40，利用分压和负反馈的原理，对反相器30及静电阻抗器50进行保护，同时由于有保护模块40的保护，无论是静电阻抗器50的栅极或是反相器30中的场效应管均不会因EOS/ESD而损伤。
参考图5，图5为本发明静电防护主动触发电路第三实施例的电路示意图。
所述回滞单元20为可控硅器件U。
需要说明的是，当浪涌EOS通过第一电阻R1将可控硅器件U击穿后，由于强回滞效应，反相器30的输入电位会被钳位至非常低的水平(约1.5～2V)，因此反相器30中的PMOS器件的栅源压差会进一步增大，这样以来，该电路了能够为静电阻抗器50提供极为灵敏的的触发动作，提供充足的触发电压。
本实施例通过RC触发模块10对快速ESD脉冲进行检测、通过可控硅器件U对低速浪涌进行检测，可以正确触发静电阻抗器50，并在电路中设置了保护模块40，利用分压和负反馈的原理，对反相器30及静电阻抗器50进行保护，同时由于有保护模块40的保护，无论是静电阻抗器50的栅极或是反相器30中的场效应管均不会因EOS/ESD而损伤。
此外，本发明还提出一种电子设备，所述电子设备内设置有如上所述的静电防护主动触发电路。
由于本电子设备采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
应当理解的是，以上仅为举例说明，对本发明的技术方案并不构成任何限定，在具体应用中，本领域的技术人员可以根据需要进行设置，本发明对此不做限制。
需要说明的是，以上所描述的工作流程仅仅是示意性的，并不对本发明的保护范围构成限定，在实际应用中，本领域的技术人员可以根据实际的需要选择其中的部分或者全部来实现本实施例方案的目的，此处不做限制。
另外，未在本实施例中详尽描述的技术细节，可参见本发明任意实施例所提供的静电防护主动触发电路，此处不再赘述。
此外，需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如只读存储器(Read Only Memory，ROM)/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种静电防护主动触发电路，其特征在于，所述静电防护主动触发电路包括：RC触发模块、回滞单元、反相器、保护模块及静电阻抗器；其中，所述反相器的上引脚与电源连接，所述反相器的下引脚通过所述保护模块接地，所述反相器的输入端与所述回滞单元的第一端及所述RC触发模块的第三端连接，所述反相器的输出端通过所述保护模块与所述静电阻抗器的栅极连接，所述回滞单元的第二端接地，所述RC触发模块的第一端与电源连接，所述RC触发模块的第二端接地，所述静电阻抗器的阳极与电源连接，所述静电阻抗器的阴极接地，所述保护模块还与所述静电阻抗器的阴极连接；
所述RC触发模块，用于在检测到快速ESD脉冲的上升沿时，向所述反相器输出第一工作电压；
所述反相器，用于根据第一工作电压输出触发信号，以触发所述静电阻抗器；
所述回滞单元，用于在检测到低速浪涌的幅值超过电压阈值时，向所述反相器输出第二工作电压；
所述反相器，还用根据所述第二工作电压输出触发信号，以触发所述静电阻抗器；
所述保护模块，用于对电路进行保护。
2.如权利要求1所述的静电防护主动触发电路，其特征在于，所述RC触发模块包括：第一电阻及电容器；其中，所述第一电阻的第一端与电源连接，所述第一电阻的第二端及所述电容器的第一端与所述反相器的输入端连接，所述电容器的第二端接地。
3.如权利要求2所述的静电防护主动触发电路，其特征在于，所述保护模块包括：第一保护单元，所述第一保护单元的第一端与所述反相器的输出端连接，所述第一保护单元的第二端与所述静电阻抗器的栅极连接，所述第一保护单元的第三端与所述静电阻抗器的阴极连接；
所述第一保护单元，用于对保护所述静电阻抗器进行过压保护。
4.如权利要求3所述的静电防护主动触发电路，其特征在于，所述第一保护单元包括：第二电阻及第三电阻；其中，所述第二电阻的第一端与所述反相器的输出端连接，所述第二电阻的第二端与所述静电阻抗器的栅极连接，所述第三电阻的第一端与所述静电阻抗器的栅极连接，所述第三电阻的第二端与所述静电阻抗器的阴极连接。
5.如权利要求1至4中任一项所述的静电防护主动触发电路，其特征在于，所述保护模块包括第四电阻，所述第四电阻连接在所述反相器的下引脚与地之间。
6.如权利要求5所述的静电防护主动触发电路，其特征在于，所述第四电阻，用于与所述反相器形成负反馈回路，限制所述所述反相器通道中的电流，以对所述反相器进行过流保护。
7.如权利要求1至4中任一项所述的静电防护主动触发电路，其特征在于，所述回滞单元为基准二极管；所述基准二极管的阴极与所述反相器的输入端连接，所述基准二极管的阳极接地。
8.如权利要求1至4所述的静电防护主动触发电路，其特征在于，所述回滞单元为NPN晶体管；所述NPN晶体管的基极及所述NPN晶体管的发射极接地，所述NPN晶体管的集电极与所述反相器的输入端连接。
9.如权利要求1至4中任一项所述的静电防护主动触发电路，其特征在于，所述回滞单元为可控硅器件。
10.一种电子设备，其特征在于，所述电子设备内设置有如权利要求1至9中任一项所述的静电防护主动触发电路。
CN202110701202.9A 2021-06-23 2021-06-23 静电防护主动触发电路及电子设备 Active CN113437062B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110701202.9A CN113437062B (zh) 2021-06-23 2021-06-23 静电防护主动触发电路及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110701202.9A CN113437062B (zh) 2021-06-23 2021-06-23 静电防护主动触发电路及电子设备

Publications (2)

Publication Number Publication Date
CN113437062A true CN113437062A (zh) 2021-09-24
CN113437062B CN113437062B (zh) 2023-05-12

Family

ID=77753905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110701202.9A Active CN113437062B (zh) 2021-06-23 2021-06-23 静电防护主动触发电路及电子设备

Country Status (1)

Country Link
CN (1) CN113437062B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380570B1 (en) * 2000-04-21 2002-04-30 International Business Machines Corporation Gate overvoltage control networks
US6529359B1 (en) * 1999-08-06 2003-03-04 Sarnoff Corporation Circuits for dynamic turn off of NMOS output drivers during EOS/ESD stress
US20070120190A1 (en) * 2005-10-20 2007-05-31 Atmel Corporation Electrostatic discharge (ESD) protection structure and a circuit using the same
JP2009099641A (ja) * 2007-10-15 2009-05-07 Toshiba Corp 静電保護装置
US20100246076A1 (en) * 2009-03-27 2010-09-30 International Business Machines Corporation Electrical Overstress Protection Circuit
JP2012028507A (ja) * 2010-07-22 2012-02-09 Kawasaki Microelectronics Inc 過電圧保護回路
US20170366004A1 (en) * 2016-06-16 2017-12-21 Fuji Electric Co., Ltd. Semiconductor integrated circuit device
US20180040609A1 (en) * 2015-06-19 2018-02-08 Renesas Electronics Corporation Semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529359B1 (en) * 1999-08-06 2003-03-04 Sarnoff Corporation Circuits for dynamic turn off of NMOS output drivers during EOS/ESD stress
US6380570B1 (en) * 2000-04-21 2002-04-30 International Business Machines Corporation Gate overvoltage control networks
US20070120190A1 (en) * 2005-10-20 2007-05-31 Atmel Corporation Electrostatic discharge (ESD) protection structure and a circuit using the same
JP2009099641A (ja) * 2007-10-15 2009-05-07 Toshiba Corp 静電保護装置
US20100246076A1 (en) * 2009-03-27 2010-09-30 International Business Machines Corporation Electrical Overstress Protection Circuit
JP2012028507A (ja) * 2010-07-22 2012-02-09 Kawasaki Microelectronics Inc 過電圧保護回路
US20180040609A1 (en) * 2015-06-19 2018-02-08 Renesas Electronics Corporation Semiconductor device
US20170366004A1 (en) * 2016-06-16 2017-12-21 Fuji Electric Co., Ltd. Semiconductor integrated circuit device

Also Published As

Publication number Publication date
CN113437062B (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
KR101784061B1 (ko) 과도 전압 보호 회로 및 디바이스
US8422187B2 (en) Apparatus and method for electronic circuit protection
US8958187B2 (en) Active detection and protection of sensitive circuits against transient electrical stress events
EP2212912B1 (en) Voltage surge protection circuit
US10693292B2 (en) Surge protection circuit with feedback control
US20080278872A1 (en) Electrostatic Discharge Protection Circuit
US9413166B2 (en) Noise-tolerant active clamp with ESD protection capability in power up mode
US11664657B2 (en) Charge dissipation element for ESD protection
CN110120660B (zh) 过电压/能量保护装置
US9536869B2 (en) Electrostatic discharge protection apparatus and method therefor
CN113437062B (zh) 静电防护主动触发电路及电子设备
Cao et al. Novel active ESD clamps for high-voltage applications
US9793257B1 (en) Electrostatic discharge protection device having an adjustable triggering threshold
CN114123147A (zh) 一种用于芯片的静电放电保护模块及其装置
CN113258913A (zh) 具有esd保护电路的半导体开关
Minear et al. Effects of electrostatic discharge on linear bipolar integrated circuits
CN104242275A (zh) 可承受过度电性应力及避免闩锁的静电放电防护电路
CN218829100U (zh) 一种钳位电路及静电放电防护电路模块
CN210742409U (zh) 一种esd探测电路和esd探测器
KR102023319B1 (ko) BJT 제어 strong-ARM증폭 회로 장치
CN114900026A (zh) 用于esd保护的主动触发pmos电路及控制方法
CN116247623A (zh) 过压保护电路和芯片
CN118074085A (zh) 用于esd防护的双模灵敏检测瞬态触发电路
CN115663773A (zh) 一种钳位电路及静电放电防护电路模块
CN112332392A (zh) 一种保护电路和集成电路芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant