CN116247623A - 过压保护电路和芯片 - Google Patents

Abstract

本发明公开了一种过压保护电路和芯片，包括：外部电源，与后级电路的供电引脚连接，用于向所述供电引脚提供输入电压；检测电路，与所述供电引脚连接，用于在所述输入电压大于电源电压时在第一节点提供一检测电压；第一放电电路，与所述供电引脚和所述第一节点连接，用于根据所述检测电压提供所述供电引脚至地的电流泄放路径；以及防误开启电路，与所述第一节点连接，用于在所述输入电压波动时吸收所述第一节点处的耦合信号，以防止所述第一放电电路的误开启。不仅可在输入电压发生过压时将电流分流至地，不会对系统的电源造成干扰，并且可以在输入电压出现波动时吸收电路中的耦合信号，防止第一放电电路的误开启。

Description

过压保护电路和芯片

技术领域

本发明涉及集成电路技术领域，更具体地涉及一种过压保护电路和芯片。

背景技术

目前，随着半导体技术的迅速发展，集成电路的使用已经遍布各个领域，尤其对于电源控制类的开关电路(如：DC-DC电路，小型化开关电源电路)，已被广泛应用于电力电子、科研、工控设备、通讯设备、仪器仪表、交换设备、接入设备、移动通讯、路由器通信、工业控制、汽车电子、航空航天等领域。由于DC-DC电源一般都没有EMC防护能力，在遭遇到雷击浪涌等情况时，会在输入电源处产生剧烈的电压波动，此电压会超过后端系统装置所能承受的电压上限，导致后端系统装置或开关电源控制芯片、主开关管被击穿损坏，存在很大的安全隐患。所以，现有的开关电源芯片中一般都会设置有过压保护电路，当浪涌电压到来时及时切断输入电压，防止后级电路的损坏。

图1示出根据现有技术的一种过压保护电路的电路结构示意图。现有的过压保护方案是在被保护的后级电路200的供电引脚BUS处连接一个对电源的二极管D1，这样在外部电源110提供的输入电压Vin高于电源电压VDD与二极管的导通电压之和时，二极管D1正向导通，从而将输入电压钳位于不高于电源电压VDD一个二极管电压的电位，可以有效地保护后级电路200。但是，当系统的电源不能够吸收电流，或者吸收电流的能力不够强时，因过压而产生的电流从二极管D1流入电源，会对电源造成一定的干扰，可能会损害到系统的准确性和稳定性。

发明内容

有鉴于此，本发明的目的在于提供一种过压保护电路和芯片，不仅可在输入电压发生过压时将电流分流至地，不会对系统的电源造成干扰，并且可以在输入电压出现波动时吸收电路中的耦合信号，防止放电电路的误开启。

根据本发明实施例的一方面，提供了一种过压保护电路，包括：外部电源，设置在后级电路外部并与所述后级电路的供电引脚连接，用于向所述供电引脚提供输入电压；检测电路，与所述供电引脚连接，用于在所述输入电压大于所述后级电路的电源电压时在第一节点提供一检测电压；第一放电电路，与所述供电引脚和所述第一节点连接，用于根据所述检测电压提供所述供电引脚至地的电流泄放路径；以及防误开启电路，与所述第一节点连接，用于在所述输入电压波动时吸收所述第一节点处的耦合信号，以防止所述第一放电电路的误开启。

可选的，在所述输入电压大于所述电源电压时，所述检测电压可随所述输入电压的上升而上升。

可选的，当所述检测电压达到预设值时，所述第一放电电路提供所述电流泄放路径。

可选的，所述过压保护电路还包括：第二放电电路，与所述第一节点连接，用于在所述输入电压小于所述电源电压时，加速下拉所述第一节点处的检测电压，以关闭所述第一放电电路。

可选的，所述检测电路包括：第一晶体管，连接于所述供电引脚和所述第一节点之间，所述第一晶体管的控制端用于接收所述电源电压；以及第一电阻，连接于所述第一节点和地之间。

可选的，所述第一放电电路包括：第二晶体管，连接于所述供电引脚和地之间，所述第二晶体管的控制端与所述第一节点连接。

可选的，所述第二放电电路包括：串联连接于所述供电引脚和地之间的第三晶体管和第二电阻，所述第三晶体管的控制端用于接收所述电源电压；以及第四晶体管，连接于所述第一节点和地之间，所述第四晶体管的控制端与所述第三晶体管和所述第二电阻之间的第二节点连接。

可选的，所述防误开启电路包括：防耦合电容器，所述防耦合电容器连接于所述第一节点和地之间。

可选的，所述第一晶体管、所述第三晶体管和所述第四晶体管为PMOS晶体管，所述第二晶体管为NMOS晶体管。

根据本发明实施例的另一方面，提供了一种芯片，包括上述的过压保护电路以及后级电路。

本发明实施例的过压保护电路包括外部电源、检测电路和第一放电电路。其中，外部电源与后级电路的供电引脚连接，用于向后级电路提供输入电压，检测电路用于在输入电压过压时提供一跟随输入电压而上升的检测电压，第一放电电路与后级电路的供电引脚连接，用于在输入电压过压时根据检测电压提供供电引脚至地的电流泄放路径。与传统的过压保护方案相比，本发明的过压保护电路在输入电压过压时将供电引脚处的电流泄放至地，不会对系统的电源造成影响，可以提高系统的稳定性和安全性。

此外，本发明的过压保护电路还包括防误开启电路，防误开启电路与检测电路中提供检测电压的第一节点连接，其可以在输入电压快速波动时吸收第一节点处的耦合信号，从而可以防止第一放电电路的误开启。

此外，本发明的过压保护电路还包括第二放电电路，第二放电电路与检测电路中的第一节点连接，用于在输入电压过压结束后，加速下拉第一节点处的检测电压，以及时关闭所述第一放电电路，不会影响后级电路的正常工作。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出根据现有技术的过压保护电路的电路结构示意图。

图2示出根据本发明实施例的过压保护电路的电路示意图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

在本申请中，MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)包括第一端、第二端和控制端，在MOSFET的导通状态，电流从第一端流至第二端。P型MOSFET的第一端、第二端和控制端分别为源极、漏极和栅极，N型MOSFET的第一端、第二端和控制端分别为漏极、源极和栅极。下面结合附图和实施例对本发明进一步说明。

图2示出根据本发明实施例的过压保护电路的电路示意图。如图2所示，本实施例的过压保护电路包括外部电源110、检测电路120、第一放电电路130、防误开启电路140以及第二放电电路150。

其中，外部电源110与后级电路200的供电引脚BUS连接，用于向后级电路200的供电引脚BUS提供输入电压Vin。其中，后级电路200可以是各种模拟电路芯片或者逻辑电路芯片，示例的，所述后级电路200可以是开关电源电路或者功率开关电路等模拟电路。在一种示例性的实施方式中，过压保护电路和后级电路200可以集成在同一芯片中；在另一种示例性的实施方式中，过压保护电路和后级电路200可以分别集成在分立的芯片中。

检测电路120与后级电路200的供电引脚BUS连接，用于根据所述输入电压Vin在节点A处提供一个检测电压VA。其中，检测电压VA可在输入电压Vin出现过压时随输入电压Vin的上升而上升。在一种示例性的实施方式中，检测电路120包括P型MOSFET(以下简称为“PMOS晶体管”)Mp1和电阻R1。其中，PMOS晶体管Mp1的第一端与后级电路200的供电引脚BUS连接，PMOS晶体管Mp1的第二端与节点A连接，PMOS晶体管Mp1的控制端与后级电路200中的电源电压VDD连接。电阻R1的第一端与节点A连接，第二端与地连接。

第一放电电路130与所述后级电路200的供电引脚连接，用于在所述输入电压Vin过压时根据检测电压VA提供后级电路200至地的电流泄放路径，以保护后级电路200中的关键结构。其中，当所述输入电压Vin大于所述电源电压VDD时，所述检测电压VA可随所述输入电压Vin的上升而上升，当所述检测电压VA达到预设值时，所述第一放电电路130提供所述电流泄放路径。在一种示例性的实施方式中，第一放电电路130包括N型MOSFET(以下简称为“NMOS晶体管”)Mn1。NMOS晶体管Mn1的第一端与后级电路200的供电引脚BUS连接，NMOS晶体管Mn1的第二端与地连接，NMOS晶体管Mn1的控制端与节点A连接。

在本实施例中，由于PMOS晶体管Mp1的控制端接收电源电压VDD，当输入电压Vin出现过压而高于电源电压VDD且二者之间的压差等于PMOS晶体管Mp1的导通阈值时，PMOS晶体管Mp1导通，同时电阻R1由于流过电流而使得节点A处的电压VA升高，当节点A处的电压VA上升到所述预设值(例如NMOS晶体管Mn1的导通阈值)时，NMOS晶体管Mn1导通，后级电路200的供电引脚BUS处的电流通过NMOS晶体管Mn1被泄放至地，从而可以保护后级电路200中的关键结构不被损坏。

继续参考图2，防误开启电路140与节点A连接，用于在所述输入电压Vin出现波动时，吸收所述节点A处的耦合信号，以防止所述第一放电电路130的误开启。在具体实施中，当输入电压Vin出现波动时，会通过PMOS晶体管Mp1在节点A处产生一定的耦合信号，如果该耦合信号高于NMOS晶体管Mn1的导通阈值，可能会导致NMOS晶体管Mn1的误导通，所以防误开启电路140的存在可以吸收掉节点A处产生的耦合信号，防止NMOS晶体管Mn1的误导通。示例的，防误开启电路140包括一个防耦合电容器C1，电容器C1的一端与节点A连接，另一端与地连接。

此外，由于防耦合电容器C1的存在，当输入电压Vin处的过压结束后，节点A处的电压无法快速被下拉到地，继而导致第一放电电路130不能及时关闭，降低电路的效率。所以，本发明实施例的过压保护电路中还包括第二放电电路150，第二放电电路150与节点A连接，用于在输入电压Vin的过压结束后，加速下拉节点A处的电压，以及时关闭所述第一放电电路130。示例的，第二放电电路150包括PMOS晶体管Mp2和Mp3、电阻R2。其中，PMOS晶体管Mp2的第一端与后级电路200的供电引脚BUS连接，PMOS晶体管Mp2的第二端与节点B连接，PMOS晶体管Mp2的控制端与电源电压VDD连接。电阻R2的第一端与节点B连接，第二端与地连接。PMOS晶体管Mp3的第一端与节点A连接，PMOS晶体管Mp3的第二端与地连接，PMOS晶体管Mp3的控制端与节点B连接。

当输入电压Vin低于电源电压VDD时，PMOS晶体管Mp2关断，节点B处的电压VB被电阻R2下拉至地，继而使得PMOS晶体管Mp3导通，通过PMOS晶体管Mp3将节点A处的电压快速地拉低至地，从而可以快速关断NMOS晶体管Mn1，不会影响后级电路200的正常工作。

综上所述，本发明实施例的过压保护电路包括外部电源、检测电路和第一放电电路。其中，外部电源与后级电路的供电引脚连接，用于向后级电路提供输入电压，检测电路用于在输入电压过压时提供一跟随输入电压而上升的检测电压，第一放电电路与后级电路的供电引脚连接，用于在输入电压过压时根据检测电压提供供电引脚至地的电流泄放路径。与传统的过压保护方案相比，本发明的过压保护电路在输入电压过压时将供电引脚处的电流泄放至地，不会对系统的电源造成影响，可以提高系统的稳定性和安全性。

此外，本发明的过压保护电路还包括防误开启电路，防误开启电路与检测电路中提供检测电压的第一节点连接，其可以在输入电压快速波动时吸收第一节点处的耦合信号，从而可以防止第一放电电路的误开启。

此外，本发明的过压保护电路还包括第二放电电路，第二放电电路与检测电路中的第一节点连接，用于在输入电压过压结束后，加速下拉第一节点处的检测电压，以及时关闭所述第一放电电路，不会影响后级电路的正常工作。

本发明还提供了一种芯片，包括上述的过压保护电路以及后级电路。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种过压保护电路，包括：

外部电源，设置在后级电路外部并与所述后级电路的供电引脚连接，用于向所述供电引脚提供输入电压；

检测电路，与所述供电引脚连接，用于在所述输入电压大于所述后级电路的电源电压时在第一节点提供一检测电压；

第一放电电路，与所述供电引脚和所述第一节点连接，用于根据所述检测电压提供所述供电引脚至地的电流泄放路径；以及

防误开启电路，与所述第一节点连接，用于在所述输入电压波动时吸收所述第一节点处的耦合信号，以防止所述第一放电电路的误开启。

2.根据权利要求1所述的过压保护电路，在所述输入电压大于所述电源电压时，所述检测电压可随所述输入电压的上升而上升。

3.根据权利要求1所述的过压保护电路，当所述检测电压达到预设值时，所述第一放电电路提供所述电流泄放路径。

4.根据权利要求1所述的过压保护电路，还包括：

第二放电电路，与所述第一节点连接，用于在所述输入电压小于所述电源电压时，加速下拉所述第一节点处的检测电压，以关闭所述第一放电电路。

5.根据权利要求4所述的过压保护电路，其中，所述检测电路包括：

第一晶体管，连接于所述供电引脚和所述第一节点之间，所述第一晶体管的控制端用于接收所述电源电压；以及

第一电阻，连接于所述第一节点和地之间。

6.根据权利要求5所述的过压保护电路，其中，所述第一放电电路包括：

第二晶体管，连接于所述供电引脚和地之间，所述第二晶体管的控制端与所述第一节点连接。

7.根据权利要求6所述的过压保护电路，其中，所述第二放电电路包括：

串联连接于所述供电引脚和地之间的第三晶体管和第二电阻，所述

第三晶体管的控制端用于接收所述电源电压；以及

第四晶体管，连接于所述第一节点和地之间，所述第四晶体管的控制端与所述第三晶体管和所述第二电阻之间的第二节点连接。

8.根据权利要求1所述的过压保护电路，其中，所述防误开启电路包括：

防耦合电容器，所述防耦合电容器连接于所述第一节点和地之间。

9.根据权利要求7所述的过压保护电路，其中，所述第一晶体管、所述第三晶体管和所述第四晶体管为PMOS晶体管，所述第二晶体管为NMOS晶体管。

10.一种芯片，包括权利要求1-9任一项所述的过压保护电路以及后级电路。

Images