CN113412579A - 压电装置 - Google Patents

压电装置 Download PDF

Info

Publication number
CN113412579A
CN113412579A CN201980091764.7A CN201980091764A CN113412579A CN 113412579 A CN113412579 A CN 113412579A CN 201980091764 A CN201980091764 A CN 201980091764A CN 113412579 A CN113412579 A CN 113412579A
Authority
CN
China
Prior art keywords
piezoelectric
layer
present
piezoelectric device
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980091764.7A
Other languages
English (en)
Inventor
岸本谕卓
池内伸介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN113412579A publication Critical patent/CN113412579A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R17/00—Piezoelectric transducers; Electrostrictive transducers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Signal Processing (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

压电驱动部(120)由多个层构成，直接或间接支承于基部(110)。压电驱动部(120)包含压电体层(130)、上部电极层(140)以及下部电极层(150)。上部电极层(140)配置于压电体层(130)的上侧。下部电极层(150)以夹着压电体层(130)而与上部电极层(140)的至少局部相对的方式配置。在压电驱动部(120)中，通过设有沿着上下方向贯通的贯通槽(121)而形成一对内侧面(122)。一对内侧面(122)分别包含贯通槽(121)的宽度从压电体层(130)的上端面(131)朝向下方逐渐变窄的第1窄幅部(123)。

Description

压电装置
技术领域
本发明涉及一种压电装置。
背景技术
作为公开压电装置的结构的文献，有国际公开第2017/218299号(专利文献1)。专利文献1所记载的压电装置包括基板和薄膜部。基板具有以贯通的方式形成的开口部。薄膜部由至少一个弹性层和夹于上部电极层和下部电极层之间的至少一个压电层形成。薄膜部在比开口部靠上方的位置安装于基板。在薄膜部的靠近开口部的端的位置处，通过蚀刻而形成有贯通槽。
现有技术文献
专利文献
专利文献1：国际公开第2017/218299号
发明内容
发明要解决的问题
在包含压电体层的压电驱动部形成有贯通槽的压电装置中，在驱动时温度上升。此时，在压电体层的热膨胀系数在上下方向和水平方向上彼此不同的情况下，在压电驱动部中，面向贯通槽的部分变形。由此，压电体层的极化轴的轴向紊乱，压电装置的电特性降低。
本发明是鉴于上述的问题点而完成的，其目的在于，提供一种压电装置，该压电装置通过减小在压电驱动部中面向贯通槽的部分的变形来抑制电特性的降低。
用于解决问题的方案
基于本发明的压电装置包括基部和压电驱动部。压电驱动部由多个层构成，直接或间接支承于基部。压电驱动部包含压电体层、上部电极层以及下部电极层。上部电极层配置于压电体层的上侧。下部电极层以夹着压电体层而与上部电极层的至少局部相对的方式配置。在压电驱动部中，通过设有沿着上下方向贯通的贯通槽而形成一对内侧面。一对内侧面分别包含贯通槽的宽度从压电体层的上端面朝向下方逐渐变窄的第1窄幅部。
发明的效果
能够减小在压电驱动部中面向贯通槽的部分的变形，抑制压电装置的电特性的降低。
附图说明
图1是本发明的实施方式1的压电装置的俯视图。
图2是从Ⅱ-Ⅱ线箭头方向观察图1的压电装置而得到的剖视图。
图3是表示在本发明的实施方式1的压电装置的制造方法中在压电体层的下表面设有蚀刻停止层的状态的剖视图。
图4是表示在本发明的实施方式1的压电装置的制造方法中在蚀刻停止层和压电体层各自的下表面设有下部电极层的状态的剖视图。
图5是表示在本发明的实施方式1的压电装置的制造方法中在下部电极层和压电体层各自的下表面设有中间层的状态的剖视图。
图6是表示在本发明的实施方式1的压电装置的制造方法中使中间层的下表面平坦的状态的剖视图。
图7是表示在本发明的实施方式1的压电装置的制造方法中使层叠体接合于图6所示的多个层的状态的剖视图。
图8是表示在本发明的实施方式1的压电装置的制造方法中使层叠体接合于中间层的下表面的状态的剖视图。
图9是表示在本发明的实施方式1的压电装置的制造方法中削去压电体层的上表面的状态的剖视图。
图10是表示在本发明的实施方式1的压电装置的制造方法中在压电体层的上端面设有上部电极层的状态的剖视图。
图11是表示在本发明的实施方式1的压电装置的制造方法中在压电体层设有孔部的状态的剖视图。
图12是表示在本发明的实施方式1的压电装置的制造方法中分别设有第1外部电极层和第2外部电极层的状态的剖视图。
图13是表示在本发明的实施方式1的压电装置的制造方法中为了形成贯通槽而在压电体层设有凹部的状态的剖视图。
图14是表示在本发明的实施方式1的压电装置的制造方法中当在压电体层设有凹部的状态下在压电体层的上端面涂布光致抗蚀剂的状态的上述凹部附近的放大剖视图。
图15是表示在本发明的实施方式1的压电装置的制造方法中将凹部下挖至活性层的上端面的状态的图。
图16是表示在本发明的实施方式1的压电装置的制造方法中为了形成贯通槽而在活性层设有凹部的状态的剖视图。
图17是表示在本发明的实施方式1的压电装置的制造方法中当在活性层设有凹部的状态下在活性层的上端面涂布光致抗蚀剂的状态的上述凹部附近的放大剖视图。
图18是表示在本发明的实施方式1的压电装置的制造方法中将凹部下挖至下侧基部的状态的图。
图19是本发明的实施方式2的压电装置的剖视图。
图20是表示在本发明的实施方式2的压电装置的制造方法中当在压电体层设有凹部的状态下在压电体层的上端面涂布光致抗蚀剂的状态的上述凹部附近的放大剖视图。
图21是表示在本发明的实施方式2的压电装置的制造方法中将凹部下挖至活性层的上端面的状态的图。
图22是表示在本发明的实施方式2的压电装置的制造方法中为了形成贯通槽而在活性层设有凹部的状态的剖视图。
图23是表示在本发明的实施方式2的压电装置的制造方法中当在活性层设有凹部的状态下在活性层的上端面涂布光致抗蚀剂的状态的上述凹部附近的放大剖视图。
图24是表示在本发明的实施方式2的压电装置的制造方法中将凹部下挖至下侧基部的状态的图。
图25是本发明的实施方式3的压电装置的剖视图。
图26是表示在本发明的实施方式3的压电装置的制造方法中在下部电极层和压电体层各自的下表面设有中间层的状态的剖视图。
图27是表示在本发明的实施方式3的压电装置的制造方法中使中间层的下表面平坦的状态的剖视图。
图28是表示在本发明的实施方式3的压电装置的制造方法中要使基部接合于中间层的下表面的状态的剖视图。
图29是表示在本发明的实施方式3的压电装置的制造方法中使基部接合于中间层的下表面后的状态的剖视图。
图30是表示在本发明的实施方式3的压电装置的制造方法中削去压电体层的上表面的状态的剖视图。
图31是表示在本发明的实施方式3的压电装置的制造方法中在压电体层的上端面设有上部电极层的状态的剖视图。
图32是表示在本发明的实施方式3的压电装置的制造方法中在压电体层设有孔部的状态的剖视图。
图33是表示在本发明的实施方式3的压电装置的制造方法中分别设有第1外部电极层和第2外部电极层的状态的剖视图。
图34是表示在本发明的实施方式3的压电装置的制造方法中为了形成贯通槽而在压电体层设有凹部的状态的剖视图。
图35是表示在本发明的实施方式3的压电装置的制造方法中当在压电体层设有凹部的状态下在压电体层的上端面涂布光致抗蚀剂的状态的上述凹部附近的放大剖视图。
图36是表示在本发明的实施方式3的压电装置的制造方法中将凹部下挖至基部的状态的图。
具体实施方式
以下，参照附图，说明本发明的各实施方式的压电装置。在以下的实施方式的说明中，对图中的相同或相当的部分标注相同的附图标记，不重复其说明。
(实施方式1)
图1是本发明的实施方式1的压电装置的俯视图。图2是从Ⅱ-Ⅱ线箭头方向观察图1的压电装置而得到的剖视图。在图1中，用虚线表示压电装置的内部的结构。
如图1和图2所示，本发明的实施方式1的压电装置100包括基部110和压电驱动部120。
如图2所示，基部110包含下侧基部110a和位于下侧基部110a的上侧的上侧基部110b。基部110具有上侧主面111和位于与上侧主面111相反的一侧的下侧主面112。
在本实施方式中，上侧基部110b的上表面是上侧主面111，下侧基部110a的下表面是下侧主面112。在基部110形成有沿着上下方向分别贯通下侧基部110a和上侧基部110b的开口部113。
构成基部110的材料没有特别限定。在本实施方式中，下侧基部110a由Si构成。上侧基部110b由SiO2构成。
如图2所示，在基部110的上侧主面111上层叠有多个层。在本实施方式中，压电驱动部120是上述多个层中的位于开口部113的上侧的部分。即，压电驱动部120由多个层构成。
在本实施方式中，压电驱动部120位于基部110的开口部113的上侧，因此不与基部110重叠。即，压电驱动部120间接支承于基部110，位于比基部110靠上侧的位置。即，在本实施方式中，压电驱动部120以薄膜构造构成。此外，压电驱动部120也可以直接支承于基部110。
如图2所示，在本实施方式中，构成压电驱动部120的上述多个层包含压电体层130、上部电极层140、下部电极层150、中间层160以及活性层170。
压电体层130位于比基部110靠上侧的位置。压电体层130以压电体层130的局部包含于压电驱动部120的方式配置。压电体层130的上端面131和下端面132分别是平坦的。
压电体层130具有与后述的贯通槽不同的孔部133。孔部133以上下贯通压电体层130的方式形成。在本实施方式中，孔部133位于基部110的上方，不包含于压电驱动部120。
在本实施方式中，压电体层130由单晶压电体构成，具体而言，由钽酸锂或铌酸锂构成。钽酸锂或铌酸锂等单晶压电体的极化轴的轴向是恒定的。
上述单晶压电体的极化轴的轴向相对于压电驱动部120的层叠方向倾斜。另外，单晶压电体的极化轴的轴向不与压电驱动部120的层叠方向正交。即，在本实施方式中，压电体层130由旋转y切的单晶压电体构成。
在本实施方式中，压电体层130由单晶压电体构成，因此压电体层130的热膨胀系数在压电驱动部120的层叠方向和平面方向上彼此不同。
此外，压电体层130也可以不由单晶压电体构成。在压电体层130不由单晶压电体构成的情况下，也可以以压电体层130的热膨胀系数在压电驱动部120的层叠方向和平面方向上彼此不同的方式构成压电体层130。
上部电极层140配置于压电体层130的上侧。上部电极层140以上部电极层140的局部包含于压电驱动部120的方式配置。
在本实施方式中，上部电极层140层叠于压电体层130的局部的上侧。此外，也可以是，在上部电极层140与压电体层130之间配置有由Ti或NiCr等构成的密合层。
下部电极层150以夹着压电体层130且与上部电极层140的至少局部相对的方式配置。下部电极层150以下部电极层150的局部包含于压电驱动部120的方式配置。另外，下部电极层150在压电驱动部120中以夹着压电体层130而与上部电极层140的至少局部相对的方式配置。此外，也可以是，在下部电极层150与压电体层130之间配置有由Ti或NiCr等构成的密合层。
下部电极层150的局部以位于在压电体层130形成的孔部133的下方的方式配置。在本实施方式中，下部电极层150借助蚀刻停止层155与压电体层130连接。蚀刻停止层155以覆盖压电体层130的孔部133的下方的方式形成。
在本实施方式中，下部电极层150的局部以覆盖蚀刻停止层155的下表面的方式配置于蚀刻停止层155的下侧。蚀刻停止层155不包含于压电驱动部120。此外，也可以不必须设置蚀刻停止层155。在不设置蚀刻停止层155的情况下，下部电极层150的局部以直接覆盖孔部133的下方的方式形成。
下部电极层150由Pt、Ni或Au等导电性材料构成。期望的是，蚀刻停止层155的材料是具有导电性且在蚀刻压电体层时不被蚀刻的材料。蚀刻停止层155例如由Ni构成。
中间层160配置于比压电体层130靠下方的位置。在本实施方式中，中间层160以与下部电极层150的下表面和压电体层130的下表面中的未被下部电极层150覆盖的部分分别接触的方式设置。中间层160的下表面是平坦的。
中间层160的材料只要是绝缘体就没有特别限定。在本实施方式中，中间层160由SiO2构成。另外，中间层160也可以由具有电绝缘性和绝热性的有机材料构成。
活性层170以与中间层160的下表面的整面连接的方式设置。即，活性层170配置于下部电极层150和压电体层130各自的下方。
活性层170以覆盖开口部113的上方的方式层叠于基部110的上侧主面111上。即，在本实施方式中，活性层170的下表面暴露于开口部113。
构成活性层170的材料没有特别限定，在本实施方式中，活性层170由Si构成。
压电装置100还包含第1外部电极层181和第2外部电极层182。第1外部电极层181层叠于上部电极层140的局部的上侧。第2外部电极层182层叠于压电体层130的局部和蚀刻停止层155各自的上侧。即，第2外部电极层182在孔部133内隔着蚀刻停止层155而层叠于下部电极层150的上侧。此外，也可以是，作为下部电极层150而层叠有双层布线。第1外部电极层181和第2外部电极层182分别不包含于压电驱动部120。
这样，压电驱动部120包含压电体层130、上部电极层140、下部电极层150、中间层160以及活性层170。
如图2所示，在压电驱动部120中，上部电极层140配置于压电体层130的上侧。在压电驱动部120中，下部电极层150以夹着压电体层130而与上部电极层140的至少局部相对的方式配置。
根据上述的结构，通过在上部电极层140与下部电极层150之间施加电压，压电驱动部120与压电体层130的伸缩相应地上下弯曲振动。
如图1和图2所示，在压电驱动部120中，设有沿着上下方向贯通的贯通槽121。在压电驱动部120中，通过设有贯通槽121而形成一对内侧面122。
如图2所示，一对内侧面122分别包含贯通槽121的宽度从压电体层130的上端面131朝向下方逐渐变窄的第1窄幅部123。在本实施方式中，压电体层130处的一对内侧面122的局部由第1窄幅部123构成。在压电体层130处的一对内侧面122的各内侧面122中，位于第1窄幅部123的下侧的面以沿着上下方向的方式形成。此外，第1窄幅部123也可以构成压电体层130处的一对内侧面122各自的整面。
在本实施方式中，压电体层130具有与压电体层130的上端面131连续且构成第1窄幅部123的至少局部的第1角部134。第1角部134朝向斜上方呈凸状弯曲。在本实施方式中，第1窄幅部123的全部由第1角部134构成。
此外，也可以是，第1窄幅部123的局部由第1角部134构成。在该情况下，也可以是，第1窄幅部123中的比第1角部134靠下侧的部分是倾斜面。
另外，在孔部133的内侧面中也是，也可以是，与压电体层130的上端面131连续且构成孔部133的内侧面的局部的角部朝向斜上方呈凸状弯曲。
在压电驱动部120中，上部电极层140配置于压电体层130的上端面131上。在本实施方式中，压电体层130的上端面131不作为一对内侧面122而暴露。
在压电驱动部120中，下部电极层150构成一对内侧面122的局部。下部电极层150处的一对内侧面122以沿着上下方向的方式形成，并且，以与压电体层130处的一对内侧面122在上下方向上连续的方式连接。
在压电驱动部120中，中间层160构成一对内侧面122的局部。中间层160处的一对内侧面122以沿着上下方向的方式形成，并且，以与下部电极层150处的一对内侧面122在上下方向上连续的方式连接。
此外，下部电极层150也可以不构成一对内侧面122的局部。在该情况下，压电体层130处的一对内侧面122与中间层160处的一对内侧面122以在上下方向上连续的方式连接。
如图2所示，一对内侧面122分别还包含贯通槽121的宽度从活性层170的上端面朝向下方逐渐变窄的第2窄幅部124。在本实施方式中，活性层170处的一对内侧面122的局部由第2窄幅部124构成。在活性层170处的一对内侧面122的各内侧面122中，位于第2窄幅部124的下侧的面以沿着上下方向的方式形成。此外，第2窄幅部124也可以构成活性层170处的一对内侧面122的整面。
在本实施方式中，活性层170具有与活性层170的上端面171连续且构成第2窄幅部124的至少局部的第2角部172。第2角部172朝向斜上方呈凸状弯曲。在本实施方式中，第2窄幅部124的全部由第2角部172构成。
此外，也可以是，第2窄幅部124的局部由第2角部172构成。在该情况下，也可以是，第2窄幅部124中的比第2角部172靠下侧的部分是倾斜面。
第1角部134的曲率半径与第2角部172的曲率半径彼此不同。在本实施方式中，第1角部134的曲率半径比第2角部172的曲率半径大。此外，也可以是，第1角部134的曲率半径比第2角部172的曲率半径小。
在压电驱动部120中，中间层160配置于活性层170的上端面171上。在本实施方式中，活性层170的上端面171不作为一对内侧面122而暴露。换言之，在本实施方式中，活性层170的上端面171不构成一对内侧面122。
贯通槽121的开口部113侧的端部位于活性层170的下表面。贯通槽121的宽度以在开口部113侧的端部处成为最窄的方式形成。这样，在本实施方式中，贯通槽121的宽度随着从贯通槽121的上端朝向下端而呈阶梯状变窄。
以下，说明本发明的实施方式1的压电装置的制造方法。
图3是表示在本发明的实施方式1的压电装置的制造方法中在压电体层的下表面设有蚀刻停止层的状态的剖视图。如图3所示，利用剥离法、镀敷法或蚀刻法等，在压电体层130的下表面设置蚀刻停止层155。
图4是表示在本发明的实施方式1的压电装置的制造方法中在蚀刻停止层和压电体层各自的下表面设有下部电极层的状态的剖视图。如图4所示，利用剥离法、镀敷法或蚀刻法等，在蚀刻停止层155的下表面整面和压电体层的下表面的局部设置下部电极层150。
图5是表示在本发明的实施方式1的压电装置的制造方法中在下部电极层和压电体层各自的下表面设有中间层的状态的剖视图。如图5所示，利用CVD(Chemical VaporDeposition)法或PVD(Physical Vapor Deposition)法等，在下部电极层150和压电体层130各自的下表面设置中间层160。
图6是表示在本发明的实施方式1的压电装置的制造方法中使中间层的下表面平坦的状态的剖视图。如图6所示，利用化学机械研磨(CMP：Chemical MechanicalPolishing)等使中间层160的下表面平坦。
图7是表示在本发明的实施方式1的压电装置的制造方法中使层叠体接合于图6所示的多个层的状态的剖视图。图8是表示在本发明的实施方式1的压电装置的制造方法中使层叠体接合于中间层的下表面的状态的剖视图。
如图7和图8所示，使层叠体10接合于中间层160的下表面。层叠体10由未形成开口部113的基部110和接合于基部110的上表面的活性层170构成。在本实施方式中，层叠体10是SOI(Silicon on Insulator)基板。
图9是表示在本发明的实施方式1的压电装置的制造方法中削去压电体层的上表面的状态的剖视图。如图9所示，利用CMP等削去压电体层130的上表面，使压电体层130成为期望的厚度。在该情况下，压电体层130的厚度被调整为能够得到由电压的施加产生的压电体层130的期望的伸缩量。
图10是表示在本发明的实施方式1的压电装置的制造方法中在压电体层的上端面设有上部电极层的状态的剖视图。如图10所示，利用剥离法、镀敷法或蚀刻法等，在压电体层130的上端面131的局部设置上部电极层140。
图11是表示在本发明的实施方式1的压电装置的制造方法中在压电体层设有孔部的状态的剖视图。如图11所示，通过蚀刻压电体层130的局部而形成孔部133。
图12是表示在本发明的实施方式1的压电装置的制造方法中分别设有第1外部电极层和第2外部电极层的状态的剖视图。如图12所示，利用剥离法、镀敷法或蚀刻法等，分别设置第1外部电极层181和第2外部电极层182。
图13是表示在本发明的实施方式1的压电装置的制造方法中为了形成贯通槽而在压电体层设有凹部的状态的剖视图。如图13所示，通过蚀刻压电体层130的局部，在压电体层130设置凹部121a。凹部121a相当于本实施方式的压电装置100的贯通槽121的一部分。
当在压电体层130设置凹部121a之后，去除为了上述蚀刻而在压电体层130和其他构件涂布的光致抗蚀剂。
此外，在本实施方式中，为了形成贯通槽121而仅在压电体层130设有凹部121a，但凹部121a的底面也可以位于下部电极层150，也可以位于中间层160中的比中间层160的下端面靠上侧的部分。
图14是表示在本发明的实施方式1的压电装置的制造方法中当在压电体层设有凹部的状态下在压电体层的上端面涂布光致抗蚀剂的状态的上述凹部附近的放大剖视图。如图14所示，在本实施方式的压电装置100的制造方法中，在压电体层130的上端面131上的至少与凹部121a相邻的部分设置光致抗蚀剂1。在凹部121a不设置光致抗蚀剂1。
如图14所示，光致抗蚀剂1具有以在凹部121a的上方与凹部121a连续的方式配置的贯通槽。光致抗蚀剂1的贯通槽具有贯通槽的宽度朝向下方逐渐变窄的部分。换言之，在压电体层130的上端面131的面方向上，光致抗蚀剂1的厚度随着靠近凹部121a而变薄。
在本实施方式中，在光致抗蚀剂1中，通过设有贯通槽而形成一对内侧面，光致抗蚀剂1的一对内侧面分别具有朝向斜上方呈凸状弯曲的部分。
接着，在设有光致抗蚀剂1的状态下进行干法蚀刻，从而进一步加深凹部121a的深度。在该干法蚀刻中，同时使光致抗蚀剂1的外表面熔融。由此，通过随着靠近凹部121a而厚度变薄的光致抗蚀剂1熔融，压电体层130的上端面131中的与凹部121a相邻的部分开始暴露。并且，压电体层130的上端面131从凹部121a的附近逐渐向外部暴露。由此，压电体层130处的凹部121a的上端角部被倒角，形成第1角部134。
图15是表示在本发明的实施方式1的压电装置的制造方法中将凹部下挖至活性层的上端面的状态的图。通过在设有光致抗蚀剂1的状态下进行干法蚀刻，如图15所示，形成第1角部134，同时凹部121a被下挖至凹部121a到达活性层170的上端面171。
如图14和图15所示，凹部121a的上端角部如上述那样被倒角，因此第1角部134具有与在光致抗蚀剂1中与凹部121a相邻的部分的外形相仿的外形。
图16是表示在本发明的实施方式1的压电装置的制造方法中为了形成贯通槽而在活性层设有凹部的状态的剖视图。如图16所示，在活性层170的成为凹部121a的底面的上端面171上，通过蚀刻活性层170的局部而在活性层170设置凹部121b。凹部121b相当于本发明的实施方式1的压电装置100的贯通槽121的一部分。
当在活性层170设置凹部121b之后，去除为了上述蚀刻而在活性层170和其他构件涂布的抗蚀剂。
此外，在本实施方式中，为了形成贯通槽121而仅在活性层170设有凹部121b，但凹部121b的底面也可以位于上侧基部110b或下侧基部110a。
图17是表示在本发明的实施方式1的压电装置的制造方法中当在活性层设有凹部的状态下在活性层的上端面涂布光致抗蚀剂的状态的上述凹部附近的放大剖视图。如图17所示，在本实施方式的压电装置100的制造方法中，在活性层170的上端面171上的至少与凹部121b相邻的部分设置光致抗蚀剂2。在凹部121b不设置光致抗蚀剂2。
如图17所示，光致抗蚀剂2具有以在凹部121b的上方与凹部121b连续的方式配置的贯通槽。光致抗蚀剂2的贯通槽具有贯通槽的宽度从与活性层170侧相反的一侧朝向下方逐渐变窄的部分。换言之，在活性层170的上端面131的面方向上，光致抗蚀剂2的厚度随着靠近凹部121b而变薄。
在本实施方式中，在光致抗蚀剂2中，通过设有贯通槽而形成一对内侧面，光致抗蚀剂2的一对内侧面分别具有朝向斜上方呈凸状弯曲的部分。
接着，在设有光致抗蚀剂2的状态下进行干法蚀刻，从而进一步加深凹部121b的深度。在该干法蚀刻中，同时使光致抗蚀剂2的外表面熔融。由此，通过随着靠近凹部121b而变薄的光致抗蚀剂2熔融，活性层170的上端面171中的与凹部121b相邻的部分开始暴露。并且，活性层170的上端面171从凹部121b的附近逐渐向外部暴露。由此，活性层170处的凹部121b的上端角部被倒角，形成第2角部172。
图18是表示在本发明的实施方式1的压电装置的制造方法中将凹部下挖至下侧基部的状态的图。通过在设有光致抗蚀剂2的状态下进行干法蚀刻，如图18所示，形成第2角部172，同时凹部121b被下挖至凹部121b的底面到达下侧基部110a的内部。
如图17和图18所示，凹部121b的上端角部如上述那样被倒角，因此第2角部172具有与在光致抗蚀剂2中与凹部121b相邻的部分的上表面的外形相仿的外形。
最后，从基部110的下侧主面112侧对基部110，利用深反应离子蚀刻(Deep RIE：Deep Reactive Ion Etching)等，在基部110形成开口部113。由此，在本实施方式的压电装置100中，形成压电驱动部120。此外，第1外部电极层181和第2外部电极层182分别也可以在即将形成压电驱动部120之前设置。
利用上述的工序，制造如图2所示那样的本发明的实施方式1的压电装置100。
如上述那样，在本发明的实施方式1的压电装置100中，在压电驱动部120中，通过设有沿着上下方向贯通的贯通槽121而形成一对内侧面122。一对内侧面122分别包含贯通槽121的宽度从压电体层130的上端面131朝向下方逐渐变窄的第1窄幅部123。
由此，能够减小在压电驱动部120中面向贯通槽121的部分的变形，抑制压电装置100的电特性的降低。
在本实施方式的压电装置100中，压电驱动部120间接支承于基部110，位于比基部110靠上侧的位置且不与基部110重叠。
由此，能够以薄膜构造构成压电驱动部120。进而，能够使压电装置100薄膜化。
在本实施方式的压电装置100中，压电体层130具有与压电体层130的上端面131连续且构成第1窄幅部123的至少局部的第1角部134。第1角部134朝向斜上方呈凸状弯曲。
由此，能够减小在压电驱动部120中面向贯通槽121的部分中的变形量较大的压电体层130处的变形，抑制压电装置100的电特性的降低。
在本实施方式的压电装置100中，一对内侧面122分别还包含贯通槽121的宽度从活性层170的上端面171朝向下方逐渐变窄的第2窄幅部。
由此，在压电驱动部120中面向贯通槽121的部分中，即使在压电体层130的下方也能够减小变形，能够抑制压电装置100的电特性的降低。
在本实施方式的压电装置100中，活性层170具有与活性层170的上端面171连续且构成第2窄幅部124的至少局部的第2角部172。第2角部172朝向斜上方呈凸状弯曲。第1角部134的曲率半径与第2角部172的曲率半径彼此不同。
由此，能够为了在压电体层130和活性层170各自中缓和变形而设定各角部的最适当的曲率半径。
在本实施方式的压电装置100中，压电体层130由单晶压电体构成。单晶压电体的极化轴的轴向相对于压电驱动部120的层叠方向倾斜。
由此，能够减小压电驱动部120的上下方向和平面方向各自的热膨胀系数差，因此能够抑制压电装置100的电特性的降低。
在本实施方式的压电装置100中，单晶压电体的极化轴的轴向不与压电驱动部120的层叠方向正交。
由此，能够抑制压电装置100的电特性的降低，并且能够抑制由电压施加产生的压电驱动部120的变形量的降低而提高压电装置100的压电特性。
在本实施方式的压电装置100中，压电体层130的热膨胀系数在压电驱动部120的层叠方向和平面方向上彼此不同。
由此，能够采用各种材料作为压电体层130。此外，在本实施方式中，一对内侧面122包含第1窄幅部123。因此，即使压电体层130的热膨胀系数在上述两个方向上彼此不同，也能够减小在压电驱动部120中面向贯通槽121的部分的变形，抑制压电装置100的电特性的降低。
(实施方式2)
以下，说明实施方式2的压电装置。在本发明的实施方式2的压电装置中，贯通槽和一对内侧面的结构与实施方式1的压电装置100不同。由此，对于与本发明的实施方式1同样的结构不重复说明。
图19是本发明的实施方式2的压电装置的剖视图。图19所示的压电装置的剖视图以与图2所示的压电装置100的剖视图相同的剖视视角进行图示。
如图19所示，压电体层130具有与压电体层130的上端面131连续且构成第1窄幅部223的至少局部的第1倾斜部234。在本实施方式中，第1窄幅部223构成压电体层130处的一对内侧面222各自的整面。另外，在本实施方式中，第1窄幅部223的全部由第1倾斜部234构成。
此外，也可以是，第1窄幅部223中的局部由第1倾斜部234构成。在该情况下，也可以是，第1窄幅部223中的比第1倾斜部234靠下侧的部分朝向斜上方呈凸状弯曲。
如图19所示，活性层170具有与活性层170的上端面171连续且构成第2窄幅部224的至少局部的第2倾斜部272。在本实施方式中，第2窄幅部224构成活性层170处的一对内侧面222各自的整面。另外，在本实施方式中，第2窄幅部224的全部由第2倾斜部272构成。
此外，也可以是，第2窄幅部224中的局部由第2倾斜部272构成。在该情况下，也可以是，第2窄幅部224中的比第2倾斜部272靠下侧的部分朝向斜上方呈凸状弯曲。
以下，说明本发明的实施方式2的压电装置的制造方法。
图20是表示在本发明的实施方式2的压电装置的制造方法中当在压电体层设有凹部的状态下在压电体层的上端面涂布光致抗蚀剂的状态的上述凹部附近的放大剖视图。首先，与本发明的实施方式1的压电装置100的制造方法同样，通过蚀刻压电体层130的局部，在压电体层130设置凹部221a。在设置凹部221a之后，去除为了上述蚀刻而在压电体层130和其他构件涂布的光致抗蚀剂。接着，如图20所示，在压电体层130的上端面131上的至少与凹部221a相邻的部分设置光致抗蚀剂3。在凹部221a不设置光致抗蚀剂3。
如图20所示，光致抗蚀剂3具有以在凹部221a的上方与凹部221a连续的方式配置的贯通槽。光致抗蚀剂3的贯通槽具有贯通槽的宽度朝向下方逐渐变窄的部分。换言之，在压电体层130的上端面131的面方向上，光致抗蚀剂3的厚度随着靠近凹部221a而变薄。
在本实施方式中，在光致抗蚀剂3中，通过设有贯通槽而形成一对内侧面。光致抗蚀剂3的一对内侧面分别通过以远离贯通槽的中心轴线的方式朝向斜上方延伸而形成为平面状。
接着，在设有光致抗蚀剂3的状态下进行干法蚀刻，从而进一步加深凹部221a的深度。在该干法蚀刻中，同时使光致抗蚀剂3的外表面熔融。与本发明的实施方式1的光致抗蚀剂1同样，通过光致抗蚀剂3熔融，凹部221a的上端角部被倒角，形成第1倾斜部234。
图21是表示在本发明的实施方式2的压电装置的制造方法中将凹部下挖至活性层的上端面的状态的图。通过在设有光致抗蚀剂3的状态下进行干法蚀刻，如图21所示，形成第1倾斜部234，同时凹部221a被下挖至凹部221a到达活性层170的上端面171。
如图20和图21所示，凹部221a的上端角部如上述那样被倒角，因此第1倾斜部234具有与在光致抗蚀剂3中与凹部221a相邻的部分的外形相仿的外形。
图22是表示在本发明的实施方式2的压电装置的制造方法中为了形成贯通槽而在活性层设有凹部的状态的剖视图。如图22所示，在活性层170的成为凹部221a的底面的上端面171上，通过蚀刻活性层170的局部而在活性层170设置凹部221b。凹部221b相当于本发明的实施方式2的压电装置100的贯通槽221的一部分。
当在活性层170设置凹部221b之后，去除为了上述蚀刻而在活性层170和其他构件涂布的抗蚀剂。
图23是表示在本发明的实施方式2的压电装置的制造方法中当在活性层设有凹部的状态下在活性层的上端面涂布光致抗蚀剂的状态的上述凹部附近的放大剖视图。如图23所示，在本实施方式的压电装置200的制造方法中，在活性层170的上端面171上的至少与凹部221b相邻的部分设置光致抗蚀剂4。在凹部221b不设置光致抗蚀剂4。
如图23所示，光致抗蚀剂4具有以在凹部221b的上方与凹部221b连续的方式配置的贯通槽。光致抗蚀剂4的贯通槽具有贯通槽的宽度朝向下方逐渐变窄的部分。换言之，在活性层170的上端面171的面方向上，光致抗蚀剂4的厚度随着靠近凹部221b而变薄。
在本实施方式中，在光致抗蚀剂4中，通过设有贯通槽而形成一对内侧面。光致抗蚀剂4的一对内侧面分别通过在远离贯通槽的中心的方向上朝向斜上方延伸而形成为平面状。
接着，在设有光致抗蚀剂4的状态下进行干法蚀刻，从而进一步加深凹部221b的深度。在该干法蚀刻中，同时使光致抗蚀剂4的外表面熔融。与本发明的实施方式1的光致抗蚀剂2同样，通过光致抗蚀剂4熔融，凹部221b的上端角部被倒角，形成第2倾斜部272。
图24是表示在本发明的实施方式2的压电装置的制造方法中将凹部下挖至下侧基部的状态的图。通过在设有光致抗蚀剂4的状态下进行干法蚀刻，如图24所示，形成第2倾斜部272，同时凹部221b被下挖至凹部221b的底面到达下侧基部110a的内部。
如图23和图24所示，凹部221b的上端角部如上述那样被倒角，因此第2倾斜部272具有与在光致抗蚀剂4中与凹部221b相邻的部分的外形相仿的外形。
最后，从基部110的下侧主面112侧对基部110，利用深反应离子蚀刻等，在基部110形成开口部113。由此，在本实施方式的压电装置200中，形成压电驱动部120。
利用上述的工序，制造如图19所示那样的本发明的实施方式2的压电装置200。
如上述那样，在本发明的实施方式2的压电装置200中，压电体层130具有与压电体层130的上端面131连续且构成第1窄幅部223的至少局部的第1倾斜部234。
由此，能够减小在压电驱动部120中面向贯通槽121的部分中的变形量较大的压电体层130的变形，抑制压电装置100的电特性的降低。
(实施方式3)
以下，说明本发明的实施方式3的压电装置。在本发明的实施方式3的压电装置中，主要是压电驱动部和基部各自的结构与实施方式1的压电装置100不同。由此，对于与本发明的实施方式1的压电装置100同样的结构不重复说明。
图25是本发明的实施方式3的压电装置的剖视图。图25所示的压电装置300的剖视图以与图2所示的压电装置100的剖视图相同的剖视视角进行图示。
如图25所示，在本发明的实施方式3的压电装置300中，基部310由一个层构成。构成基部310的材料没有特别限定。在本实施方式中，基部310由Si构成。
如图25所示，在本发明的实施方式3中，中间层360以覆盖开口部113的上方的方式层叠于基部310的上侧主面311上。因此，在本实施方式中，中间层360的下表面暴露于开口部113。这样，在本实施方式中，构成压电驱动部120的上述多个层不包含活性层。
以下，说明本发明的实施方式3的压电装置的制造方法。
图26是表示在本发明的实施方式3的压电装置的制造方法中在下部电极层和压电体层各自的下表面设有中间层的状态的剖视图。首先，与本发明的实施方式1的压电装置100的制造方法同样，在压电体层130的下侧设置蚀刻停止层155、下部电极层150。接着，如图26所示，利用CVD法或PVD法等，在下部电极层150和压电体层130各自的下表面设置中间层360。
图27是表示在本发明的实施方式3的压电装置的制造方法中使中间层的下表面平坦的状态的剖视图。如图27所示，利用化学机械研磨等使中间层360的下表面平坦。
图28是表示在本发明的实施方式3的压电装置的制造方法中要使基部接合于中间层的下表面的状态的剖视图。图29是表示在本发明的实施方式3的压电装置的制造方法中使基部接合于中间层的下表面后的状态的剖视图。
如图28和图29所示，使基部110接合于中间层360的下表面。此时，在基部110未形成开口部113。
图30是表示在本发明的实施方式3的压电装置的制造方法中削去压电体层的上表面的状态的剖视图。如图30所示，利用CMP等削去压电体层130的上表面，使压电体层130成为期望的厚度。
图31是表示在本发明的实施方式3的压电装置的制造方法中在压电体层的上端面设有上部电极层的状态的剖视图。如图31所示，利用剥离法、镀敷法或蚀刻法等，在压电体层130的上表面的局部设置上部电极层140。
图32是表示在本发明的实施方式3的压电装置的制造方法中在压电体层设有孔部的状态的剖视图。如图32所示，通过蚀刻压电体层130的局部而形成孔部133。
图33是表示在本发明的实施方式3的压电装置的制造方法中分别设有第1外部电极层和第2外部电极层的状态的剖视图。如图33所示，利用剥离法、镀敷法或蚀刻法等，分别设有第1外部电极层181和第2外部电极层182。
图34是表示在本发明的实施方式3的压电装置的制造方法中为了形成贯通槽而在压电体层设有凹部的状态的剖视图。如图34所示，通过蚀刻压电体层130的局部而在压电体层130设置凹部321a。凹部321a相当于本实施方式的压电装置300的贯通槽321的一部分。
当在压电体层130设置凹部321a之后，去除为了上述蚀刻而在压电体层130和其他构件涂布的光致抗蚀剂。
此外，在本实施方式中，为了形成贯通槽321而分别贯通压电体层130和下部电极层150，并且，以底面到达中间层360的方式设有凹部121a，但凹部121a也可以仅设于压电体层130。
图35是表示在本发明的实施方式3的压电装置的制造方法中当在压电体层设有凹部的状态下在压电体层的上端面涂布光致抗蚀剂的状态的上述凹部附近的放大剖视图。如图35所示，在本实施方式的压电装置300的制造方法中，在压电体层130的上端面131上的至少与凹部321a相邻的部分设置光致抗蚀剂5。在凹部321a不设置光致抗蚀剂5。
如图35所示，光致抗蚀剂5具有以在凹部321a的上方与凹部321a连续的方式配置的贯通槽。光致抗蚀剂5的贯通槽具有贯通槽的宽度朝向下方逐渐变窄的部分。换言之，在压电体层130的上端面131的面方向上，光致抗蚀剂5的厚度随着靠近凹部121a而变薄。
在本实施方式中，在光致抗蚀剂5中，通过设有贯通槽而形成一对内侧面，光致抗蚀剂5的一对内侧面分别具有朝向斜上方呈凸状弯曲的部分。
接着，在设有光致抗蚀剂5的状态下进行干法蚀刻，从而进一步加深凹部321a的深度。在该干法蚀刻中，同时使光致抗蚀剂5的外表面熔融。与本发明的实施方式1的光致抗蚀剂1同样，通过光致抗蚀剂5熔融，压电体层130处的凹部321a的上端角部被倒角，形成第1角部134。
图36是表示在本发明的实施方式3的压电装置的制造方法中将凹部下挖至基部的状态的图。通过在设有光致抗蚀剂5的状态下进行干法蚀刻，如图36所示，形成第1角部134，同时凹部321a被下挖至凹部321a的底面到达基部310的内部。
如图35和图36所示，凹部321a的上端角部如上述那样被倒角，因此第1角部134具有与在光致抗蚀剂5中与凹部321a相邻的部分的上表面的外形相仿的外形。
最后，从基部310的下侧主面312侧对基部310，利用深反应离子蚀刻等，在基部310形成开口部113。由此，在本实施方式的压电装置300中，形成压电驱动部120。此外，第1外部电极层181和第2外部电极层182分别也可以在即将形成压电驱动部120之前设置。
利用上述的工序，制造如图25所示那样的本发明的实施方式3的压电装置300。
这样，在本发明的实施方式3的压电装置300中也是，一对内侧面122分别包含贯通槽321的宽度从压电体层130的上端面131朝向下方逐渐变窄的第1窄幅部123。由此，在本发明的实施方式3的压电装置中，能够减小在压电驱动部120中面向贯通槽321的部分的变形，抑制压电装置300的电特性的降低。
在上述的实施方式中，也可以适当组合能够相互组合的结构。
应该认为本次公开的实施方式在所有的方面为例示而并非限制。本发明的范围由权利要求书表示而不由上述的说明表示，意图包含在与权利要求书均等的含义和范围内的所有的变更。
附图标记说明
1、2、3、4、5、光致抗蚀剂；10、层叠体；100、200、300、压电装置；110、310、基部；110a、下侧基部；110b、上侧基部；111、311、上侧主面；112、312、下侧主面；113、开口部；120、压电驱动部；121、221、321、贯通槽；121a、121b、221a、221b、321a、凹部；122、222、内侧面；123、223、第1窄幅部；124、224、第2窄幅部；130、压电体层；131、171、上端面；132、下端面；133、孔部；134、第1角部；140、上部电极层；150、下部电极层；155、蚀刻停止层；160、360、中间层；170、活性层；172、第2角部；181、第1外部电极层；182、第2外部电极层；234、第1倾斜部；272、第2倾斜部。

Claims (9)

1.一种压电装置，其中，
该压电装置包括：
基部；以及
压电驱动部，其由多个层构成，直接或间接支承于所述基部，
所述压电驱动部包含：压电体层；上部电极层，其配置于该压电体层的上侧；以及下部电极层，其以夹着所述压电体层而与所述上部电极层的至少局部相对的方式配置，
在所述压电驱动部中，通过设有沿着上下方向贯通的贯通槽而形成一对内侧面，
所述一对内侧面分别包含所述贯通槽的宽度从所述压电体层的上端面朝向下方逐渐变窄的第1窄幅部。
2.根据权利要求1所述的压电装置，其中，
所述压电驱动部间接支承于所述基部，位于比所述基部靠上侧的位置且不与所述基部重叠。
3.根据权利要求1或2所述的压电装置，其中，
所述压电体层具有与所述压电体层的上端面连续且构成所述第1窄幅部的至少局部的第1角部，
所述第1角部朝向斜上方呈凸状弯曲。
4.根据权利要求1或2所述的压电装置，其中，
所述压电体层具有与所述压电体层的上端面连续且构成所述第1窄幅部的至少局部的第1倾斜部。
5.根据权利要求1～4中任一项所述的压电装置，其中，
所述压电驱动部还包含配置于所述下部电极层和所述压电体层各自的下方的活性层，
所述一对内侧面分别还包含所述贯通槽的所述宽度从所述活性层的上端面朝向下方逐渐变窄的第2窄幅部。
6.根据权利要求3所述的压电装置，其中，
所述压电驱动部还包含配置于所述下部电极层和所述压电体层各自的下方的活性层，
所述一对内侧面分别还包含所述贯通槽的所述宽度从所述活性层的上端面朝向下方逐渐变窄的第2窄幅部，
所述活性层具有与所述活性层的上端面连续且构成所述第2窄幅部的至少局部的第2角部，
所述第2角部朝向斜上方呈凸状弯曲，
所述第1角部的曲率半径与所述第2角部的曲率半径彼此不同。
7.根据权利要求1～6中任一项所述的压电装置，其中，
所述压电体层由单晶压电体构成，
所述单晶压电体的极化轴的轴向相对于所述压电驱动部的层叠方向倾斜。
8.根据权利要求7所述的压电装置，其中，
所述单晶压电体的极化轴的轴向不与所述压电驱动部的层叠方向正交。
9.根据权利要求1～8中任一项所述的压电装置，其中，
所述压电体层的热膨胀系数在所述压电驱动部的层叠方向和平面方向上彼此不同。
CN201980091764.7A 2019-02-12 2019-09-26 压电装置 Pending CN113412579A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019022827 2019-02-12
JP2019-022827 2019-02-12
PCT/JP2019/037841 WO2020166120A1 (ja) 2019-02-12 2019-09-26 圧電デバイス

Publications (1)

Publication Number Publication Date
CN113412579A true CN113412579A (zh) 2021-09-17

Family

ID=72044618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980091764.7A Pending CN113412579A (zh) 2019-02-12 2019-09-26 压电装置

Country Status (5)

Country Link
US (1) US20210343929A1 (zh)
JP (1) JP7251560B2 (zh)
CN (1) CN113412579A (zh)
DE (1) DE112019006862T5 (zh)
WO (1) WO2020166120A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7456788B2 (ja) 2020-01-28 2024-03-27 太陽誘電株式会社 圧電デバイスおよびその製造方法
WO2023054694A1 (ja) * 2021-09-30 2023-04-06 株式会社村田製作所 弾性波装置及び弾性波装置の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006306073A (ja) * 2005-03-30 2006-11-09 Brother Ind Ltd 液体移送装置、及び、液体移送装置の製造方法
US20070188270A1 (en) * 2006-02-14 2007-08-16 Kabushiki Kaisha Toshiba Film bulk acoustic resonator and film bulk acoustic resonator filter
JP2008022305A (ja) * 2006-07-13 2008-01-31 Ube Ind Ltd 薄膜圧電共振器およびその製造方法
US20100088868A1 (en) * 2007-12-25 2010-04-15 Murata Manufacturing Co., Ltd. Method for manufacturing composite piezoelectric substrate
CN102194991A (zh) * 2010-03-11 2011-09-21 精工爱普生株式会社 压电元件、压电传感器、电子设备及压电元件的制造方法
CN102208905A (zh) * 2010-03-31 2011-10-05 日本电波工业株式会社 音叉型压电振动片及压电装置
CN103503481A (zh) * 2011-08-30 2014-01-08 欧姆龙株式会社 声音传感器及其制造方法
JP2015087284A (ja) * 2013-10-31 2015-05-07 セイコーエプソン株式会社 振動素子の製造方法、振動素子および電子機器
US20180204997A1 (en) * 2017-01-17 2018-07-19 Seiko Epson Corporation Piezoelectric element, piezoelectric actuator, ultrasonic probe, ultrasonic apparatus, electronic apparatus, liquid ejection head, and liquid ejection device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2932333B1 (fr) 2008-06-04 2010-08-13 Centre Nat Rech Scient Resonateur hbar a stabilite en temperature elevee

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006306073A (ja) * 2005-03-30 2006-11-09 Brother Ind Ltd 液体移送装置、及び、液体移送装置の製造方法
US20070188270A1 (en) * 2006-02-14 2007-08-16 Kabushiki Kaisha Toshiba Film bulk acoustic resonator and film bulk acoustic resonator filter
JP2008022305A (ja) * 2006-07-13 2008-01-31 Ube Ind Ltd 薄膜圧電共振器およびその製造方法
US20100088868A1 (en) * 2007-12-25 2010-04-15 Murata Manufacturing Co., Ltd. Method for manufacturing composite piezoelectric substrate
CN102194991A (zh) * 2010-03-11 2011-09-21 精工爱普生株式会社 压电元件、压电传感器、电子设备及压电元件的制造方法
CN102208905A (zh) * 2010-03-31 2011-10-05 日本电波工业株式会社 音叉型压电振动片及压电装置
CN103503481A (zh) * 2011-08-30 2014-01-08 欧姆龙株式会社 声音传感器及其制造方法
JP2015087284A (ja) * 2013-10-31 2015-05-07 セイコーエプソン株式会社 振動素子の製造方法、振動素子および電子機器
US20180204997A1 (en) * 2017-01-17 2018-07-19 Seiko Epson Corporation Piezoelectric element, piezoelectric actuator, ultrasonic probe, ultrasonic apparatus, electronic apparatus, liquid ejection head, and liquid ejection device

Also Published As

Publication number Publication date
DE112019006862T5 (de) 2021-11-04
WO2020166120A1 (ja) 2020-08-20
JP7251560B2 (ja) 2023-04-04
US20210343929A1 (en) 2021-11-04
JPWO2020166120A1 (ja) 2021-11-04

Similar Documents

Publication Publication Date Title
US11495728B2 (en) Piezoelectric device and method of manufacturing piezoelectric device
US11844281B2 (en) Piezoelectric device
US11806750B2 (en) MEMS device
CN113412579A (zh) 压电装置
JP7031759B2 (ja) 圧電トランスデューサ
WO2021053892A1 (ja) 圧電デバイスおよびその製造方法
US20230106579A1 (en) Piezoelectric device
US20230115834A1 (en) Piezoelectric device
WO2021166837A1 (ja) 圧電デバイス
CN111095585B (zh) 压电器件以及压电器件的制造方法
WO2021172259A1 (ja) 圧電デバイス
CN115485869A (zh) 压电装置
WO2021256265A1 (ja) 圧電デバイス
WO2021256264A1 (ja) 圧電デバイス
WO2020059199A1 (ja) 圧電デバイス
US20220271728A1 (en) Piezoelectric element
JP7188608B2 (ja) 圧電素子
CN114402448A (zh) 压电元件及其制造方法
JP2001077436A (ja) 積層型圧電アクチュエータ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination