CN113411274B

CN113411274B - 一种编码以及解码方法、装置、设备及介质

Info

Publication number: CN113411274B
Application number: CN202110529226.0A
Authority: CN
Inventors: 盖伟新; 盛凯; 石琳琦
Original assignee: Peking University Information Technology Institute (tianjin Binhai)
Current assignee: Peking University Information Technology Institute (tianjin Binhai)
Priority date: 2021-05-14
Filing date: 2021-05-14
Publication date: 2022-10-04
Anticipated expiration: 2041-05-14
Also published as: CN113411274A

Abstract

本公开涉及一种编码以及解码方法、装置、设备及介质，编码方法包括：通过发送机判断当前的编码状态，根据当前的编码状态选择编码规则；选取2bit待编码数据，根据所述编码规则对所述待编码数据进行编码得到编码后的数据；根据当前的编码状态以及所述编码后的数据产生四个电平信号并将所述电平信号分别发送到不同的四个信道上。本公开在时域进行信道均衡，对于信号的高频分量和低频分量并不进行区分处理，因此不会恶化信号的信噪比；本公开的编码与解码过程为确定性过程，不依赖于前一时刻的数据，因此不存在反馈回路的时序限制，本方案能够达到的工作速度远高于判决反馈均衡器。

Description

一种编码以及解码方法、装置、设备及介质

技术领域

本公开涉及互联网技术领域，更为具体来说，本公开涉及一种编码以及解码方法、装置、设备及介质。

背景技术

随着数据传输速率的提升，高速串行数据通信面临的信道衰减迅速增长，信道衰减导致相邻信号之间存在码间干扰，为了对信道衰减进行均衡，消除码间干扰，现有技术包括采用连续时间线性均衡器和判决反馈均衡器对衰减进行补偿，存在以下缺点：

(1)连续时间线性均衡器本质上是模拟高通滤波器，通过抑制低频分量、增强高频分量来实现均衡作用。其滤波特性无法区分信号与噪声，而接收端的噪声多数为高频的串扰噪声，因此连续时间线性均衡器在放大高频信号分量的同时也会放大高频噪声，恶化信噪比；

(2)判决反馈均衡器是非线性均衡器，依据当前采样时刻的判决结果，确定当前信号对下一时刻信号的码间干扰的幅度与正负，并在下一采样时刻增加或减少相应的幅度，使其恢复到正确的电平。由于判决反馈均衡器当中存在反馈回路，该回路需要在两次采样间隔内完成，在较高的数据速率下，这一反馈路径的时序关系很难得到满足；

(3)判决反馈均衡器的反馈的电压仅对于采样点的信号来说是正确的补偿电压，在非采样点位置，信号幅度发生变化，判决反馈均衡器并不能提供正确的均衡，因此对信号的有效时间宽度没有恢复效果；

(4)上述两种均衡器在面对不断提高的数据速率和不断增大的信道衰减时，都需要更高的功耗来提高均衡效果，不利于高能效的数据传输；

(5)上述两种均衡器都是通过高通滤波器来抵消信道的低通特性，需要根据信道的特性来配置参数，在实际运行过程中往往需要自适应算法来调节均衡器的参数，这就存在算法难以给出最优系数的问题。

发明内容

为解决现有技术不能满足高能效数据传输以及难以给出最优系数的技术问题。

为实现上述技术目的，本公开提供了一种编码方法，包括：

通过发送机判断当前的编码状态，根据当前的编码状态选择编码规则；

选取2bit待编码数据，根据所述编码规则对所述待编码数据进行编码得到编码后的数据；

根据当前的编码状态以及所述编码后的数据产生四个电平信号并将所述电平信号分别发送到不同的四个信道上。

进一步，所述编码规则具体包括：

判断当前所处的编码状态，读取当前编码状态下的编码编号；

根据所述编码编号确定编码后的数据，其中所述编码后的数据为四个电平信号。

进一步，所述编码状态具体包括：第一编码状态和第二编码状态；

当编码状态处于第一编码状态，将所述编码编号分别记为第一编码编号、第二编码编号、第三编码编号以及第四编码编号；

所述第一编码编号对应的编码后的数据分别为：+3，-3，+3，-3；

所述第二编码编号对应的编码后的数据分别为：+1，-1，+1，-1；

所述第三编码编号对应的编码后的数据分别为：-1，+1，-1，+1；

所述第四编码编号对应的编码后的数据分别为：-3，+3，-3，+3；

当编码状态处于第二编码状态，将所述编码编号分别记为第五编码编号、第六编码编号、第七编码编号以及第八编码编号；

所述第五编码编号对应的编码后的数据分别为：+3，-3，-3，+3；

所述第六编码编号对应的编码后的数据分别为：+1，-1，-1，+1；

所述第七编码编号对应的编码后的数据分别为：-1，+1，+1，-1；

所述第八编码编号对应的编码后的数据分别为：-3，+3，+3，-3。

进一步，所述方法还包括：

进行当前的编码状态的状态切换。

为实现上述技术目的，本公开还能够提供一种解码方法，用于解码上述的编码方法编码后的数据，其特征在于，包括：

通过接收机接收待解码数据所有可能的编码信号组合，并对所述编码信号组合进行量化；

通过接收机判断当前所处的编码状态，根据当前的编码状态选择对应的解码规则；

根据当前的编码状态选择出的解码规则选择出两组信号组合方式，忽略另外两组信号组合方式；

根据选择出的两组信号组合方式以及对所述编码信号组合进行量化的量化结果以及所述解码规则确定待解码数据解码后的2bit数据。

进一步，对所述编码信号组合进行量化具体包括：

将所述编码信号组合量化成+6、+2、-2、-6四种电平电压信号。

进一步，所述解码规则具体包括：

当编码状态处于第一编码状态；

编码信号量化后的第一组合+6，-6对应第一编码编号的编码数据：+3，-3，+3，-3；

编码信号量化后的第二组合+2、-2对应第二编码编号的编码数据：+1，-1，+1，-1；

编码信号量化后的第三组合-2，+2对应第三编码编号的编码数据：-1，+1，-1，+1；

编码信号量化后的第四组合-6，+6对应第四编码编号的编码数据：-3，+3，-3，+3；

当编码状态处于第二编码状态；

编码信号量化后的第一组合+6，-6对应第五编码编号的编码数据：+3，-3，-3，+3；

编码信号量化后的第二组合+2、-2对应第六编码编号的编码数据：+1，-1，-1，+1；

编码信号量化后的第三组合-2，+2对应第七编码编号的编码数据：-1，+1，+1，-1；

编码信号量化后的第四组合-6，+6对应第八编码编号的编码数据：-3，+3，+3，-3。

进一步，

所述方法还包括：

对当前的编码状态的状态切换。

为实现上述技术目的，本公开还能够提供一种计算机存储介质，其上存储有计算机程序，计算机程序被处理器执行时用于实现上述的编码方法的步骤。

为实现上述技术目的，本公开还提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序实时现上述的编码方法的步骤。

为实现上述技术目的，本公开还能够提供一种计算机存储介质，其上存储有计算机程序，计算机程序被处理器执行时用于实现上述的解码方法的步骤。

为实现上述技术目的，本公开还提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序实时现上述的解码方法的步骤。

本公开的有益效果为：

1)本公开在时域进行信道均衡，对于信号的高频分量和低频分量并不进行区分处理，因此不会恶化信号的信噪比；

2)本公开的编码与解码过程为确定性过程，不依赖于前一时刻的数据，因此不存在反馈回路的时序限制，本方案能够达到的工作速度远高于判决反馈均衡器；

3)本公开对连续时间信号进行减法操作，在整个信号宽度内，相同的码间干扰全部被减掉，因此信号宽度也得到极大恢复；

4)本公开通过信号相减消除码间干扰，其均衡原理与信道衰减大小无关，对于任意衰减的信道，都能够对其总衰减进行一定比例的均衡，而功耗维持不变；

5)本公开通过编码是的固定位置上的码间干扰降为零，不需要自适应算法的调节就能达到最佳效果。

附图说明

图1示出了信道的传输函数及脉冲响应的示意图；

图2示出了本公开的实施例1的流程示意图；

图3示出了本公开的实施例1的波形示意图；

图4示出了本公开的实施例2的流程示意图；

图5示出了本公开的实施例4的结构示意图；

图6示出了本公开的实施例6的结构示意图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

随着数据传输速率不断提高，数据传输系统所需要的带宽也在不断增加，而信道的频率特性通常表现为衰减随频率线性增加，越是高频分量受到的衰减就越大，经过信道的信号向前后两个方向展宽，对其他的数据造成干扰，信道的传输函数及脉冲响应如图1所示。为了消除干扰、恢复出接收到的信号，需要均衡电路对信号进行均衡，目前最常采用的是连续时间线性均衡器和判决反馈均衡器。

连续时间线性均衡电路通过在电路中引入一个零点和两个极点形成高通滤波器，来补偿信道对高频信号的衰减。其电路结构如图2所示，它的传输函数为

其中，

直流增益

高频增益约为

则它的均衡强度约为

均衡器通过改变电阻R_S的阻值大小改变零点的位置，同时极点的位置近似不变，改变零极点的距离从而实现均衡强度的调整。然而，连续时间线性均衡器在实现均衡信号的同时也放大了高频噪声和耦合噪声，降低了信噪比，因此其均衡强度无法做到很高，此外还需要复杂的自适应算法来实现参数的调节。

判决反馈均衡电路通过数字滤波器来消除码间干扰。其中W_k(k＝1,2,3...)是各个抽头的加权系数，接收到的信号为d_i(n)，求和后的信号为d_o(n)，判决后的信号为D(n)，k表示第k个抽头，n表示第n时刻的信号。对于N个抽头的判决反馈均衡器，有

判决反馈均衡器首先将当前时刻的信号判决为数据，从而得知当前信号对后续信号造成的码间干扰的正负，而每一个抽头的加权系数就对应码间干扰的幅度，通过对在后续信号到来时减去/加上相应的幅度，就可以消除掉码间干扰。然而，判决反馈均衡器的均衡效果只有在采样点才是最佳，因此无法对信号宽度做出均衡，同时，其反馈机制也导致电路实现上受反馈路径时序的限制，无法达到很高的工作速度，此外，其参数也需要自适应算法进行调节。

实施例一：

如图2所示：

本公开提供了一种编码方法，包括：

S101：通过发送机判断当前的编码状态，根据当前的编码状态选择编码规则；

S102：选取2bit待编码数据，根据所述编码规则对所述待编码数据进行编码得到编码后的数据；

S103：根据当前的编码状态以及所述编码后的数据产生四个电平信号并将所述电平信号分别发送到不同的四个信道上。

进一步，所述编码规则具体包括：

表1编码对应表

表中，State表示编码状态，分为第一编码状态S₀和第二编码状态S₁；

Code表示编码编号，#0、#1……、#7分别对应第一编码编号至第八编码编号；

Wire表示编码后的数据，分别存储在四条信道中；

Data为待编码的2bit数据。

进一步，所述方法还包括：

进行当前的编码状态的状态切换。

本公开的实施例一的工作实例如下：

在k-1时刻，发送端待发送的2比特数据为10，状态为S0，对应Code#0，则根据编码关系，10被编码为+3、-3、+3、-3四个电压，分别由a、b、c、d四条信道传输，在接收端，S0状态下，接收电路通过选择器对a-d和b-c两组信道进行配对并进行信号相减，根据发送的四个电压，a-d＝+6，b-c＝-6，根据编解码对应关系，+6/-6对应Code#0，则接收端的解码器解码出数据10；

在k时刻，发送端待发送的2比特数据为10，状态转换为S1，对应Code#4，则根据编码关系，10被编码为+3、-3、-3、+3四个电压，分别由a、b、c、d四条信道传输，在接收端，S1状态下，接收电路通过选择器对a-c和b-d两组信道进行配对并进行信号相减，根据发送的四个电压，a-c＝+6，b-d＝-6，根据编解码对应关系，+6/-6对应Code#4，则接收端的解码器解码出数据10；

在k+1时刻，发送端待发送的2比特数据为11，状态转换为S0，对应Code#1，则根据编码关系，11被编码为+1、-1、+1、-1四个电压，分别由a、b、c、d四条信道传输，在接收端，S0状态下，接收电路通过选择器对a-d和b-c两组信道进行配对并进行信号相减，根据发送的四个电压，a-d＝+2，b-c＝-2，根据编解码对应关系，+2/-2对应Code#1，则接收端的解码器解码出数据11；

在k+2时刻，发送端待发送的2比特数据为01，状态转换为S1，对应Code#6，则根据编码关系，01被编码为-1、+1、+1、-1四个电压，分别由a、b、c、d四条信道传输，在接收端，S1状态下，接收电路通过选择器对a-c和b-d两组信道进行配对并进行信号相减，根据发送的四个电压，a-c＝-2，b-d＝+2，根据编解码对应关系，-2/+2对应Code#6，则接收端的解码器解码出数据01。

在k+2时刻，发送端待发送的2比特数据为01，状态转换为S1，对应Code#6，则根据编码关系，01被编码为-1、+1、+1、-1四个电压，分别由a、b、c、d四条信道传输，在接收端，S1状态下，接收电路通过选择器对a-c和b-d两组信道进行配对并进行信号相减，根据发送的四个电压，a-c＝-2，b-d＝+2，根据编解码对应关系，-2/+2对应Code#6，则接收端的解码器解码出数据01；

上述实例在k-1、k、k+1、k+2时刻发送了10101101这8比特数据，编码状态在S0和S1之间不断切换，接收端根据状态切换信道分组，并依据信号电压差值解码出10101101的数据，与发送的数据一致。

下图3是上述过程当中a、d两条信道上的信号波形，该信道的前标码间干扰为β，后标码间干扰为α。基于上述编解码原理，码间干扰消除原理如下：在k时刻，a、d上发送的信号为+3、+3，他们于k+1时刻分别在a、d上产生3α、3α的后标码间干扰；在k+2时刻，a、d上发送的信号为-1、-1，他们于k+1时刻分别在a、d上产生-β、-β的前标码间干扰；则在k+1时刻，a、d上的信号相减。相同的单端后标码间干扰3α和单端前标码间干扰-β被减掉，a-d差分信号上也就不存在码间干扰了。

实施例二：

如图4所示，

本公开还能够提供一种解码方法，用于解码上述的编码方法编码后的数据，其特征在于，包括：

S201:通过接收机接收待解码数据所有可能的编码信号组合，并对所述编码信号组合进行量化；

S202：通过接收机判断当前所处的编码状态，根据当前的编码状态选择对应的解码规则；

S203：根据当前的编码状态选择出的解码规则选择出两组信号组合方式，忽略另外两组信号组合方式；

S204：根据选择出的两组信号组合方式以及对所述编码信号组合进行量化的量化结果以及所述解码规则确定待解码数据解码后的2bit数据。

进一步，对所述编码信号组合进行量化具体包括：

进一步，所述解码规则具体包括：

当编码状态处于第一编码状态；

当编码状态处于第二编码状态；

进一步，

所述方法还包括：

对当前的编码状态的状态切换。

实施例三：

本公开还能够提供一种计算机存储介质，其上存储有计算机程序，计算机程序被处理器执行时用于实现上述的编码方法的步骤。

本公开的计算机存储介质可以采用半导体存储器、磁芯存储器、磁鼓存储器或磁盘存储器实现。

半导体存储器，主要用于计算机的半导体存储元件主要有Mos和双极型两种。Mos元件集成度高、工艺简单但速度较慢。双极型元件工艺复杂、功耗大、集成度低但速度快。NMos和CMos问世后，使Mos存储器在半导体存储器中开始占主要地位。NMos速度快，如英特尔公司的1K位静态随机存储器的存取时间为45ns。而CMos耗电省，4K位的CMos静态存储器存取时间为300ns。上述半导体存储器都是随机存取存储器(RAM),即在工作过程中可随机进行读出和写入新内容。而半导体只读存储器(ROM)在工作过程中可随机读出但不能写入，它用来存放已固化好的程序和数据。ROM又分为不可改写的熔断丝式只读存储器──PROM和可改写的只读存储器EPROM两种。

磁芯存储器，具有成本低，可靠性高的特点，且有20多年的实际使用经验。70年代中期以前广泛使用磁芯存储器作为主存储器。其存储容量可达10位以上，存取时间最快为300ns。国际上典型的磁芯存储器容量为4MS～8MB，存取周期为1.0～1.5μs。在半导体存储快速发展取代磁芯存储器作为主存储器的位置之后，磁芯存储器仍然可以作为大容量扩充存储器而得到应用。

磁鼓存储器，一种磁记录的外存储器。由于其信息存取速度快，工作稳定可靠，虽然其容量较小，正逐渐被磁盘存储器所取代，但仍被用作实时过程控制计算机和中、大型计算机的外存储器。为了适应小型和微型计算机的需要，出现了超小型磁鼓，其体积小、重量轻、可靠性高、使用方便。

磁盘存储器，一种磁记录的外存储器。它兼有磁鼓和磁带存储器的优点，即其存储容量较磁鼓容量大，而存取速度则较磁带存储器快，又可脱机贮存，因此在各种计算机系统中磁盘被广泛用作大容量的外存储器。磁盘一般分为硬磁盘和软磁盘存储器两大类。

硬磁盘存储器的品种很多。从结构上，分可换式和固定式两种。可换式磁盘盘片可调换，固定式磁盘盘片是固定的。可换式和固定式磁盘都有多片组合和单片结构两种，又都可分为固定磁头型和活动磁头型。固定磁头型磁盘的容量较小，记录密度低存取速度高，但造价高。活动磁头型磁盘记录密度高(可达1000～6250位/英寸)，因而容量大,但存取速度相对固定磁头磁盘低。磁盘产品的存储容量可达几百兆字节，位密度为每英寸6 250位,道密度为每英寸475道。其中多片可换磁盘存储器由于盘组可以更换,具有很大的脱体容量,而且容量大,速度高,可存储大容量情报资料，在联机情报检索系统、数据库管理系统中得到广泛应用。

实施例四：

本公开还提供了一种电子设备400，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现上述的编码方法的步骤。

图5为一个实施例中电子设备的内部结构示意图。如图5所示，该电子设备包括通过系统总线连接的处理器、存储介质、存储器和网络接口。其中，该计算机设备的存储介质存储有操作系统、数据库和计算机可读指令，数据库中可存储有控件信息序列，该计算机可读指令被处理器执行时，可使得处理器实现一种编码方法。该电设备的处理器用于提供计算和控制能力，支撑整个计算机设备的运行。该计算机设备的存储器中可存储有计算机可读指令，该计算机可读指令被处理器执行时，可使得处理器执行一种编码方法。该计算机设备的网络接口用于与终端连接通信。本领域技术人员可以理解，图5中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

该电子设备包括但不限于智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源等。

所述处理器在一些实施例中可以由集成电路组成，例如可以由单个封装的集成电路所组成，也可以是由多个相同功能或不同功能封装的集成电路所组成，包括一个或者多个中央处理器(Central Processing unit，CPU)、微处理器、数字处理芯片、图形处理器及各种控制芯片的组合等。所述处理器是所述电子设备的控制核心(Control Unit)，利用各种接口和线路连接整个电子设备的各个部件，通过运行或执行存储在所述存储器内的程序或者模块(例如执行远端数据读写程序等)，以及调用存储在所述存储器内的数据，以执行电子设备的各种功能和处理数据。

所述总线可以是外设部件互连标准(peripheral component interconnect，简称PCI)总线或扩展工业标准结构(extended industry standard architecture，简称EISA)总线等。该总线可以分为地址总线、数据总线、控制总线等。所述总线被设置为实现所述存储器以及至少一个处理器等之间的连接通信。

图5仅示出了具有部件的电子设备，本领域技术人员可以理解的是，图5示出的结构并不构成对所述电子设备的限定，可以包括比图示更少或者更多的部件，或者组合某些部件，或者不同的部件布置。

例如，尽管未示出，所述电子设备还可以包括给各个部件供电的电源(比如电池)，优选地，电源可以通过电源管理装置与所述至少一个处理器逻辑相连，从而通过电源管理装置实现充电管理、放电管理、以及功耗管理等功能。电源还可以包括一个或一个以上的直流或交流电源、再充电装置、电源故障检测电路、电源转换器或者逆变器、电源状态指示器等任意组件。所述电子设备还可以包括多种传感器、蓝牙模块、Wi-Fi模块等，在此不再赘述。

进一步地，所述电子设备还可以包括网络接口，可选地，所述网络接口可以包括有线接口和/或无线接口(如WI-FI接口、蓝牙接口等)，通常用于在该电子设备与其他电子设备之间建立通信连接。

可选地，该电子设备还可以包括用户接口，用户接口可以是显示器(Display)、输入单元(比如键盘(Keyboard))，可选地，用户接口还可以是标准的有线接口、无线接口。可选地，在一些实施例中，显示器可以是LED显示器、液晶显示器、触控式液晶显示器以及OLED(Organic Light-Emitting Diode，有机发光二极管)触摸器等。其中，显示器也可以适当的称为显示屏或显示单元，用于显示在电子设备中处理的信息以及用于显示可视化的用户界面。

进一步地，所述计算机可用存储介质可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序等；存储数据区可存储根据区块链节点的使用所创建的数据等。

在本发明所提供的几个实施例中，应该理解到，所揭露的设备，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。

所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能模块的形式实现。

实施例五：

本公开还能够提供一种计算机存储介质，其上存储有计算机程序，计算机程序被处理器执行时用于实现上述的解码方法的步骤。

实施例六：

本公开还提供了一种电子设备600，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现上述的解码方法的步骤。

图6为一个实施例中电子设备的内部结构示意图。如图6所示，该电子设备包括通过系统总线连接的处理器、存储介质、存储器和网络接口。其中，该计算机设备的存储介质存储有操作系统、数据库和计算机可读指令，数据库中可存储有控件信息序列，该计算机可读指令被处理器执行时，可使得处理器实现一种解码方法。该电设备的处理器用于提供计算和控制能力，支撑整个计算机设备的运行。该计算机设备的存储器中可存储有计算机可读指令，该计算机可读指令被处理器执行时，可使得处理器执行一种解码方法。该计算机设备的网络接口用于与终端连接通信。本领域技术人员可以理解，图6中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

图6仅示出了具有部件的电子设备，本领域技术人员可以理解的是，图6示出的结构并不构成对所述电子设备的限定，可以包括比图示更少或者更多的部件，或者组合某些部件，或者不同的部件布置。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims

1.一种编码方法，其特征在于，包括：

根据当前的编码状态以及所述编码后的数据产生四个电平信号并将所述电平信号分别发送到不同的四个信道a、b、c、d上，其中，所述四个信道中a-d和b-c两组信道用于配对并进行信号相减，或者四个信道中a-c和b-c两组信道用于配对并进行信号相减。

2.根据权利要求1所述的方法，其特征在于，所述编码规则具体包括：

3.根据权利要求2所述的方法，其特征在于，所述编码状态具体包括：第一编码状态和第二编码状态；

4.根据权利要求1～3任一项中所述的方法，其特征在于，所述方法还包括：

进行当前的编码状态的状态切换。

5.一种解码方法，用于解码如权利要求1～4任一项中所述的编码方法编码后的数据，其特征在于，包括：

6.根据权利要求5所述的方法，其特征在于，对所述编码信号组合进行量化具体包括：

7.根据权利要求6所述的方法，其特征在于，所述解码规则具体包括：

当编码状态处于第一编码状态；

当编码状态处于第二编码状态；

8.根据权利要求5～7任一项中所述的方法，其特征在于，

所述方法还包括：

对当前的编码状态的状态切换。

9.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现权利要求1～4任一项中所述的编码方法对应的步骤。

10.一种计算机存储介质，其上存储有计算机程序指令，其特征在于，所述程序指令被处理器执行时用于实现权利要求1～4任一项中所述的编码方法对应的步骤。

11.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现权利要求5～8任一项中所述的解码方法对应的步骤。

12.一种计算机存储介质，其上存储有计算机程序指令，其特征在于，所述程序指令被处理器执行时用于实现权利要求5～8任一项中所述的解码方法对应的步骤。