CN113410276A - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN113410276A
CN113410276A CN202110677096.5A CN202110677096A CN113410276A CN 113410276 A CN113410276 A CN 113410276A CN 202110677096 A CN202110677096 A CN 202110677096A CN 113410276 A CN113410276 A CN 113410276A
Authority
CN
China
Prior art keywords
pixel
layer
sub
substrate
color resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110677096.5A
Other languages
English (en)
Other versions
CN113410276B (zh
Inventor
李�杰
张伟
郭钟旭
李存智
陈昱伶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110677096.5A priority Critical patent/CN113410276B/zh
Publication of CN113410276A publication Critical patent/CN113410276A/zh
Application granted granted Critical
Publication of CN113410276B publication Critical patent/CN113410276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供一种阵列基板及其制备方法、显示装置，属于显示技术领域。本公开提供的阵列基板包括依次层叠设置的衬底基板、像素层、有机层和彩膜层。其中，像素层包括第一子像素、第二子像素和第三子像素；有机层远离衬底基板的表面设置有与第一子像素交叠的第一凹槽；彩膜层包括与第一子像素交叠的第一色阻单元、与第二子像素交叠的第二色阻单元和与第三子像素交叠的第三色阻单元；其中，第一色阻单元至少部分容置于第一凹槽中。本公开提供的阵列基板，能够提高阵列基板的显示质量。

Description

阵列基板及其制备方法、显示装置
技术领域
本公开涉及显示技术领域，具体而言，涉及一种阵列基板及其制备方法、显示装置。
背景技术
在OLED(有机电致发光二极管)显示装置中，可以将彩膜层集成在显示背板上以作为降低反射层。但是，在显示背板上制备彩膜层时，各个色阻单元的厚度差异大，降低了显示装置的显示质量。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于克服上述现有技术的不足，提供一种阵列基板及其制备方法、显示装置，提高阵列基板的显示质量。
根据本公开的一个方面，提供一种阵列基板，包括：
衬底基板；
像素层，设于所述衬底基板的一侧，包括第一子像素、第二子像素和第三子像素；
有机层，设于所述像素层远离所述衬底基板的一侧；所述有机层远离所述衬底基板的表面设置有与所述第一子像素交叠的第一凹槽；
彩膜层，设于所述有机层远离所述衬底基板的表面，包括与所述第一子像素交叠的第一色阻单元、与所述第二子像素交叠的第二色阻单元和与所述第三子像素交叠的第三色阻单元；其中，所述第一色阻单元至少部分容置于所述第一凹槽中。
根据本公开的一种实施方式，所述第一色阻单元远离所述衬底基板的表面与所述衬底基板的距离、所述第二色阻单元远离所述衬底基板的表面与所述衬底基板的距离和所述第三色阻单元远离所述衬底基板的表面与所述衬底基板的距离，依次增大。
根据本公开的一种实施方式，所述有机层远离所述衬底基板的表面还设置有与所述第二子像素交叠的第二凹槽；所述第一凹槽的深度大于所述第二凹槽的深度；
其中，所述第二色阻单元至少部分容置于所述第二凹槽中。
根据本公开的一种实施方式，所述第一子像素为红色子像素；所述第二子像素为蓝色子像素；所述第三子像素为绿色子像素。
根据本公开的一种实施方式，所述阵列基板还包括：
触控功能层，设于所述像素层远离所述衬底基板的一侧；
所述有机层设于所述触控功能层远离所述衬底基板的一侧。
根据本公开的一种实施方式，所述第一凹槽在所述衬底基板上的正投影，位于所述第一子像素在所述衬底基板的正投影内；
和/或，所述第二凹槽在所述衬底基板上的正投影，位于所述第二子像素在所述衬底基板的正投影内。
根据本公开的一种实施方式，所述第一子像素在所述衬底基板上的正投影，位于所述第一凹槽在所述衬底基板的正投影内；
和/或，所述第二子像素在所述衬底基板上的正投影，位于所述第二凹槽在所述衬底基板的正投影内。
根据本公开的一种实施方式，所述像素层包括依次层叠于所述衬底基板一侧的像素电极层和像素定义层；所述像素电极层设置有各个子像素的像素电极；所述像素定义层具有与各个所述像素电极一一对应设置的像素开口，所述像素开口暴露对应的所述像素电极的至少部分区域；
所述彩膜层还包括黑矩阵层，所述黑矩阵层设置有与各个色阻单元一一对应的透光窗口；所述色阻单元填充满对应的所述透光窗口；所述第一色阻单元对应的所述透光窗口，与所述第一凹槽交叠；
所述像素电极、所述像素开口、所述色阻单元、所述透光窗口和所述第一凹槽，均为圆形。
根据本公开的一种实施方式，所述像素层包括依次层叠于所述衬底基板一侧的像素电极层和像素定义层；所述像素电极层设置有各个子像素的像素电极；所述像素定义层具有与各个所述像素电极一一对应设置的像素开口，所述像素开口暴露对应的所述像素电极的至少部分区域；
所述彩膜层还包括黑矩阵层，所述黑矩阵层设置有与各个色阻单元一一对应的透光窗口；所述色阻单元填充满对应的所述透光窗口；所述第二色阻单元对应的所述透光窗口，与所述第二凹槽交叠；
所述像素电极、所述像素开口、所述色阻单元、所述透光窗口和所述第二凹槽，均为圆形。
根据本公开的一种实施方式，所述像素层包括依次层叠于所述衬底基板一侧的像素电极层和像素定义层；所述像素电极层设置有各个子像素的像素电极；所述像素定义层具有与各个所述像素电极一一对应设置的像素开口，所述像素开口暴露对应的所述像素电极的至少部分区域；
所述彩膜层还包括黑矩阵层，所述黑矩阵层设置有与各个所述像素开口一一对应的透光窗口；
所述像素开口在所述衬底基板上的正投影，位于对应的所述透光窗口在所述衬底基板上的正投影内。
根据本公开的一种实施方式，所述像素层包括依次层叠于所述衬底基板一侧的像素电极层和像素定义层；所述像素电极层设置有各个子像素的像素电极；所述像素定义层具有与各个所述像素电极一一对应设置的像素开口，所述像素开口暴露对应的所述像素电极的至少部分区域；
所述彩膜层还包括黑矩阵层，所述黑矩阵层设置有与各个所述像素开口一一对应的透光窗口；
所述透光窗口在所述衬底基板上的正投影，位于对应的所述像素开口在所述衬底基板上的正投影内。
根据本公开的另一个方面，提供一种显示装置，包括上述的阵列基板。
根据本公开的另一个方面，提供一种阵列基板的制备方法，包括：
提供衬底基板；
在所述衬底基板的一侧形成像素层；所述像素层包括第一子像素、第二子像素和第三子像素；
在所述像素层远离所述衬底基板的一侧形成有机层，所述有机层远离所述衬底基板的表面设置有与所述第一子像素交叠的第一凹槽；
在所述有机层远离所述衬底基板的表面形成与所述第一子像素交叠的第一色阻单元、与所述第二子像素交叠的第二色阻单元和与所述第三子像素交叠的第三色阻单元，以形成彩膜层；其中，所述第一色阻单元至少部分容置于所述第一凹槽中。
根据本公开的一种实施方式，在形成彩膜层时，依次形成所述第一色阻单元、所述第二色阻单元和所述第三色阻单元。
根据本公开的一种实施方式，在所述像素层远离所述衬底基板的一侧形成有机层时，使得所述有机层远离所述衬底基板的表面还设置有与所述第二子像素交叠的第二凹槽；所述第一凹槽的深度大于所述第二凹槽的深度；
在形成所述第二色阻单元时，使得所述第二色阻单元至少部分容置于所述第二凹槽中。
根据本公开的一种实施方式，所述第一子像素为红色子像素；所述第二子像素为蓝色子像素；所述第三子像素为绿色子像素。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一种实施方式中，阵列基板的结构示意图。
图2为本公开一种实施方式中，阵列基板的结构示意图。
图3为本公开一种实施方式中，阵列基板的有机层的结构示意图。
图4为本公开一种实施方式中，子像素与黑矩阵层的层叠结构示意图。
图5为本公开一种实施方式中，子像素与黑矩阵层的层叠结构示意图。
图6为本公开一种实施方式中，凹槽的剖视结构示意图。
图7-1为本公开一种实施方式中，采用圆形掩膜图案(掩膜孔直径为3微米)制备凹槽时，所形成的凹槽的形貌图片。
图7-2为本公开一种实施方式中，采用圆形掩膜图案(掩膜孔直径为4微米)制备凹槽时，所形成的凹槽的形貌图片。
图7-3为本公开一种实施方式中，采用圆形掩膜图案(掩膜孔直径为5微米)制备凹槽时，所形成的凹槽的形貌图片。
图7-4为本公开一种实施方式中，采用圆形掩膜图案(掩膜孔直径为6微米)制备凹槽时，所形成的凹槽的形貌图片。
图7-5为本公开一种实施方式中，采用圆形掩膜图案(掩膜孔直径为7.8微米)制备凹槽时，所形成的凹槽的形貌图片。
图7-6为本公开一种实施方式中，采用圆形掩膜图案(掩膜孔直径为8.2微米)制备凹槽时，所形成的凹槽的形貌图片。
图7-7为本公开一种实施方式中，采用圆形掩膜图案(掩膜孔直径为9.08微米)制备凹槽时，所形成的凹槽的形貌图片。
图7-8为本公开一种实施方式中，采用圆形掩膜图案制备凹槽时，圆形掩膜图案的直径与凹槽内的残膜率之间的关系。
图8-1为本公开一种实施方式中，采用方形掩膜图案(掩膜孔边长为3微米)制备凹槽时，所形成的凹槽的形貌图片。
图8-2为本公开一种实施方式中，采用方形掩膜图案(掩膜孔边长为4微米)制备凹槽时，所形成的凹槽的形貌图片。
图8-3为本公开一种实施方式中，采用方形掩膜图案(掩膜孔边长为5微米)制备凹槽时，所形成的凹槽的形貌图片。
图8-4为本公开一种实施方式中，采用方形掩膜图案(掩膜孔边长为6微米)制备凹槽时，所形成的凹槽的形貌图片。
图8-5为本公开一种实施方式中，采用方形掩膜图案制备凹槽时，方形掩膜图案的边长与凹槽内的残膜率之间的关系。
图9为相关技术中，有机封装层的厚度与阵列基板的出光光强(已经经过归一化处理)之间的关系图。
图10为本公开一种实施方式中，阵列基板的制备方法的流程示意图。
附图标记说明：
F100、衬底基板；F200、驱动电路层；F200M、晶体管；F201、缓冲材料层；F203、半导体层；F204、栅极绝缘层；F205、栅极层；F206、层间电介质层；F207、源漏金属层；F208、平坦化层；F300、像素层；F301、像素电极层；F302、像素定义层；F303、支撑柱层；F304、有机发光功能层；F305、公共电极层；F400、薄膜封装层；F401、第一无机封装层；F402、有机封装层；F403、第二无机封装层；F500、触控功能层；F501、触控缓冲层；F502、触控布线层；F503、触控绝缘层；F504、触控电极层；F600、有机层；F700、彩膜层；F800、有机平坦层；SubP1、第一子像素；SubP2、第二子像素；SubP3、第三子像素；CF1、第一色阻单元；CF2、第二色阻单元；CF3、第三色阻单元；GR、凹槽；GR1、第一凹槽；GR2、第二凹槽；PDC、像素驱动电路；BM、黑矩阵层；BMA、透光窗口；BMB、感光孔。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
本公开提供一种阵列基板，参见图1和图2，阵列基板包括依次层叠设置的衬底基板F100、驱动电路层F200、像素层F300、有机层F600和彩膜层F700。其中，像素层F300设置有阵列分布的子像素(例如图2中的SubP1、SubP2、SubP3)，驱动电路层F200设置有用于驱动子像素发光的像素驱动电路(例如图2中的PDC)。彩膜层F700包括与各个子像素对应的色阻单元(例如图2中的CF1、CF2、CF3)，以降低阵列基板对环境光线的反射。
在本公开中，衬底基板F100可以为无机材料的衬底基板F100，也可以为有机材料的衬底基板F100。举例而言，衬底基板F100的材料可以为钠钙玻璃(soda-lime glass)、石英玻璃、蓝宝石玻璃等玻璃材料，或者可以为不锈钢、铝、镍等金属材料。再举例而言，衬底基板F100的材料可以为聚甲基丙烯酸甲酯(Polymethyl methacrylate，PMMA)、聚乙烯醇(Polyvinyl alcohol，PVA)、聚乙烯基苯酚(Polyvinyl phenol，PVP)、聚醚砜(Polyethersulfone，PES)、聚酰亚胺、聚酰胺、聚缩醛、聚碳酸酯(Poly carbonate，PC)、聚对苯二甲酸乙二酯(Polyethylene terephthalate，PET)、聚萘二甲酸乙二酯(Polyethylenenaphthalate，PEN)或其组合。
可选地，衬底基板F100也可以为柔性衬底基板F100，如此本公开的阵列基板可以为一种柔性阵列基板。在本公开的一种实施方式中，衬底基板F100的材料可以为一层柔性有机材料，例如衬底基板F100的材料可以为聚酰亚胺(polyimide，PI)。在另外一些实施方式中，柔性衬底基板F100还可以为多层材料的复合，且包括柔性有机材料，例如衬底基板F100可以包括多层聚酰亚胺层和位于聚酰亚胺层之间的阻隔层。
进一步地，衬底基板还可以包括底膜层(Bottom Film)，底膜层位于聚酰亚胺层远离像素层的一侧，且通过压敏胶层与聚酰亚胺层粘合，以保护阵列基板。
参见图1和图2，在驱动电路层F200中，任意一个像素驱动电路PDC可以包括有晶体管F200M和存储电容(图1和图2中未示出)。进一步地，晶体管F200M可以为薄膜晶体管。薄膜晶体管可以为顶栅型薄膜晶体管、底栅型薄膜晶体管或者双栅型薄膜晶体管；薄膜晶体管的有源层的材料可以为非晶硅半导体材料、低温多晶硅半导体材料、金属氧化物半导体材料、有机半导体材料或者其他类型的半导体材料；薄膜晶体管可以为N型薄膜晶体管或者P型薄膜晶体管。在本公开的一种实施方式中，薄膜晶体管为低温多晶硅晶体管。
可以理解的是，像素驱动电路中的各个晶体管中，任意两个晶体管之间的类型可以相同或者不相同。示例性地，在一种实施方式中，在一个像素驱动电路中，部分晶体管可以为N型晶体管且部分晶体管可以为P型晶体管。再示例性地，在本公开的另一种实施方式中，在一个像素驱动电路中，部分晶体管的有源层的材料可以为低温多晶硅半导体材料，且部分晶体管的有源层的材料可以为金属氧化物半导体材料。
可选地，驱动电路层F200可以包括层叠于衬底基板F100和像素层F300之间的半导体层F203、栅极绝缘层F204、栅极层F205、层间电介质层F206和源漏金属层F207等。各个薄膜晶体管和存储电容可以由半导体层F203、栅极绝缘层F204、栅极层F205、层间电介质层F206、源漏金属层F207等膜层形成。其中，各个膜层的位置关系可以根据薄膜晶体管的膜层结构确定。举例而言，在本公开的一种实施方式中，驱动电路层F200可以包括依次层叠设置的半导体层F203、栅极绝缘层F204、栅极层F205、层间电介质层F206和源漏金属层F207，如此所形成的薄膜晶体管为顶栅型薄膜晶体管。再举例而言，在本公开的另一种实施方式中，驱动电路层F200可以包括依次层叠设置的栅极层F205、栅极绝缘层F204、半导体层F203、层间电介质层F206和源漏金属层F207，如此所形成的薄膜晶体管为底栅型薄膜晶体管。驱动电路层F200还可以采用双栅极层F205结构，即栅极层F205可以包括第一栅极层和第二栅极层，栅极绝缘层F204可以包括用于隔离半导体层F203和第一栅极层的第一栅极绝缘层，以及包括用于隔离第一栅极层和第二栅极层的第二栅极绝缘层。举例而言，在本公开的一种实施方式中，驱动电路层F200可以包括依次层叠设置于衬底基板F100一侧的半导体层F203、第一栅极绝缘层、第一栅极层、第二栅极绝缘层、第二栅极层、层间电介质层F206和源漏金属层F207。
可选地，驱动电路层F200还可以包括有钝化层，钝化层可以设于源漏金属层F207远离衬底基板F100的表面，以便保护源漏金属层F207。
可选地，驱动电路层F200还可以包括设于衬底基板F100与半导体层F203之间的缓冲材料层F201，且半导体层F203、栅极层F205等均位于缓冲材料层F201远离衬底基板F100的一侧。缓冲材料层F201的材料可以为氧化硅、氮化硅等无机绝缘材料。缓冲材料层F201可以为一层无机材料层，也可以为多层层叠的无机材料层。缓冲层F202可以提高驱动电路层F200与衬底基板F100之间的结合力，并为驱动电路层F200提供稳定环境。
可选地，驱动电路层F200还可以包括位于源漏金属层F207和像素层F300之间的平坦化层F208，平坦化层F208可以为像素层提供平坦化表面。可选地，平坦化层F208的材料可以为有机材料。
在本公开中，像素层F300可以设置有与像素驱动电路对应电连接的发光元件，发光元件可以作为阵列基板的子像素。如此，像素层设置有阵列分布的发光元件，且各个发光元件在像素驱动电路的控制下发光。在本公开中，发光元件可以为有机电致发光二极管(OLED)、微发光二极管(Micro LED)、量子点-有机电致发光二极管(QD-OLED)或者其他类型的发光元件。示例性地，在本公开的一种实施方式中，发光元件为有机电致发光二极管(OLED)，则该阵列基板为OLED阵列基板。如下，以发光元件为有机电致发光二极管为例，对像素层的一种可行结构进行示例性的介绍。
在该示例性地OLED阵列基板中，像素层F300可以设置于驱动电路层F200远离衬底基板F100的一侧，其可以包括依次层叠设置的像素电极层F301、像素定义层F302、支撑柱层F303、有机发光功能层F304和公共电极层F305。其中，像素电极层F301在阵列基板的显示区具有多个像素电极；像素定义层F302在显示区具有与多个像素电极一一对应设置的多个贯通的像素开口，任意一个像素开口暴露对应的像素电极的至少部分区域。支撑柱层F303在显示区包括多个支撑柱，且支撑柱位于像素定义层F302远离衬底基板F100的表面，以便在蒸镀制程中支撑精细金属掩模版(Fine Metal Mask，FMM)。有机发光功能层F304至少覆盖被像素定义层F302所暴露的像素电极。其中，有机发光功能层F304可以包括有机电致发光材料层，以及可以包括有空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一种或者多种。可以通过蒸镀工艺制备有机发光功能层F304的各个膜层，且在蒸镀时可以采用精细金属掩模版或者开放式掩膜板(Open Mask)定义各个膜层的图案。公共电极层F305在显示区可以覆盖有机发光功能层F304。如此，像素电极、公共电极层F305和位于像素电极和公共电极层F305之间的有机发光功能层F304形成有机发电致光二极管F300D，任意一个有机电致发光二极管可以作为阵列基板的一个子像素。
在一些实施方式中，像素层F300还可以包括位于公共电极层F305远离衬底基板F100一侧的光取出层，以增强有机发光二极管的出光效率。
可以理解的是，如上对像素层的示例性介绍仅仅为一种可行方式的示例，OLED阵列基板的像素层还可以为其他结构。当像素层中的子像素的类型改变时，阵列基板的像素层的结构也可以发生改变。
可选地，子像素可以包括多种不同颜色的子像素，以便利用不同颜色的子像素进行彩色显示。参见图2，子像素可以包括用于发出第一颜色的光的第一子像素SubP1、用于发出第二颜色的光线的第二子像素SubP2、用于发出第三颜色的光线的第三子像素SubP3。示例性地，这三种子像素可以分别为红色子像素、绿色子像素和蓝色子像素；当然的，第一子像素SubP1～第三子像素SubP3也可以为其他颜色的子像素。进一步地，子像素还可以包括用于发出第四种颜色的光线的第四子像素。示例性地，第四子像素可以为用于发出白光的白色子像素。
在一些实施方式中，参见图1和图2，阵列基板还可以包括薄膜封装层F400。薄膜封装层F400设于像素层F300远离衬底基板F100的表面，且位于有机层靠近衬底基板的一侧。薄膜封装层F400可以包括交替层叠设置的无机封装层和有机封装层。其中，无机封装层可以有效的阻隔外界的水分和氧气，避免水氧入侵有机发光功能层F304而导致材料降解。可选地，无机封装层的边缘可以位于外围区。有机封装层位于相邻的两层无机封装层之间，以便实现平坦化和减弱无机封装层之间的应力。其中，有机封装层的边缘，可以位于显示区的边缘和无机封装层的边缘之间。示例性地，薄膜封装层F400包括依次层叠于像素层F300远离衬底基板F100一侧的第一无机封装层F401、有机封装层F402和第二无机封装层F403。
在一些实施方式中，参见图1和图2，阵列基板还可以设置有触控功能层F500，用于实现阵列基板的触控操作。触控功能层F500可以设于像素层F300远离衬底基板F100的一侧，且位于有机层靠近衬底基板的一侧。进一步地，触控功能层F500可以设于薄膜封装层F400和有机层之间。
可选地，触控功能层可以包括依次层叠设置的触控布线层F502、触控绝缘层F503和触控电极层F504。触控电极层F504位于触控布线层F502远离衬底基板的一侧。触控布线层和触控电极层中的一层或者两层用于形成触控电极。在本公开的一种实施方式中，参见图2，触控功能层F500设置于薄膜封装层F400远离衬底基板的一侧，以采用FMLOC(FlexibleMulti-Layer On Cell)技术形成触控功能层。
可选地，在触控布线层F502与薄膜封装层F400之间还可以包括触控缓冲层F501。触控缓冲层的材料可以为无机材料，例如可以为氮化硅、氧化硅或者氮氧化硅等。可以理解的是，在本公开的其他实施方式中，薄膜封装层F400最外侧的无机封装层，也可以复用为触控缓冲层。
可选地，触控布线层和触控电极层可以为透光膜层，以使得所形成的触控电极为透明电极为准。在本公开的一种实施方式中，触控布线层和触控电极层的材料可以为透光材料，例如可以采为透明导电金属氧化物(如氧化铟锡等)。当然的，在本公开的其他实施方式中，触控布线层和触控电极层也可以采用不透明的材料，例如可以为金属膜层；触控布线层和触控电极层所形成的图案可以暴露各个子像素，以避免对各个子像素的遮挡。示例性地，触控布线层和触控电极层的图案在衬底基板上的正投影，可以位于像素定义层远离衬底基板的表面在衬底基板上的正投影内；即触控布线层和触控电极层上的各个金属结构，可以设置于像素定义层的像素开口之间。
触控电极的形状和位置，可以根据阵列基板的需要进行设置，以使得触控功能层F500能够基于自容或者互容原理确定触控位置为准。触控功能层F500还可以用于形成触控走线，以便将触控电极响应触控动作而产生的信号传导出来。
在本公开中，有机层的材料为有机材料，尤其是可以为光敏有机材料，以便通过曝光、显影的方法对有机层进行图案化操作(以至少暴露阵列基板的绑定焊盘)。有机层的材料，可以根据所处的位置的不同而调整，以位于彩膜层靠近衬底基板的表面为准。
在本公开中，彩膜层设于有机层远离衬底基板的一侧，可以包括与各个子像素对应的色阻单元。示例性地，参见图2和图3，像素层F300可以包括第一子像素SubP1、第二子像素SubP2和第三子像素SubP3；彩膜层包括与第一子像素SubP1交叠的第一色阻单元CF1、与第二子像素SubP2交叠的第二色阻单元CF2和与第三子像素SubP3交叠的第三色阻单元CF3。其中，子像素与其所交叠的色阻单元对应设置，子像素所发出的光线，与对应的色阻单元的颜色相同。举例而言，第一子像素SubP1为红色子像素，则第一色阻单元CF1为红色色阻单元；第二子像素SubP2为蓝色子像素，则第二色阻单元CF2为蓝色色阻单元；第三子像素SubP3为绿色子像素，则第三色阻单元CF3为绿色色阻单元。
在本公开中，两个结构之间交叠，指的是两个结构位于不同的膜层，且在衬底基板上的正投影至少部分重合。示例性地，第一子像素SubP1与对应的第一色阻单元CF1交叠，指的是第一子像素SubP1在衬底基板上的正投影，与对应的第一色阻单元CF1在衬底基板上的正投影，至少部分重合。
在本公开中，参见图10，可以采用如下步骤S110～步骤S140所示的制备方法制备本公开提供的阵列基板：
步骤S110，提供衬底基板F100。
步骤S120，在衬底基板F100的一侧形成像素层F300；像素层F300包括第一子像素SubP1、第二子像素SubP2和第三子像素SubP3；
步骤S130，在像素层F300远离衬底基板F100的一侧形成有机层F600；
步骤S140，在有机层F600远离衬底基板F100的表面形成与第一子像素SubP1交叠的第一色阻单元CF1、与第二子像素SubP2交叠的第二色阻单元CF2和与第三子像素SubP3交叠的第三色阻单元CF3，以形成彩膜层F700。进一步地，可以依次形成第一色阻单元CF1、第二色阻单元CF2、第三色阻单元CF3。
在步骤S130中，可以先形成有机材料层，然后通过有机层掩膜板对有机材料层进行图案化操作，以形成有机层。在本公开中，由于阵列基板需要设置绑定焊盘等以便与电路板、芯片等进行绑定连接，因此在形成有机层时，需要通过图案化操作以形成暴露绑定焊盘的图案。当然的，有机层还可以根据需要，形成其他所需的图案，本公开在此不一一详述。
可选地，参见图2，彩膜层F700还可以包括黑矩阵层BM；黑矩阵层的材料为遮光材料，例如为黑色树脂材料。其中，参见图4，黑矩阵层BM设置有透光窗口BMA，各个透光窗口、各个子像素、各个色阻单元相互一一对应设置，使得子像素发出的光线从对应的透光窗口出射。其中，与子像素对应的色阻单元，可以填充满该子像素对应的透光窗口，以保证子像素发出的光线从对应的透光窗口穿过对应的色阻单元。示例性地，黑矩阵层设置有与第一子像素SubP1对应的第一透光窗口、与第二子像素SubP2对应的第二透光窗口和与第三子像素SubP3对应的第三透光窗口。第一色阻单元CF1可以填充满第一透光窗口，第二色阻单元CF2可以填充满第二透光窗口，第三色阻单元CF3可以填充满第三透光窗口。
在本公开的一种实施方式中，各个透光窗口与各个像素开口一一对应设置。其中，像素开口在所述衬底基板上的正投影，位于对应的透光窗口在衬底基板上的正投影内。由于像素开口限定了子像素的最大发光面积，因此这使得子像素位于对应的透光窗口的正投影范围内，这利于提高阵列基板的视角范围。示例性地，参见图4，子像素(例如第一子像素SubP1、第二子像素SubP2、第三子像素SubP3)在衬底基板上的正投影，位于对应的透光窗口在衬底基板上的正投影内，这有利于提高阵列基板的视角。
当然的，在本公开的其他实施方式中，透光窗口在衬底基板上的正投影，也可以位于对应的像素开口在衬底基板上的正投影内。相应的，透光窗口在衬底基板上的正投影位于对应的子像素(例如第一子像素SubP1、第二子像素SubP2、第三子像素SubP3)在衬底基板上的正投影内。如此，可以提高黑矩阵层的遮光效果，减少环境光线入射至阵列基板内部(进入阵列基板内部的环境光线可能会被金属反射而影响显示质量)，进而提高彩膜基板的降低反射效果，提高阵列基板的显示质量。
在本公开的一种实施方式中，像素电极、像素开口、色阻单元、透光窗口，均为圆形。如此，可以减少子像素的衍射，进而提高阵列基板的显示效果。更进一步地，相互对应的像素电极、像素开口、色阻单元和透光窗口，可以共圆心(同轴)设置，即这些图案的圆心在衬底基板上的正投影重合。这有利于阵列基板在各个方向上的出光均一性，也利于阵列基板的设计和制备。
可选地，在制备彩膜层时，可以先在有机层远离衬底基板的表面形成黑矩阵层，然后再形成与各个透光窗口对应的各个色阻单元，使得各个色阻单元至少填充对应的透光窗口。进一步地，在本公开的一种实施方式中，色阻单元覆盖对应的透光窗口，即透光窗口在衬底基板上的正投影，位于色阻单元在衬底基板上的正投影内。如此，色阻单元的边缘可以搭接于黑矩阵层上，进而保证色阻单元填充满对应的透光窗口。
可选地，在步骤S140中，可以在黑矩阵层BM远离衬底基板的一侧依次形成第一色阻单元CF1、第二色阻单元CF2和第三色阻单元CF3。其中，在形成任意一种色阻单元时，可以先在黑矩阵层远离衬底基板的一侧形成相应的色阻材料层，然后对色阻材料层进行图案化，以获得色阻单元。
示例性地，在步骤S140中，可以采用如下方法形成彩膜层：
步骤S210，在有机层远离衬底基板的表面形成黑矩阵层，黑矩阵层具有与第一子像素SubP1对应的第一透光窗口、与第二子像素SubP2对应的第二透光窗口和与第三子像素SubP3对应的第三透光窗口。
步骤S220，在黑矩阵层远离衬底基板的一侧形成第一色阻材料层；第一色阻材料层填充满第一透光窗口、第二透光窗口和第三透光窗口并流平。
步骤S230，对第一色阻材料层进行图案化操作，移除第一色阻材料层覆盖第二透光窗口和第三透光窗口的部分，进而获得填充满第一透光窗口的第一色阻单元CF1。
步骤S240，在黑矩阵层远离衬底基板的一侧形成第二色阻材料层；第二色阻材料层填充满第二透光窗口和第三透光窗口，且覆盖第一色阻单元CF1以流平。
步骤S250，对第二色阻材料层进行图案化操作，移除第二色阻材料层覆盖第三透光窗口和第一色阻单元CF1的部分，进而获得填充满第二透光窗口的第二色阻单元CF2。
步骤S260，在黑矩阵层远离衬底基板的一侧形成第三色阻材料层；第三色阻材料层填充满第三透光窗口，且覆盖第一色阻单元CF1和第二色阻单元CF2以流平。
步骤S270，对第三色阻材料层进行图案化操作，移除第三色阻材料层覆盖第一色阻单元CF1和第二色阻单元CF2的部分，进而获得填充满第三透光窗口的第三色阻单元CF3。
如此，在步骤S210～步骤S270中，可以形成色阻材料层并对色阻材料层进行图案化的方式，获得各个色阻单元。在形成色阻单元的过程中，各个色阻材料层需要进行流平。在保证第一色阻材料层、第二色阻材料层和第三色阻材料层流平时，第一色阻材料层、第二色阻材料层和第三色阻材料层在流平时上表面的高度(与衬底基板之间的高度)需要依次增高。这使得，第一色阻单元CF1远离衬底基板的表面与衬底基板的距离、第二色阻单元CF2远离衬底基板的表面与衬底基板的距离和第三色阻单元CF3远离衬底基板的表面与衬底基板的距离，依次增大。
在相关技术中，有机层为平坦化的膜层，例如可以为平坦的光学胶层。这使得，形成于有机层表面的各个色阻单元中，第一色阻单元CF1、第二色阻单元CF2和第三色阻单元CF3的厚度必然依次增大，这提高了彩膜层中色阻单元的厚度差异，进而降低了阵列基板的显示效果。示例性地，在一种相关技术中，在制备阵列基板的彩膜层时，依次制备蓝色色阻单元、绿色色阻单元和红色色阻单元。在所制备得到的彩膜层中，蓝色色阻单元的厚度为2.94微米，绿色色阻单元的厚度为3.2微米，红色色阻单元的厚度为4.6微米。
为了克服相关技术中的上述缺陷，提高彩膜层中的各个色阻单元的厚度均一性，发明人进行了多种不同的尝试，例如减薄色阻单元的厚度以不再保证色阻材料层的充分流平(试验证明，该方案会导致色阻单元在局部区域偏薄、在部分高段差的位置容易发生膜层剥离不良，综合效果比较差)。发明人通过多种不同的尝试，在本公开的阵列基板中，对步骤S130和步骤S140进行了如下优化。
在步骤S130中，参见图3和图10，在形成有机层时，使得有机层远离衬底基板的表面设置有与第一子像素SubP1交叠的第一凹槽GR1。换言之，步骤S130包括：在像素层远离衬底基板的一侧形成有机层，有机层远离衬底基板的表面设置有与第一子像素SubP1交叠的第一凹槽GR1。如此，在本公开的阵列基板中，有机层远离衬底基板的表面设置有与第一子像素SubP1交叠的第一凹槽GR1。在本公开中，有机层上的凹槽可以在通过有机层掩膜板对有机材料层进行图案化操作时形成，因此无需增加阵列基板所需的掩膜板数量和光刻工序。
在步骤S140中，参见图2和图10，在形成彩膜层时，使得第一色阻单元CF1至少部分容置于第一凹槽GR1中。换言之，步骤S140包括：在有机层F600远离衬底基板F100的表面依次形成与第一子像素SubP1交叠的第一色阻单元CF1、与第二子像素SubP2交叠的第二色阻单元CF2和与第三子像素SubP3交叠的第三色阻单元CF3，以形成彩膜层F700；其中，第一色阻单元CF1至少部分容置于第一凹槽GR1中。如此，在本公开的阵列基板中，第一色阻单元CF1至少部分容置于第一凹槽GR1中。
在本公开的阵列基板中，通过在有机层设置第一凹槽GR1，可以在保持第一色阻单元CF1的上表面(远离衬底基板的表面)位置不变的情况下使得第一色阻单元CF1的下表面(靠近衬底基板的表面)下移(向靠近衬底基板的方向移动)，进而提高第一色阻单元CF1的厚度，进而减小第一色阻单元CF1与第三色阻单元CF3之间的厚度差异，提高彩膜层的均一性，提高阵列基板的显示效果。相应的，在制备本公开的阵列基板中，可以依然使得色阻材料层高于已有的色阻单元以保证流平，避免色阻材料层不能充分流平而导致的色阻单元的厚度分布不均匀、色阻单元容易出现膜层剥离等不良。这样，第一色阻单元CF1远离衬底基板的表面与衬底基板的距离、第二色阻单元CF2远离衬底基板的表面与衬底基板的距离和第三色阻单元CF3远离衬底基板的表面与衬底基板的距离，依次增大。
进一步地，第一色阻单元可以覆盖第一凹槽，即第一凹槽在衬底基板上的正投影，可以位于第一色阻单元在衬底基板上的正投影内。在制备第一色阻单元时，第一色阻材料层充分流平。如此，第一色阻单元将充分填充满第一凹槽。更进一步地，所述第一色阻单元对应的所述透光窗口，与所述第一凹槽交叠。
在本公开的一种实施方式中，像素电极、像素开口、色阻单元、透光窗口和第一凹槽，均为圆形，以进一步降低衍射对显示效果的影响。更进一步地，第一色阻单元和第一凹槽也可以共圆心设置，以进一步提高阵列基板在各个方向上的出光均一性。
可选地，参见图3，在步骤S130中，还使得有机层远离衬底基板的表面还设置有与第二子像素SubP2交叠的第二凹槽GR2；第一凹槽GR1的深度大于第二凹槽GR2的深度。如此，本公开的阵列基板中，有机层远离衬底基板的表面还设置有与第二子像素SubP2交叠的第二凹槽GR2；第一凹槽GR1的深度大于第二凹槽GR2的深度。
在步骤S140中，还使得第二色阻单元CF2至少部分容置于第二凹槽GR2中。如此，本公开的阵列基板中，第二色阻单元CF2至少部分容置于第二凹槽GR2中。
如此，可以增大第二色阻单元CF2的厚度，且第二色阻单元CF2的厚度增加量小于第一色阻单元CF1的厚度增加量，进而可以保证第一色阻单元CF1、第二色阻单元CF2和第三色阻单元CF3的厚度更为均一。
进一步地，第二色阻单元可以覆盖第二凹槽，即第二凹槽在衬底基板上的正投影，可以位于第二色阻单元在衬底基板上的正投影内。在制备第二色阻单元时，第二色阻材料层充分流平。如此，第二色阻单元将充分填充满第二凹槽。更进一步地，所述第二色阻单元对应的所述透光窗口，与所述第二凹槽交叠。
在本公开的一种实施方式中，像素电极、像素开口、色阻单元、透光窗口和第二凹槽，均为圆形，以进一步降低衍射对显示效果的影响。更进一步地，第二色阻单元和第二凹槽也可以共圆心设置，以进一步提高阵列基板在各个方向上的出光均一性。
在本公开的一种实施方式中，有机层的上表面(远离衬底基板的表面)，在于第三色阻单元交叠的位置可以为平坦表面，即不设置凹槽(与第三色阻单元对应的第三凹槽)。如此，可以避免设置第三凹槽而提高有机层掩膜板的制备成本。
可以理解的是，本公开的阵列基板中，有机层上还可以设置有与其他色阻单元对应的其他凹槽；这些色阻单元的制备工序越靠后，其对应的凹槽的深度越小，以提高阵列基板上的色阻单元的均一性。
在本公开的一些实施方式中，有机层掩膜板可以为灰阶掩膜板，以便在图案化操作过程中形成所需深度的凹槽，且可以独立控制凹槽的尺寸和凹槽的深度。
可选地，第一子像素SubP1在衬底基板上的正投影，位于第一凹槽GR1在衬底基板的正投影内。如此，可以使得第一色阻单元CF1正对第一子像素SubP1的部分，厚度被增大，进而提高子像素的出射光线在色阻单元内的光路长度的均一性，提高阵列基板的显示效果。
可选地，第二子像素SubP2在衬底基板上的正投影，位于第二凹槽GR2在衬底基板的正投影内。如此，可以使得第二色阻单元CF2正对第二子像素SubP2的部分，厚度被增大，进而提高子像素的出射光线在色阻单元内的光路长度的均一性，提高阵列基板的显示效果。
在本公开的另外一些实施方式中，有机层掩膜板也可以不采用灰阶掩膜，以降低有机层掩膜板的成本。在这些实施方式中，可以通过控制凹槽的槽口尺寸、形状等等参数，进而控制凹槽的深度。
在本公开中，可以根据第一色阻材料层的流平效果和阵列基板的光学效果来确定第一凹槽GR1的大小和形状。其中，第一凹槽GR1的形状为圆形或者正多边形(例如正方形、正五边形、正六边形、正八边形等)或者其他形状(例如矩形、菱形等)，本公开对此不做特殊的限定。
相应地，在本公开中，可以根据第二色阻材料层的流平效果和阵列基板的光学效果来确定第二凹槽GR2的大小和形状。其中，第二凹槽GR2的形状为圆形或者正多边形(例如正方形、正五边形、正六边形、正八边形等)或者其他形状(例如矩形、菱形等)，本公开对此不做特殊的限定。
在本公开中，还可以根据有机层的材料特性，例如有机层在图案化过程中的分辨率来确定凹槽GR(例如第一凹槽GR1和第二凹槽GR2)的形状和尺寸。在本公开的一种实施方式中，可以采用试验掩膜板在有机材料层上进行图案化操作试验，其中试验掩膜板上具有不同尺寸、不同形状的掩膜图案(该掩膜图案可以为掩膜孔，Mask Hole)，这些掩膜图案用于在有机材料层上形成不同的凹槽。如此，可以获得不同掩膜图案以及掩膜图案所制备的凹槽GR的形貌，进而可以总结(例如统计、模拟等)出掩膜图案与凹槽GR形貌(例如凹槽内的残膜率，参见图6，残膜率为有机材料层在凹槽槽底位置处的厚度HK1与有机材料层的初始厚度HK2的比值)之间的规律，并基于该规律来设计掩膜图案并在生产中验证、调整，进而得到最终所需的掩膜图案，以制备并获得所需的有机层掩膜板。
图7-1～图7-7为，当采用的掩膜图案(本示例中为掩膜孔，Mask Hole)为圆形且掩膜图案的直径不同时，所获得的各个凹槽的形貌照片。图7-8为根据图7-1～图7-7的形貌照片所拟合的曲线，以体现圆形掩膜图案的直径与所获得的凹槽内的残膜率的关系。
图8-1～图8-4为，当采用的掩膜图案(本示例中为掩膜孔，Mask Hole)为方形且掩膜图案的边长不同时，所获得的各个凹槽的形貌照片。图8-5为根据图8-1～图8-4的形貌照片所拟合的曲线，以体现方形掩膜图案的直径与所获得的凹槽内的残膜率的关系。
根据图7-8和图8-5可知，当对有机材料层进行图案化操作以形成有机层时，所采用的掩模板上的掩膜图案(对应于凹槽的槽口，即对应于凹槽远离衬底基板的开口)的尺寸越大，则有机层在凹槽位置处的孔内残膜率越低，凹槽的深度越大。反之，在对有机材料层进行图案化操作过程中，所采用的掩模板上的图案的尺寸越小，则有机层在凹槽位置处的孔内残膜率越高，凹槽的深度越小。
在本公开的一种实施方式中，用于制备第一凹槽GR1的掩膜图案为圆形或者方形；相应的，第一凹槽GR1的槽口为圆形或者方形。
在本公开的一种实施方式中，用于制备第二凹槽GR2的掩膜图案为圆形或者方形；相应的，第二凹槽GR2的槽口为圆形或者方形。
在本公开的一种实施方式中，第一凹槽GR1的槽口的尺寸，大于第二凹槽GR2的槽口的尺寸，以使得第一凹槽GR1的深度大于第二凹槽GR2的深度。
在本公开的一种实施方式中，可以根据第一凹槽所需的深度，确定第一凹槽的槽口的形状和尺寸。在该实施方式中，所述第一凹槽在所述衬底基板上的正投影，可以位于所述第一子像素在所述衬底基板的正投影内。
在本公开的一种实施方式中，可以根据第额凹槽所需的深度，确定第二凹槽的槽口的形状和尺寸。在该实施方式中，所述第二凹槽在所述衬底基板上的正投影，可以位于所述第二子像素在所述衬底基板的正投影内。
在本公开的一种实施方式中，可以增大有机层的厚度，以利于提高凹槽的深度。可选地，有机层的厚度为2～10微米。
在相关技术中，阵列基板常有色偏现象，例如常有大视角下的发黄、发绿、发青等色偏不良。发明人经过分析认为，该色偏现象是由于像素中的红光强度不足和/或蓝光强度不足引起的。
图9展示了薄膜封装层中有机封装层的厚度，与阵列基板的不同颜色的光的发光强度(经过了归一化处理)之间的关系。其中，阵列基板的一种颜色的光的发光强度越大，则通过该颜色的色阻单元的光线的光强越大。有机封装层的厚度越大，则色阻单元与子像素之间的距离越大，色阻单元和子像素之间的有机材料的厚度越大。参见图9，随着有机封装层的厚度增大，阵列基板的红光的出光强度下降程度较大，绿光和蓝光的出光强度下降程度较小。
在本公开的一种实施方式中，第一色阻单元CF1为红色色阻单元，相应的，第一子像素SubP1为红色子像素。如此，在本公开中，由于第一凹槽GR1的设置，第一色阻单元CF1与第一子像素SubP1之间的距离减小，第一色阻单元CF1与第一子像素SubP1之间的有机材料减少，因此可以较大幅度的提升通过红色色阻单元(第一色阻单元CF1)的红光光强，进而避免因红光不足而引起的色偏。
在本公开的一种实施方式中，有机层设置有第二凹槽GR2。第二色阻单元CF2为蓝色色阻单元，相应的，第二子像素SubP2为蓝色子像素。如此，在本公开中，由于第二凹槽GR2的设置，第二色阻单元CF2与第二子像素SubP2之间的距离减小，第二色阻单元CF2与第二子像素SubP2之间的有机材料减少，因此可以提升通过蓝色色阻单元(第二色阻单元CF2)的蓝光光强，进而避免因蓝光不足而引起的色偏。
进一步地，第三色阻单元CF3为绿色色阻单元。
在本公开的一些实施方式中，阵列基板还可以包括有机平坦层F800，有机平坦层覆盖各个色阻单元。在一些实施方式中，有机平坦层的材料可以为光学胶。
在本公开的一些实施方式中，阵列基板还可以包括有感光元件，感光元件可以设置于彩膜层与衬底基板之间，例如设置于像素层。感光元件可以响应手指反射的光线而生成指纹识别信号，进而使得阵列基板具有指纹识别功能。进一步地，参见图5，在形成黑矩阵层时，在透光窗口BMA之间还形成有与各个感光元件对应的感光孔BMB，感光孔贯穿黑矩阵层，以利于手指反射的光线通过。
在本公开的一些实施方式中，阵列基板具有绑定区，绑定区内设有用于与芯片或者电路板绑定连接的绑定焊盘。进一步地，绑定焊盘可以位于驱动电路层，例如可以位于源漏金属层。在阵列基板中，驱动电路层以上的各个膜层可以暴露各个绑定焊盘(例如黑矩阵层设置有暴露各个绑定焊盘的过孔)。
本公开实施方式还提供一种显示装置，该显示装置包括上述阵列基板实施方式所描述的任意一种阵列基板。该显示装置可以为手机屏幕、平板电脑屏幕或者其他类型的显示装置。由于该显示装置具有上述阵列基板实施方式所描述的任意一种阵列基板，因此具有相同的有益效果，本公开在此不再赘述。
需要说明的是，尽管在附图中以特定顺序描述了本公开中阵列基板的制备方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (16)

1.一种阵列基板，包括：
衬底基板；
像素层，设于所述衬底基板的一侧，包括第一子像素、第二子像素和第三子像素；
有机层，设于所述像素层远离所述衬底基板的一侧；所述有机层远离所述衬底基板的表面设置有与所述第一子像素交叠的第一凹槽；
彩膜层，设于所述有机层远离所述衬底基板的表面，包括与所述第一子像素交叠的第一色阻单元、与所述第二子像素交叠的第二色阻单元和与所述第三子像素交叠的第三色阻单元；其中，所述第一色阻单元至少部分容置于所述第一凹槽中。
2.根据权利要求1所述的阵列基板，其中，所述第一色阻单元远离所述衬底基板的表面与所述衬底基板的距离、所述第二色阻单元远离所述衬底基板的表面与所述衬底基板的距离和所述第三色阻单元远离所述衬底基板的表面与所述衬底基板的距离，依次增大。
3.根据权利要求2所述的阵列基板，其中，所述有机层远离所述衬底基板的表面还设置有与所述第二子像素交叠的第二凹槽；所述第一凹槽的深度大于所述第二凹槽的深度；
其中，所述第二色阻单元至少部分容置于所述第二凹槽中。
4.根据权利要求1～3任意一项所述的阵列基板，其中，所述第一子像素为红色子像素；所述第二子像素为蓝色子像素；所述第三子像素为绿色子像素。
5.根据权利要求1～3任意一项所述的阵列基板，其中，所述阵列基板还包括：
触控功能层，设于所述像素层远离所述衬底基板的一侧；
所述有机层设于所述触控功能层远离所述衬底基板的一侧。
6.根据权利要求3所述的阵列基板，其中，所述第一凹槽在所述衬底基板上的正投影，位于所述第一子像素在所述衬底基板的正投影内；
和/或，所述第二凹槽在所述衬底基板上的正投影，位于所述第二子像素在所述衬底基板的正投影内。
7.根据权利要求3所述的阵列基板，其中，所述第一子像素在所述衬底基板上的正投影，位于所述第一凹槽在所述衬底基板的正投影内；
和/或，所述第二子像素在所述衬底基板上的正投影，位于所述第二凹槽在所述衬底基板的正投影内。
8.根据权利要求1～3任意一项所述的阵列基板，其中，所述像素层包括依次层叠于所述衬底基板一侧的像素电极层和像素定义层；所述像素电极层设置有各个子像素的像素电极；所述像素定义层具有与各个所述像素电极一一对应设置的像素开口，所述像素开口暴露对应的所述像素电极的至少部分区域；
所述彩膜层还包括黑矩阵层，所述黑矩阵层设置有与各个色阻单元一一对应的透光窗口；所述色阻单元填充满对应的所述透光窗口；所述第一色阻单元对应的所述透光窗口，与所述第一凹槽交叠；
所述像素电极、所述像素开口、所述色阻单元、所述透光窗口和所述第一凹槽，均为圆形。
9.根据权利要求3所述的阵列基板，其中，所述像素层包括依次层叠于所述衬底基板一侧的像素电极层和像素定义层；所述像素电极层设置有各个子像素的像素电极；所述像素定义层具有与各个所述像素电极一一对应设置的像素开口，所述像素开口暴露对应的所述像素电极的至少部分区域；
所述彩膜层还包括黑矩阵层，所述黑矩阵层设置有与各个色阻单元一一对应的透光窗口；所述色阻单元填充满对应的所述透光窗口；所述第二色阻单元对应的所述透光窗口，与所述第二凹槽交叠；
所述像素电极、所述像素开口、所述色阻单元、所述透光窗口和所述第二凹槽，均为圆形。
10.根据权利要求1～3任意一项所述的阵列基板，其中，所述像素层包括依次层叠于所述衬底基板一侧的像素电极层和像素定义层；所述像素电极层设置有各个子像素的像素电极；所述像素定义层具有与各个所述像素电极一一对应设置的像素开口，所述像素开口暴露对应的所述像素电极的至少部分区域；
所述彩膜层还包括黑矩阵层，所述黑矩阵层设置有与各个所述像素开口一一对应的透光窗口；
所述像素开口在所述衬底基板上的正投影，位于对应的所述透光窗口在所述衬底基板上的正投影内。
11.根据权利要求1～3任意一项所述的阵列基板，其中，所述像素层包括依次层叠于所述衬底基板一侧的像素电极层和像素定义层；所述像素电极层设置有各个子像素的像素电极；所述像素定义层具有与各个所述像素电极一一对应设置的像素开口，所述像素开口暴露对应的所述像素电极的至少部分区域；
所述彩膜层还包括黑矩阵层，所述黑矩阵层设置有与各个所述像素开口一一对应的透光窗口；
所述透光窗口在所述衬底基板上的正投影，位于对应的所述像素开口在所述衬底基板上的正投影内。
12.一种显示装置，包括权利要求1～11任意一项所述的阵列基板。
13.一种阵列基板的制备方法，包括：
提供衬底基板；
在所述衬底基板的一侧形成像素层；所述像素层包括第一子像素、第二子像素和第三子像素；
在所述像素层远离所述衬底基板的一侧形成有机层，所述有机层远离所述衬底基板的表面设置有与所述第一子像素交叠的第一凹槽；
在所述有机层远离所述衬底基板的表面形成与所述第一子像素交叠的第一色阻单元、与所述第二子像素交叠的第二色阻单元和与所述第三子像素交叠的第三色阻单元，以形成彩膜层；其中，所述第一色阻单元至少部分容置于所述第一凹槽中。
14.根据权利要求13所述的阵列基板的制备方法，其中，在形成彩膜层时，依次形成所述第一色阻单元、所述第二色阻单元和所述第三色阻单元。
15.根据权利要求13所述的阵列基板的制备方法，其中，
在所述像素层远离所述衬底基板的一侧形成有机层时，使得所述有机层远离所述衬底基板的表面还设置有与所述第二子像素交叠的第二凹槽；所述第一凹槽的深度大于所述第二凹槽的深度；
在形成所述第二色阻单元时，使得所述第二色阻单元至少部分容置于所述第二凹槽中。
16.根据权利要求13～15任意一项所述的阵列基板的制备方法，其中，所述第一子像素为红色子像素；所述第二子像素为蓝色子像素；所述第三子像素为绿色子像素。
CN202110677096.5A 2021-06-18 2021-06-18 阵列基板及其制备方法、显示装置 Active CN113410276B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110677096.5A CN113410276B (zh) 2021-06-18 2021-06-18 阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110677096.5A CN113410276B (zh) 2021-06-18 2021-06-18 阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN113410276A true CN113410276A (zh) 2021-09-17
CN113410276B CN113410276B (zh) 2024-06-14

Family

ID=77681290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110677096.5A Active CN113410276B (zh) 2021-06-18 2021-06-18 阵列基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN113410276B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114267806A (zh) * 2021-12-15 2022-04-01 武汉华星光电半导体显示技术有限公司 一种显示面板
CN114267807A (zh) * 2021-12-15 2022-04-01 武汉华星光电半导体显示技术有限公司 一种显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001234A (ko) * 2001-06-22 2003-01-06 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 제조 방법
KR20050016508A (ko) * 2002-06-04 2005-02-21 도레이 가부시끼가이샤 액정 표시 장치용 칼라 필터 및 반투과형 액정 표시 장치
KR20060000277A (ko) * 2004-06-28 2006-01-06 엘지.필립스 엘시디 주식회사 컬러필터 기판 및 이를 이용한 액정표시장치
US20090191654A1 (en) * 2008-01-29 2009-07-30 Se-Hwan Yu Method of manufacturing color filter substrate and method of manufacturing thin film transistor substrate
CN111969024A (zh) * 2020-08-28 2020-11-20 京东方科技集团股份有限公司 Oled显示面板、显示装置及显示面板制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001234A (ko) * 2001-06-22 2003-01-06 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 제조 방법
KR20050016508A (ko) * 2002-06-04 2005-02-21 도레이 가부시끼가이샤 액정 표시 장치용 칼라 필터 및 반투과형 액정 표시 장치
KR20060000277A (ko) * 2004-06-28 2006-01-06 엘지.필립스 엘시디 주식회사 컬러필터 기판 및 이를 이용한 액정표시장치
US20090191654A1 (en) * 2008-01-29 2009-07-30 Se-Hwan Yu Method of manufacturing color filter substrate and method of manufacturing thin film transistor substrate
CN111969024A (zh) * 2020-08-28 2020-11-20 京东方科技集团股份有限公司 Oled显示面板、显示装置及显示面板制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114267806A (zh) * 2021-12-15 2022-04-01 武汉华星光电半导体显示技术有限公司 一种显示面板
CN114267807A (zh) * 2021-12-15 2022-04-01 武汉华星光电半导体显示技术有限公司 一种显示面板
WO2023108747A1 (zh) * 2021-12-15 2023-06-22 武汉华星光电半导体显示技术有限公司 显示面板
CN114267807B (zh) * 2021-12-15 2023-08-22 武汉华星光电半导体显示技术有限公司 一种显示面板
CN114267806B (zh) * 2021-12-15 2023-12-01 武汉华星光电半导体显示技术有限公司 一种显示面板

Also Published As

Publication number Publication date
CN113410276B (zh) 2024-06-14

Similar Documents

Publication Publication Date Title
KR102655476B1 (ko) 유기발광 표시장치
CN113270562A (zh) 显示面板和显示装置
US20170294480A1 (en) Dual light emission member, display apparatus having the same and lighting apparatus having the same
CN113410276B (zh) 阵列基板及其制备方法、显示装置
KR20180083469A (ko) 유기발광 표시장치
US20070090350A1 (en) Display device and method for manufacturing the same
JP2017116904A (ja) 表示装置
KR20100001597A (ko) 표시 장치와 그 제조 방법
TW201814880A (zh) 頂部發光型微發光二極體顯示器與底部發光型微發光二極體顯示器及其形成方法
US11437447B2 (en) Display device and manufacturing method thereof
KR20200040303A (ko) 유기 발광 다이오드 디스플레이 패널 및 그 제조 방법
CN111081685B (zh) 显示装置
CN110875346A (zh) 顶部与底部发光型微发光二极管显示器及其形成方法
CN115101534A (zh) 显示基板及其制备方法、显示装置
TWI650855B (zh) 頂部發光型微發光二極體顯示器與底部發光型微發光二極體顯示器及其形成方法
US20210020618A1 (en) Display device
CN113327942A (zh) 显示面板及其制备方法
CN216488148U (zh) 显示面板和显示装置
TW202105000A (zh) 顯示面板
CN116156955A (zh) 显示面板和显示装置
TWI754543B (zh) 顯示裝置
US20230165108A1 (en) Display panel and display device
CN113035913B (zh) 一种显示面板的制备方法、显示面板及显示装置
KR102467218B1 (ko) 표시장치 및 그 제조방법
CN112802832A (zh) 微发光二极体显示装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant