CN113394100A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN113394100A
CN113394100A CN202110313011.5A CN202110313011A CN113394100A CN 113394100 A CN113394100 A CN 113394100A CN 202110313011 A CN202110313011 A CN 202110313011A CN 113394100 A CN113394100 A CN 113394100A
Authority
CN
China
Prior art keywords
layer
barrier layer
semiconductor device
sacrificial
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110313011.5A
Other languages
English (en)
Other versions
CN113394100B (zh
Inventor
周海洋
刘长振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110313011.5A priority Critical patent/CN113394100B/zh
Publication of CN113394100A publication Critical patent/CN113394100A/zh
Application granted granted Critical
Publication of CN113394100B publication Critical patent/CN113394100B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明的一种半导体器件及其制造方法，其通过在牺牲层和第一侧墙之间至少形成有阻挡层，如此则在刻蚀去除牺牲层时，阻挡层能够阻挡刻蚀液侵蚀第一侧墙，进而保证了第一侧墙不会内缩，从而在后续以第一侧墙为掩膜刻蚀控制栅层和浮栅层时，能够避免出现因第一侧墙被侵蚀而导致剩余的控制栅层的宽度变短，从而使控制栅层和浮栅层之间的耦合电容比较低的问题，从而提升半导体器件的整体性能。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件及其制造方法。
背景技术
随着人们生活水平的提高，电子产品的应用越来越广泛，而电子产品中通常会用到各种半导体产品。随着科技的发展及人们需求的增加，人们对半导体产品的性能要求也越来越高。
例如，针对具有存储单元的半导体器件而言，其控制栅和浮栅之间的耦合电容是否足够是检测半导体器件性能的一个重要标准，而基于目前的半导体生产工艺所制备出的半导体器件中由于控制栅宽度较短，而导致控制栅和浮栅之间的耦合电容比较低，从而影响半导体器件的整体性能。
发明内容
本发明的目的在于提供一种半导体器件及半导体制造方法，以解决半导体器件中控制栅和浮栅之间的耦合电容较低的问题。
为解决上述问题，本发明提供一种半导体器件的制造方法，包括，
提供衬底；
在所述衬底上依次形成浮栅材料层和控制栅材料层；
在所述控制栅材料层上形成同层设置的牺牲层、阻挡层和第一侧墙，所述阻挡层至少形成在所述牺牲层和所述第一侧墙之间；
以所述牺牲层、所述阻挡层和所述第一侧墙为掩模，依次刻蚀所述控制栅材料层和所述浮栅材料层，以形成控制栅层和浮栅层；
在所述控制栅层、所述浮栅层和所述第一侧墙的侧边形成字线；
刻蚀去除所述牺牲层，在刻蚀去除所述牺牲层时，所述阻挡层阻挡刻蚀剂侵蚀所述第一侧墙；
以所述第一侧墙为掩模，依次刻蚀所述控制栅层和所述浮栅层。
可选的，所述阻挡层的材料与所述牺牲层不同，且所述阻挡层的密度大于所述第一侧墙的密度。
可选的，靠近所述牺牲层的所述阻挡层的密度大于远离所述牺牲层的所述阻挡层的密度。
可选的，在远离所述牺牲层的方向上，所述阻挡层的密度逐渐降低。
可选的，所述阻挡层的厚度为1nm～5nm。
可选的，所述阻挡层为氧化层，以及，形成所述阻挡层的方法包括：热氧化法、现场水汽生成法。
可选的，所述阻挡层掺杂有氢原子。
可选的，采用湿法刻蚀工艺以刻蚀去除所述牺牲层。
为解决上述技术问题，本发明还提供一种半导体器件，包括衬底、依次设置在所述衬底上的浮栅层和控制栅层、形成在所述控制栅层上且同层设置的第一侧墙和牺牲层以及形成在所述浮栅层、所述控制栅层和所述第一侧墙侧边的字线；所述半导体器件还包括阻挡层，所述阻挡层至少形成在所述牺牲层和所述第一侧墙之间，用于在所述牺牲层被刻蚀去除时阻挡刻蚀剂侵蚀所述第一侧墙。
可选的，所述阻挡层的材料与所述牺牲层不同，且所述阻挡层的密度大于所述第一侧墙的密度。
可选的，靠近所述牺牲层的所述阻挡层的密度大于远离所述牺牲层的所述阻挡层的密度。
可选的，在远离所述牺牲层的方向上，所述阻挡层的密度逐渐降低。
可选的，所述阻挡层的厚度为1nm～5nm。
可选的，所述阻挡层包括至少两层依次设置的隔离层。
本发明的一种半导体器件制造方法，其通过在牺牲层和第一侧墙之间至少形成有阻挡层，如此则在刻蚀去除牺牲层时，阻挡层能够阻挡刻蚀液侵蚀第一侧墙，进而保证了第一侧墙不会内缩，从而在后续以第一侧墙为掩膜刻蚀控制栅层和浮栅层时，能够避免出现因第一侧墙被侵蚀而导致剩余的控制栅层的宽度变短，从而使控制栅层和浮栅层之间的耦合电容比较低的问题，从而提升半导体器件的整体性能。
附图说明
图1是本发明一实施例的半导体器件的结构示意图；
图2是本发明一实施例中的半导体器件的制造方法的流程图；
图3a～3i是本发明一实施例中的半导体器件的制造方法的过程示意图；
其中，附图标记如下：
1-衬底；
2-第一介质层；
3-浮栅层； 30-浮栅材料层；
4-第二介质层；
41-第一氧化层； 410-第一氧化材料层；
42-第一氮化层； 420-第一氮化材料层；
43-第二氧化层； 430-第二氧化材料层；
5-控制栅层； 50-控制栅材料层；
6-牺牲层；
7-阻挡层； 70-阻挡材料层；
8-第一侧墙； 80-第一侧墙材料层；
9-第二侧墙；
91-第三氧化层； 92-第二氮化层；
93-第四氧化层；
10-字线；
100-沟槽； 101-第一开口；
102-第二开口； 103-第三开口。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种半导体器件及半导体制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
图1是本发明一实施例的半导体器件的结构示意图。如图1所示，本实施例中的半导体器件包括衬底1、依次设置在所述衬底1上的浮栅层3和控制栅层 5、形成在所述控制栅层5上且同层设置的第一侧墙8和牺牲层6以及形成在所述浮栅层3、所述控制栅层5和所述第一侧墙侧8边的字线10。所述半导体器件还包括阻挡层7，所述阻挡层7至少形成在所述牺牲层6和所述第一侧墙8之间，用于在所述牺牲层6被刻蚀去除时阻挡刻蚀剂侵蚀所述第一侧墙8。
在本实施例中，由于半导体器件的所述牺牲层6和所述第一侧墙8之间至少形成有所述阻挡层7，如此则在刻蚀去除所述牺牲层6时，所述阻挡层7能够阻挡刻蚀液侵蚀所述第一侧墙8，进而保证了所述第一侧墙8不会内缩，从而在后续以所述第一侧墙8为掩膜刻蚀所述控制栅层5和所述浮栅层3时，能够避免因所述第一侧墙8被侵蚀而出现剩余的所述控制栅层5的宽度变短，而出现的所述控制栅层5和所述浮栅层3之间的耦合电容比较低的问题，从而提升半导体器件的整体性能。
其中，形成衬底1的材料可以包括半导体材料、导体材料或者它们的任意组合；以及，所述衬底1可以为单层结构，也可以为多层结构。例如，所述衬底1可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI 化合物半导体的半导体材料；也可以包括诸如，例如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。
本实施例中，所述阻挡层7的材料与所述牺牲层6不同，且所述阻挡层7 的密度大于所述第一侧墙8的密度。由于所述阻挡层7的材料与所述牺牲层6 的材料不同，则在刻蚀所述牺牲层6时，刻蚀剂对所述牺牲层6和所述阻挡层7 具有较高的刻蚀选择比，避免了所述阻挡层7被刻蚀。此外，当所述阻挡层7 的密度大于所述第一侧墙8的密度时，致密性大的所述阻挡层7能够很好的阻挡所述刻蚀剂的侵蚀，以避免所述第一侧墙8被侵蚀。具体的实施例中，所述牺牲层6和所述第一侧墙8的材料例如可以均选自氧化硅、氮化硅或氮氧化硅中的一种。所述阻挡层7的材料可以为氧化硅或氮化硅。在本实施例中，若所述阻挡层7的材料为氧化硅时，可使用热氧化法或现场水汽法制备所述阻挡层7。
可选实施例中，所述第一侧墙8还可以由至少两层隔离侧墙组成，例如所述第一侧墙8可以包括水平向依次形成的氧化硅层、氮化硅层和氧化硅层(即，ONO层)，所述第一侧墙8的材料以及结构在此不做具体限定。
此外，靠近所述牺牲层6的所述阻挡层7的密度大于远离所述牺牲层6的所述阻挡层7的密度。如此一来，在刻蚀剂侵蚀靠近所述牺牲层6的所述阻挡层7时，靠近所述牺牲层6且比较致密的所述阻挡层7首先被侵蚀，而这部分比较致密的所述阻挡层7能够很好的阻挡了所述刻蚀剂的侵蚀。具体的，所述阻挡层7包括至少两层依次设置的隔离层，以更好的实现阻挡效果，其中，所述至少两层隔离层中靠近所述牺牲层6的所述隔离层的密度，大于远离所述牺牲层6的所述隔离层的密度。
较佳的，在远离所述牺牲层6的方向上，所述阻挡层7的密度逐渐降低，如此以使刻蚀剂的侵蚀速率逐步变化，进而保证了刻蚀的稳定性。
进一步的方案中，所述阻挡层7中还可掺杂有氢原子，所述氢原子与所述阻挡层7的材料形成更加稳定的化学键，进而进一步的增加所述阻挡层7的致密性。具体的，所述阻挡层7靠近所述牺牲层6的部分中的氢原子浓度大于远离所述牺牲层6的部分中的氢原子浓度。较佳的，所述氢原子的浓度在沿远离所述牺牲层6的方向上逐渐递减。
可选的，在本实施例中，所述阻挡层7的厚度为1nm～5nm。以及，所述阻挡层7不仅位于所述牺牲层6和所述第一侧墙8之间，所述阻挡层7还可位于所述控制栅层5和所述第一侧墙8之间，即所述阻挡层7为L型，如此以全方位的保护所述第一侧墙8不被侵蚀。可选的，所述阻挡层7还可仅位于所述侧墙8和所述牺牲层6之间，所述阻挡层7的结构以及位置在此不做具体限定，以实际需求为准。
继续参图1所示，所述半导体器件还包括形成在所述衬底1上的第一介质层2，所述第一介质层2可用于构成隧穿氧化层，所述第一介质层2的材料可以为氧化硅。
进一步的，所述控制栅层5和所述浮栅层3之间还形成有第二介质层4，所述第二介质层4包括依次层叠的第一氧化层41、第一氮化层42以及第二氧化层 43。
以及，所述字线10和所述控制栅层5以及所述浮栅层3之间形成有第二侧墙9，所述第二侧墙9用于使所述字线10和所述控制栅层5、所述浮栅层3相互绝缘。所述第二侧墙9包括依次设置的第三氧化层91、第二氮化层92以及第四氧化层93。其中，所述第一氮化层42、所述第二氧化层43、所述第三氧化层 91和所述第四氧化层93的材料例如可以为氧化硅，所述第一氮化层42以及所述第二氮化层92的材料例如为氮化硅。此外，在本实施例中，所述控制栅层5、所述浮栅层3和所述字线的材料例如为多晶硅。
图2是本发明一实施例中的半导体器件的制造方法的流程图；图3a～3i是本发明一实施例中的半导体器件的制造方法的过程示意图。下面结合附图图3a～图3i对本实施例提供的半导体器件的制造方法其各个步骤进行详细说明。
在步骤S10中，如图3a所示，提供衬底1。
在本实施例中，形成所述衬底1的材料可以包括半导体材料、导体材料或者它们的任意组合；以及，所述衬底1可以为单层结构，也可以为多层结构。例如，所述衬底1可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI化合物半导体的半导体材料；也可以包括诸如，例如Si/SiGe、 Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。
在步骤S20中，继续参图3a所示，在所述衬底1上依次形成浮栅材料层30 和控制栅材料层50。其中，所述浮栅材料层30和所述控制栅材料层50的材料可以为多晶硅。
此外，本实施例中，在形成所述浮栅材料层30之前还包括，在所述衬底1 上形成第一介质材料层20。以及，在形成所述浮栅材料层30之后，所述方法还包括，在所述浮栅材料层30上形成第二介质材料层40，并可使所述控制栅材料层50形成在所述第二介质材料层40上。其中，所述第二介质材料层40包括依次层叠设置的第一氧化材料层410、第一氮化材料层420以及第二氧化材料层 430。其中，所述第一氧化材料层410和所述第二氧化材料层430的材料包括氧化硅，所述第一氮化材料层420的材料包括氮化硅。
步骤S30，如图3b到3e所示，在所述控制栅材料层50上形成同层设置的牺牲层6、阻挡层7和第一侧墙8，所述阻挡层7至少形成在所述牺牲层6和所述第一侧墙8之间。
本实施例中，在所述控制栅材料层50上形成同层设置的所述牺牲层6、所述阻挡层7和所述第一侧墙8的方法包括如下步骤一和步骤二。
在步骤一中，如图3b所示，刻蚀所述牺牲材料层60以形成牺牲层6，并在所述牺牲层6中形成第一开口。在本实施例中，形成所述牺牲层6的方法可以为在所述牺牲材料层60上形成光阻层，以所述光阻层为掩膜刻蚀所述牺牲材料层60以形成所述牺牲层6。可选的，所述牺牲材料层60的材料包括氮化硅或氮氧化硅。
在步骤二中，如图3c～3e所示，至少在所述第一开口101的侧壁上依次形成阻挡层7和第一侧墙8，以及位于所述第一开口101侧壁上的第一侧墙8界定出第二开口102。
其中，形成所述阻挡层7和所述第一侧墙8的方法包括：首先参图3c和3d 所示，形成依次堆叠的阻挡材料层70和第一侧墙材料层80，其中，所述阻挡材料层70形成在所述第一开口101的侧壁、底壁以及所述牺牲层6的顶表面上，所述第一侧墙材料层80形成在所述阻挡材料层70上；接着参考图3d和3e所示，依次刻蚀所述第一侧墙材料层80和所述阻挡材料层70，并保留所述第一侧墙材料层80和所述阻挡材料层70覆盖所述第一开口101侧壁的部分，以形成所述阻挡层7和所述第一侧墙8。本实施例中，可通过干法刻蚀或者湿法刻蚀所述第一侧墙材料层80和所述阻挡材料层70，具体的刻蚀方法在此不做具体限定。
在步骤S40中，如图3e～3g所示，以所述牺牲层6、所述阻挡层7和所述第一侧墙8为掩模，依次刻蚀暴露于所述第二开口102中的控制栅材料层50和所述浮栅材料层30，以形成控制栅层5和浮栅层3。
其中，可通过干法刻蚀或湿法刻蚀以形成所述控制栅层5和所述浮栅层3。此外，形成所述控制栅层5和所述浮栅层3的同时，所述第二开口102延伸至所述控制控制栅层5和所述浮栅层3内以形成第三开口103，所述第二开口102 和所述第三开口103贯穿以形成沟槽100。本实施例中，所述第三开口103还延伸贯穿所述第二介质材料层40。
以及，在形成所述沟槽100之后，所述方法还包括：在所述沟槽100的侧壁上形成第二侧墙9，所述第二侧墙9可以包括依次设置的第三氧化层91、第二氮化层92以及第四氧化层93。其中，所述第三氧化层91和所述第四氧化层 93的材料例如可以为氧化硅，所所述第二氮化层92的材料例如为氮化硅。
在步骤S50中，如图3h所示，在所述沟槽100内形成字线10。
具体的，形成所述字线10的方法可以包括：在所述沟槽100内以及所述牺牲层6顶表面上形成字线材料层，研磨所述字线材料层的顶表面，去除位于所述牺牲层6顶表面上的所述字线材料层，以形成所述字线10，并使所述字线10 与所述牺牲层6顶表面平齐。其中，在本实施例中，所述字线10的材料例如可以为多晶硅。
在步骤S60中，参图3i所示，刻蚀去除所述牺牲层6，在刻蚀去除所述牺牲层6时，所述阻挡层7阻挡刻蚀剂侵蚀所述第一侧墙8，以保证所述第一侧墙 8不会内缩。
本实施例中，刻蚀去除所述牺牲层6的方法为湿法刻蚀。在形成所述阻挡层7时，研磨去除位于所述牺牲层6上的部分所述阻挡材料层70时，并不能充分去除位于所述牺牲层6上的所述阻挡材料层70。如在刻蚀去除所述牺牲层6 之前使用氢氟酸溶液刻蚀去除残留在所述牺牲层6顶表面上的阻挡材料层70，其中，所述氢氟酸溶液中水与氢氟酸的体积比为200:1。之后采用磷酸容易刻蚀去除所述牺牲层6，其中，所述磷酸溶液对所述牺牲层6和所述阻挡层7的刻蚀选择比位于80:1～120：1之间。由于在本实施例中，所述磷酸溶液对所述牺牲层 6相对于所述阻挡层7具有较高的刻蚀选择比，如此一来，则能够在去除所述牺牲层6的前提下而不会使所述阻挡层6被过侵蚀。
在步骤S70中，继续参图3i所示，以所述第一侧墙8为掩膜，依次刻蚀所述控制栅层5和所述浮栅层3。在本实施例中，由于在刻蚀去除所述牺牲层6时，所述阻挡层7能够很好的保护所述第一侧墙8不被侵蚀，进而能够避免出现因所述第一侧墙8被侵蚀，而导致刻蚀后剩余的所述控制栅层5的宽度变短的问题，进而避免发生所述控制栅层5和所述浮栅层3之间的耦合电容比较低的问题，从而提升半导体器件的整体性能。
此外，在该刻蚀过程中，所述阻挡层7仍能很好的阻挡所述刻蚀剂侵蚀所述第一侧墙8。进而进一步的避免发生所述第一侧墙8被侵蚀而导致的所述控制栅层5变短的问题。
进一步的，在本实施例中，在刻蚀所述控制栅层5和所述浮栅层3的同时，还刻蚀去除位于原所述牺牲层6下方的所述第二介质层4和所述第一介质层2。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (14)

1.一种半导体器件的制造方法，其特征在于，包括，
提供衬底；
在所述衬底上依次形成浮栅材料层和控制栅材料层；
在所述控制栅材料层上形成同层设置的牺牲层、阻挡层和第一侧墙，所述阻挡层至少形成在所述牺牲层和所述第一侧墙之间；
以所述牺牲层、所述阻挡层和所述第一侧墙为掩模，依次刻蚀所述控制栅材料层和所述浮栅材料层，以形成控制栅层和浮栅层；
在所述控制栅层、所述浮栅层和所述第一侧墙的侧边形成字线；
刻蚀去除所述牺牲层，在刻蚀去除所述牺牲层时，所述阻挡层阻挡刻蚀剂侵蚀所述第一侧墙；
以所述第一侧墙为掩模，依次刻蚀所述控制栅层和所述浮栅层。
2.如权利要求1所述的一种半导体器件的制造方法，其特征在于，所述阻挡层的材料与所述牺牲层不同，且所述阻挡层的密度大于所述第一侧墙的密度。
3.如权利要求1所述的一种半导体器件的制造方法，其特征在于，靠近所述牺牲层的所述阻挡层的密度大于远离所述牺牲层的所述阻挡层的密度。
4.如权利要求3所述的一种半导体器件的制造方法，其特征在于，在远离所述牺牲层的方向上，所述阻挡层的密度逐渐降低。
5.如权利要求1所述的一种半导体器件的制造方法，其特征在于，所述阻挡层的厚度为1nm～5nm。
6.如权利要求1所述的一种半导体器件的制造方法，其特征在于，所述阻挡层为氧化层，以及，形成所述阻挡层的方法包括：热氧化法或现场水汽生成法。
7.如权利要求1所述的一种半导体器件的制造方法，其特征在于，所述阻挡层掺杂有氢原子。
8.如权利要求1所述的一种半导体器件的制造方法，其特征在于，采用湿法刻蚀工艺以刻蚀去除所述牺牲层。
9.一种半导体器件，其特征在于，包括衬底、依次设置在所述衬底上的浮栅层和控制栅层、形成在所述控制栅层上且同层设置的第一侧墙和牺牲层以及形成在所述浮栅层、所述控制栅层和所述第一侧墙侧边的字线；所述半导体器件还包括阻挡层，所述阻挡层至少形成在所述牺牲层和所述第一侧墙之间，用于在所述牺牲层被刻蚀去除时阻挡刻蚀剂侵蚀所述第一侧墙。
10.如权利要求9所述的半导体器件，其特征在于，所述阻挡层的材料与所述牺牲层不同，且所述阻挡层的密度大于所述第一侧墙的密度。
11.如权利要求9所述的半导体器件，其特征在于，靠近所述牺牲层的所述阻挡层的密度大于远离所述牺牲层的所述阻挡层的密度。
12.如权利要求11所述的半导体器件，其特征在于，在远离所述牺牲层的方向上，所述阻挡层的密度逐渐降低。
13.如权利要求9所述的半导体器件，其特征在于，所述阻挡层的厚度为1nm～5nm。
14.如权利要求9所述的半导体器件，其特征在于，所述阻挡层包括至少两层依次设置的隔离层。
CN202110313011.5A 2021-03-24 2021-03-24 半导体器件及其制造方法 Active CN113394100B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110313011.5A CN113394100B (zh) 2021-03-24 2021-03-24 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110313011.5A CN113394100B (zh) 2021-03-24 2021-03-24 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN113394100A true CN113394100A (zh) 2021-09-14
CN113394100B CN113394100B (zh) 2024-04-12

Family

ID=77617543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110313011.5A Active CN113394100B (zh) 2021-03-24 2021-03-24 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN113394100B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7390750B1 (en) * 2004-03-23 2008-06-24 Cypress Semiconductor Corp. Method of patterning elements within a semiconductor topography
CN105261594A (zh) * 2015-09-02 2016-01-20 董业民 自对准分离栅闪存的形成方法
CN109585554A (zh) * 2017-09-29 2019-04-05 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN109767976A (zh) * 2017-11-10 2019-05-17 中芯国际集成电路制造(上海)有限公司 图案化光刻胶、自对准多重图案、半导体器件及制造方法
CN109841507A (zh) * 2017-11-24 2019-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111785723A (zh) * 2020-07-24 2020-10-16 上海华虹宏力半导体制造有限公司 一种分栅式存储器的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7390750B1 (en) * 2004-03-23 2008-06-24 Cypress Semiconductor Corp. Method of patterning elements within a semiconductor topography
CN105261594A (zh) * 2015-09-02 2016-01-20 董业民 自对准分离栅闪存的形成方法
CN109585554A (zh) * 2017-09-29 2019-04-05 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN109767976A (zh) * 2017-11-10 2019-05-17 中芯国际集成电路制造(上海)有限公司 图案化光刻胶、自对准多重图案、半导体器件及制造方法
CN109841507A (zh) * 2017-11-24 2019-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111785723A (zh) * 2020-07-24 2020-10-16 上海华虹宏力半导体制造有限公司 一种分栅式存储器的制造方法

Also Published As

Publication number Publication date
CN113394100B (zh) 2024-04-12

Similar Documents

Publication Publication Date Title
CN107833891B (zh) 半导体器件及其制造方法
KR101910129B1 (ko) 반도체 소자 및 그 형성 방법
CN107180832B (zh) 闪存结构及其形成方法
EP0981158A2 (en) Method of forming buried strap for trench capacitor
JP2001196476A (ja) 半導体装置及びその製造方法
KR100744071B1 (ko) 벌브형 리세스 게이트를 갖는 반도체 소자의 제조방법
US20070020975A1 (en) Wiring structure of a semiconductor device and method of forming the same
CN111162079B (zh) 选择性外延结构的形成方法及3d存储器件制造方法
US6566236B1 (en) Gate structures with increased etch margin for self-aligned contact and the method of forming the same
TW200428578A (en) Semiconductor device having trench isolation
CN113394100B (zh) 半导体器件及其制造方法
JP4891864B2 (ja) ビット線コンタクトプラグを形成する方法
KR100898674B1 (ko) 반도체 소자의 제조 방법
TWI395290B (zh) 快閃記憶體及其製造方法
KR20050066879A (ko) 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법
KR101150463B1 (ko) 반도체 소자 및 그 제조 방법
KR100646965B1 (ko) 플래시 메모리 소자의 제조 방법
JP2009032982A (ja) 半導体装置の製造方法及び半導体装置
TW406412B (en) Manufacture the DRAM cell capacitor
KR100894771B1 (ko) 플래시 메모리 소자의 제조 방법
US7148108B2 (en) Method of manufacturing semiconductor device having step gate
US20220328495A1 (en) Method for manufacturing memory and memory
EP1770772B1 (en) Process for manufacturing a non-volatile memory device
KR100579851B1 (ko) 반도체 소자의 분리 방법
KR100745058B1 (ko) 반도체 소자의 셀프 얼라인 콘택홀 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant