CN113394085B - 离子注入方法 - Google Patents
离子注入方法 Download PDFInfo
- Publication number
- CN113394085B CN113394085B CN202110654050.1A CN202110654050A CN113394085B CN 113394085 B CN113394085 B CN 113394085B CN 202110654050 A CN202110654050 A CN 202110654050A CN 113394085 B CN113394085 B CN 113394085B
- Authority
- CN
- China
- Prior art keywords
- opening
- layer
- ion implantation
- oxide layer
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005468 ion implantation Methods 0.000 title claims abstract description 152
- 238000000034 method Methods 0.000 title claims abstract description 86
- 238000002513 implantation Methods 0.000 claims abstract description 98
- 150000004767 nitrides Chemical class 0.000 claims abstract description 70
- 239000004065 semiconductor Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 229920002120 photoresistant polymer Polymers 0.000 claims description 99
- 238000005530 etching Methods 0.000 claims description 43
- 150000002500 ions Chemical class 0.000 claims description 38
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 238000003475 lamination Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 40
- 238000013461 design Methods 0.000 abstract description 8
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 239000002019 doping agent Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000001994 activation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 239000000376 reactant Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 208000037408 Device failure Diseases 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- -1 p-type or n-type Chemical class 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Computer Hardware Design (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及一种离子注入方法。所述离子注入方法在形成注入掩膜的过程中，在半导体基底上先形成ONO叠层，然后依次刻蚀其中的第二氧化层和氮化层而第二开口，当所述第二开口的深度满足离子注入要求时，以具有第二开口的ONO叠层作为注入掩膜。在获得第二开口的过程中，以垂直于半导体基底上表面的角度刻蚀第二氧化层和氮化层，从而得到的第二开口的垂直性好，形貌易于控制，有助于提高离子注入的精度，便于满足小线宽器件设计的形貌控制要求，而且，ONO叠层的膜稳定性好，即使为了满足高能离子注入而厚度设置得较大时也不容易倒塌，可以满足小线宽和/或高能离子注入的工艺需求。
Description
技术领域
本发明涉及半导体工艺技术，尤其涉及一种离子注入方法。
背景技术
离子注入是半导体器件制程中的常用工艺，离子注入通常由离子注入设备按照一定能量以及注入密度从半导体基底的正面或者背面向基底内的预设区域注入掺杂物离子，在半导体结构中形成离子掺杂区。根据导电类型不同，掺杂物离子例如为n型掺杂离子(如磷(P)或砷(As))或者p型掺杂离子(如硼(B)或二氟化硼(BF2))。为了限定离子注入的范围，通常在离子注入时采用图形化的光刻胶作为注入掩膜(即离子注入的阻挡层)。
然而，随着技术的发展，器件结构向集成度更高的设计推进，对工艺能实现的最小线宽(或称关键尺寸，CD)的要求越来越高(例如需在0.35微米以下)。在制作某些半导体器件时，还需采用高能离子注入以增加离子注入的深度。例如，单光子雪崩二极管的器件结构目前由平面结构逐步发展成垂直结构，垂直结构下器件尺寸减小，为了有效降低器件的暗计数率，提升器件性能，PN结被设计在很深的硅衬底中，为了隔开相邻的器件区，在衬底中需要形成很深的阱区，该阱区可能需要用到1000keV以上的高能离子注入。在这种情况下，继续仅采用光刻胶制作注入掩膜已不容易满足对离子注入品质的要求，原因在于：一方面，对于厚度能够满足离子注入阻挡需求的光刻胶层来说，在通过曝光和显影工序进行图形化后，光刻胶层的侧壁相对于基底表面的垂直度不好，图形精度较差，导致所限定的离子注入区域的精度较差，不利于满足线宽要求；另一方面，在进行高能离子注入时，作为注入掩膜的光刻胶层的厚度随着注入深度的提高而增加，而形成稳定的厚光刻胶层对光刻胶的材料特性要求很高，不仅容易因垂直度不好而影响离子注入区域的精度，而且在形成小线宽图形时，光刻胶层那些深宽比很大的部分容易发生倒塌，进而会引起器件缺陷。
可见，离子注入的质量对所制作的器件的品质来说非常关键，目前仅采用光刻胶作为注入掩膜的方式已不能满足小线宽和/或高能离子注入的工艺需求，制约着器件品质的提升。
发明内容
本发明提供了一种离子注入方法，相对于仅利用光刻胶作为注入掩膜的方式来说，更能够满足小线宽和/或高能离子注入的工艺需求，有助于提升器件品质。
本发明提供的离子注入方法包括在半导体基底上形成注入掩膜的步骤，所述注入掩膜的形成步骤包括：
在所述半导体基底上形成ONO叠层，所述ONO叠层包括从下至上依次叠加的第一氧化层、氮化层和第二氧化层；
以垂直于所述半导体基底上表面的角度刻蚀所述第二氧化层，以在所述第二氧化层中形成贯穿所述第二氧化层且露出所述氮化层的第一开口；
从第一开口继续向下刻蚀以基于所述第一开口形成第二开口，所述第二开口贯穿所述第二氧化层和所述氮化层且露出所述第一氧化层；
其中，当所述第二开口的深度满足离子注入要求时，以具有所述第二开口的ONO叠层作为所述注入掩膜。
可选的，在形成所述ONO叠层的步骤中，调节所述氮化层和/或所述第二氧化层的厚度，使得所述第二开口的深度满足离子注入要求。
可选的，所述氮化层的厚度为1μm～2μm，所述第二氧化层的厚度为
可选的，所述氮化层的厚度为所述第二氧化层的厚度为1μm～4μm。
可选的，所述第一氧化层的厚度为
可选的，当所述第二开口的深度小于离子注入要求的深度时，在形成所述第二开口后，所述注入掩膜的形成步骤还包括：在所述半导体基底上形成光刻胶层，所述光刻胶层填满所述第二开口且上表面高于所述第二氧化层的上表面；对所述光刻胶层进行曝光和显影处理，以基于所述第二开口形成第三开口，所述第三开口贯穿所述光刻胶层、所述第二氧化层和所述氮化层且露出所述第一氧化层；其中，调整所述光刻胶层的厚度使得所述第三开口的深度满足离子注入要求，以具有所述第三开口的所述ONO叠层和所述光刻胶层整体作为所述注入掩膜。
可选的，所述第三开口包括位于所述ONO叠层中的第二开口和与所述第二开口连通且位于所述光刻胶层中的光刻胶孔，所述光刻胶孔的底部至少露出部分所述第二氧化层的上表面。
可选的，所述光刻胶孔底部露出的所述第二氧化层的上表面为内侧与所述第二开口侧壁连接的环形面。
可选的，所述环形面的宽度大于且小于/>
可选的，所述第二开口的最小内径小于或等于0.5μm。
可选的，所述离子注入方法还包括利用所述注入掩膜对所述半导体基底进行离子注入的步骤，以及在离子注入结束后去除所述注入掩膜的步骤。
如上所述，本发明提供的离子注入方法，在形成注入掩膜的过程中，在半导体基底上先形成ONO叠层，然后依次刻蚀其中的第二氧化层和氮化层，形成贯穿所述第二氧化层和所述氮化层且露出所述第一氧化层的第二开口，当所述第二开口的深度满足离子注入要求时，以具有所述第二开口的ONO叠层作为注入掩膜。在获得第二开口的过程中，以垂直于所述半导体基底上表面的角度刻蚀第二氧化层，接着刻蚀所述氮化层，第二氧化层起到了掩膜作用，从而得到的第二开口的垂直性好，形貌易于控制，有助于提高离子注入的精度，便于满足小线宽器件设计的形貌控制要求，而且，相对于光刻胶层来说，ONO叠层的膜稳定性好，即使为了满足高能离子注入而厚度设置得较大时也不容易倒塌，可以满足小线宽和/或高能离子注入的工艺需求，有助于提升器件品质。
附图说明
图1A至图1E是本发明一实施例的离子注入方法中注入掩膜的形成过程的剖面示意图。
图1F是利用图1E所示的注入掩膜对半导体基底实施离子注入的剖面示意图。
图1G是去除图1E所示的注入掩膜后的剖面示意图。
图2A至图2F是本发明一实施例的离子注入方法中注入掩膜的形成过程的剖面示意图。
图2G是利用图2F所示的注入掩膜对半导体基底实施离子注入的剖面示意图。
图2H是去除图2F所示的注入掩膜后的剖面示意图。
附图标记说明：
100、102-半导体基底；200、202-ONO叠层；210、211-第一氧化层；220、221-氮化层；230、231-第二氧化层；200a、202a-第一开口；200b、202b-第二开口；300-光刻胶层；202c-第三开口；100a、102a-离子掺杂区。
具体实施方式
以下结合附图和具体实施例对本发明的离子注入方法作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。应当理解，说明书的附图均采用了非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在半导体器件的制作过程中，通过离子注入向半导体基底中注入离子，以形成不同功能的离子掺杂区，功能不同的离子掺杂区的注入区范围、注入深度及离子掺杂浓度可能有所不同。在执行离子注入时，为了满足相应的注入区范围、注入深度及离子掺杂浓度的要求，需设置用来限定注入区范围的注入掩膜的图形以及注入能量、注入密度等参数，其中，注入掩膜需要依照注入能量的高低而形成为适合的厚度。本发明以下描述的实施例中，采用ONO叠层结构来制作注入掩膜，具有垂直性好和膜稳定性好的优点，可以满足小线宽器件设计的形貌控制要求，且厚度较大时也不容易倒塌。
根据离子注入要求，一些实施例可选择仅采用具有下述的第二开口的ONO叠层作为注入掩膜的方式(如下面的实施例一)，这种情况例如可通过适当设置ONO叠层的上面两层的厚度使得ONO叠层的总厚度满足离子注入要求的厚度。另外，还有一些情况，例如当要进行的离子注入需要的注入掩膜厚度较大或者ONO叠层的制作难度较高或耗时过长时，本发明另外的实施例(如下面的实施例二)不是将具有所述第二开口的ONO叠层直接作为注入掩膜，而是在形成具有所述第二开口的ONO叠层后，再在上方形成一定厚度的光刻胶层，并且通过对光刻胶层进行图形化，使得在第二开口位置形成深度更大的第三开口，并将具有所述第三开口的所述ONO叠层和所述光刻胶层整体作为所述注入掩膜，其中通过调整所述光刻胶层的厚度可使得所述第三开口的深度满足离子注入要求。对于同样厚度的注入掩膜，后一种注入掩膜形成方法可以降低ONO叠层的制作难度，提高工艺效率，尤其适合于要进行的离子注入能量高、从而要求注入掩膜的厚度较大(如3μm以上)的情况。
本发明对于要在其上形成注入掩膜的半导体基底的材质和具体结构不作限定。所述半导体基底可以是各种能够通过离子注入在其中预设区域形成离子掺杂区的基底。所述半导体基底可以设置为或者包括含硅或锗的衬底，所述衬底上可形成有掺杂的外延层、梯度半导体层和位于不同类型的其它半导体层上面的半导体层(例如锗硅层上的硅层)。所述半导体基底可能已经过诸如沉积、刻蚀、离子注入等半导体工艺的处理，因而在半导体基底中可形成有若干离子掺杂区，且仍需要通过离子注入工艺形成另外的离子掺杂区。
待进行的离子注入可以是对离子注入精度要求较高(如离子注入区的关键尺寸(或者最小线宽)小于或等于0.8μm，甚至小于0.5μm，例如仅0.2μm)的离子注入，或者，要进行的是高能量注入(例如注入能量大于等于1000keV)故对注入掩膜的厚度要求较高，或者，待进行的离子注入既属于高能量注入而且注入区域(或者离子注入开口)的关键尺寸较小。但本发明不限于此，本发明的离子注入方法中得到的注入掩膜也可以用于注入能量不是很高或者注入区关键尺寸较大的离子掺杂区的形成，所述注入掩膜仍然具有注入精度高、不容易倒塌的优点，有助于器件品质的提升。
以下分别通过两个实施例对本方面的离子注入方法进行说明。需要说明的是，所述实施例仅是制造和应用本发明的示例性的具体实施方式，并不构成在制造和应用本发明时的范围限制。在某些实施方式下，下述实施例中的技术特征也可以相互关联、启发，以构成新的实施例。
实施例一
图1A至图1E是本发明一实施例的离子注入方法中注入掩膜的形成过程的示意图。以下先参照图1A至图1E对本实施例的离子注入方法进行说明。
图1A为在半导体基底上形成ONO叠层后的剖面示意图。参照图1A，在进行离子注入前，为了形成注入掩膜，首先在半导体基底100上形成ONO叠层200，所述ONO叠层200包括从下至上依次叠加的第一氧化层210、氮化层220和第二氧化层230。
第一氧化层210例如为氧化硅，氮化层220例如为氮化硅，第二氧化层230例如为氧化硅。第一氧化层210、氮化层220和第二氧化层230可以通过化学气相沉积工艺形成。第一氧化层210也可以通过热氧化工艺形成。第一氧化层210的厚度约用于在后续刻蚀以及离子注入时保护半导体基底100表面，并且，第一氧化层210还可用于在刻蚀上方的氮化层220的过程中作为刻蚀停止层。
对于氮化层220，其厚度可以根据离子注入要求生长的厚一点，以阻挡注入离子穿过，但是，由于通常利用炉管进行化学气相沉积时，氮化硅成膜速率较低，相对于氧化硅，形成同样较厚的氮化硅的时间更长，而且氮化硅的应力相较于氧化硅大很多，过厚的氮化硅容易使下方基底发生翘曲。故而，可根据要进行的离子注入对注入掩膜的要求以及成膜效率、应力等因素进行考量，设置氮化层220的厚度。
第二氧化层230覆盖在氮化层220表面，第二氧化层230可以作为刻蚀氮化层220时的掩膜，有助于控制氮化层的形貌，提高刻蚀精度，第二氧化层230另外也用于阻挡离子注入。
因为要进行的离子注入的预设深度是已知的，注入掩膜的厚度可根据后续要进行的离子注入对注入掩膜的要求(称为离子注入要求)来设定，所述离子注入要求包括对注入掩膜的厚度(因为影响离子阻隔能力)、限定出的离子注入区的精度(因为影响最小线宽设计)等的要求。本实施例中，设定注入掩膜需要达到的厚度可以通过设置合适厚度的ONO叠层满足，且其中的氮化硅层基本不会产生成膜时间过长或者明显的基底翘曲的问题。具体的，根据离子注入要求，在形成所述ONO叠层200的步骤中，调节所述氮化层220和/或所述第二氧化层230的厚度，使得所述氮化层220和所述第二氧化层230的总厚度大于或等于离子注入要求的掩膜厚度，离子注入要求的掩膜厚度例如为1μm。作为示例，所述氮化层220的厚度约1μm～2μm，所述第二氧化层230的厚度约可见对阻隔离子注入起主要作用的是氮化层220。本发明不限于此，在另一实施例中，可以设置所述第二氧化层230具有远大于氮化层220的厚度，从而主要利用第二氧化层230阻隔离子的注入，或者，也可以设置第二氧化层230和氮化层230的厚度相对较为接近，从而均起到较为重要的阻隔离子注入的作用。
接下来介绍形成离子注入开口的过程，所述离子注入开口指的是在进行离子注入时被注入掩膜暴露出的区域。本实施例中，所述离子注入开口通过去除部分上下叠加的第二氮化层230和氮化层220形成，因而所述离子注入开口贯穿第二氧化层230和氮化层220且露出下方的第一氧化层210(第一氧化层210的部分厚度也可以被去除)。
图1B为在ONO叠层上形成图形化的光刻胶后的剖面示意图。参照图1B，为了限定要去除的第二氧化层230的范围，在ONO叠层200的上表面涂敷光刻胶并通过曝光显影，使光刻胶图形化。图形化后的光刻胶(如图1B中“PR”所在区域)作为刻蚀下方第二氧化层230的掩膜。本实施例中，被光刻胶暴露的第二氧化层部分覆盖要形成的离子注入开口的范围。
图1C为刻蚀第二氧化层后的剖面示意图。参照图1C，接着，以垂直于半导体基底100上表面的角度刻蚀第二氧化层230，以形成贯穿所述第二氧化层230且露出氮化层220的第一开口200a。为了确保刻蚀角度，在第二氧化层230上形成图形化的光刻胶后(如图1B所示)，利用各向异性的干法刻蚀刻蚀第二氧化层230，具体以垂直于所述半导体基底100上表面的角度进行刻蚀，以确保刻蚀形成的第一开口200a的侧壁基本垂直于半导体基底上表面(二者夹角例如在89°～90°的范围)，这样有助于提高离子注入的精度。由于氮化硅和氧化硅具有较高的刻蚀选择比，在刻蚀第二氧化层230的工艺中可利用氮化层220以作为刻蚀阻挡层，当然，不排除仍可能有较小厚度的氮化层220在刻蚀第二氧化层230的工艺中被去除，尤其是当刻蚀第二氧化层230的工艺设置了较长的过刻蚀时间的情况下。
图1D为去除第二氧化层上的光刻胶后的剖面示意图。参照图1D，在形成第一开口200a的过程中，第二氧化层230上的光刻胶也会被损耗导致不足以再作为掩膜使用，而且光刻胶在干法刻蚀过程中容易形成聚合物反应物，对后续工艺不利，故在进一步刻蚀氮化层220之前，将第二氧化层230上残留的光刻胶及可能存在的聚合物反应物去除。
图1E为刻蚀氮化层后的剖面示意图。参照图1E，接着，从第一开口200a继续向下刻蚀以基于所述第一开口200a形成第二开口200b，所述第二开口200b贯穿第二氧化层230和氮化层220且露出第一氧化层210。
形成第二开口200b的过程主要是刻蚀氮化层220的过程，而图形化后的第二氧化层230可作为刻蚀氮化层220的工艺的掩膜使用，第一氧化层210则可作为刻蚀氮化层220的工艺需要的刻蚀阻挡层。为了确保刻蚀的垂直度，优选形成第二开口200b的过程仍然采用干法刻蚀，具体以垂直于半导体基底100上表面的角度进行干法刻蚀，以确保刻蚀形成的第二开口200b的侧壁基本垂直于半导体基底100的上表面。进一步的，刻蚀第二氧化层230和氮化层220的干法刻蚀可以在同一干刻设备腔体内进行，只需要在第二氧化层230刻蚀结束后将刻蚀条件(如刻蚀气体种类、流量、腔内压强等)转换为刻蚀氮化层220所需的刻蚀条件即可，使两次刻蚀连续进行可以节约工艺时间。
在刻蚀氮化层220的工艺结束后，原来第一开口200a位置形成了更深的开口，称为第二开口200b。由于直接以图形化的第二氧化层230作为掩膜刻蚀形成第二开口200b，第二开口200b与第一开口200a的尺寸基本一致，例如第二开口200b的最小内径在0.8μm以下，甚至0.5μm以下。在刻蚀氮化层220的过程中，仍可能有较小厚度的第一氧化层210也被去除，只要剩余的第一氧化层210可以在后续离子注入时保护半导体基底100表面即可。
经过上述步骤，形成了本实施例的注入掩膜，此处以具有所述第二开口200b的ONO叠层200作为所述注入掩膜，第二开口200b为离子注入开口。
本实施例的离子注入方法可包括利用上述注入掩膜进行离子注入的步骤。图1F是利用图1E所示的注入掩膜对半导体基底100实施离子注入的剖面示意图。参照图1F，在离子注入时，掺杂物离子通过第二开口200b进入半导体基底100内，掺杂离子例如是p型或者n型，图1F以p型离子为例，字母p表示p型离子。具体离子注入时采用的离子类型、注入能量大小、注入密度等条件可根据具体离子注入的需求设置，此处不再赘述。本实施例中，利用ONO叠层200达到满足离子注入要求的掩膜厚度，在进行离子注入时，由于第二开口200b的垂直性好，有助于提高离子注入的精度，便于满足小线宽器件设计的形貌控制要求，此外，相对于光刻胶，ONO叠层200的膜稳定性更好，即使厚度较大时也不容易倒塌，有助于降低器件不良风险，提升器件品质。
本实施例的离子注入方法可包括在离子注入完成后去除注入掩膜的步骤。图1G是去除图1E所示的注入掩膜后的剖面示意图。作为示例，可以先采用针对氮化硅的湿法蚀刻去除氮化层220，同时氮化层220上的第二氧化层230也被去除，在蚀刻氮化硅的过程中，第一氧化层210可以保护半导体基底100。然后，再利用干法蚀刻或者湿法蚀刻去除第一氧化层210，由于第一氧化层210较薄，通过控制蚀刻时间可以避免损伤半导体基底100表面。
此外，参照图1G，在去除注入掩膜后，所述离子注入方法还可包括进行离子激活处理而在半导体基底100中形成离子掺杂区100a的步骤。具体可以通过在800℃～1100℃左右的高温下对半导体基底100进行退火，以将半导体基底100内的掺杂离子激活，通过激活处理，掺杂离子在半导体基底100内扩散并逐渐稳定。
实施例二
本实施例的离子注入方法相对于实施例一的差异主要体现于注入掩膜的形成过程。具体而言，本实施例基于离子注入要求、氮化硅的应力以及工艺效率的考量，相对于实施例一的方案，氮化层220的厚度可以降低，另外在形成位于ONO叠层中的第二开口的基础上，增加光刻胶层作为注入掩膜的一部分，并得到较第二开口深度更大的第三开口，以第三开口作为离子注入开口。在离子注入需要的注入掩膜的深度不变的情况下，相对于仅利用ONO叠层作为注入掩膜的情形，可以在确保注入掩膜整体的垂直性及膜稳定性的基础上，使氮化层需要的沉积时间缩短，从而提高工艺效率，而且可以降低由于氮化硅应力而导致半导体基底发生翘曲的风险。以下结合附图对本实施例的离子注入方法作具体说明。
图2A至图2G是本发明一实施例的离子注入方法中注入掩膜的形成过程的剖面示意图。具体的，图2A为在半导体基底上形成ONO叠层后的剖面示意图。参照图2A，在进行离子注入前，为了形成注入掩膜，首先在半导体基底102上形成ONO叠层202，所述ONO叠层202包括从下至上依次叠加的第一氧化层211、氮化层221和第二氧化层231。第一氧化层211例如为氧化硅，氮化层221例如为氮化硅，第二氧化层231例如为氧化硅。所述第一氧化层211的厚度约所述氮化层221的厚度约/>所述第二氧化层231的厚度约1μm～4μm。更具体的，第二氧化层231的厚度约3μm～4μm。本实施例中，第二氧化层231的厚度远大于氮化层221的厚度，因而第二氧化层231在离子注入时起主要的阻挡作用，氮化层221可以于在刻蚀第二氧化层231时用作刻蚀停止层。
图2B为在ONO叠层上形成图形化的光刻胶后的剖面示意图。参照图2B，接着，在ONO叠层202上涂敷光刻胶(PR)并进行曝光显影，使光刻胶图形化，图形化后的光刻胶作为刻蚀下方第二氧化层231的掩膜。被光刻胶暴露的第二氧化层部分的范围可按照为要形成的离子注入开口的范围设置。然而，本实施例中，考虑到后续要在ONO叠层202上形成光刻胶层以增加注入掩膜的厚度，为了确保ONO叠层202上的光刻胶层在按照离子注入开口图形化后，不容易倒塌，如图2B所示，用来作为刻蚀第二氧化层231的掩膜的光刻胶在图形化时，按照较离子注入开口稍小的尺寸设置开口，相对于离子注入开口的设置范围，被光刻胶暴露的第二氧化层部分从外至内以均匀或者非均匀的宽度内缩适当距离，以防止后续位于ONO叠层202上的光刻胶层发生倒塌。
图2C为刻蚀第二氧化层后的剖面示意图。参照图2C，接着，以垂直于所述半导体基底102上表面的角度刻蚀第二氧化层231，以形成贯穿所述第二氧化层231且露出所述氮化层221的第一开口202a。形成所述第一开口202a的方法与实施例一类似，此处不再赘述。
图2D为刻蚀氮化层后的剖面示意图。参照图2D，在ONO叠层202中形成第一开口202a后，接着将第二氧化层231上残留的光刻胶及可能存在的聚合物反应物去除，然后，从第一开口202a继续向下刻蚀以基于所述第一开口202a形成第二开口202b，所述第二开口202b贯穿第二氧化层231和氮化层221且露出第一氧化层211。第二开口202b的形成方法与实施例一类似，此处不再赘述。
图2E为在具有第二开口的ONO叠层上形成光刻胶层后的剖面示意图。参照图2E，本实施例中，设定具有第二开口202b的ONO叠层202不满足离子注入要求的注入掩膜厚度，因此通过在ONO叠层202上还叠加适合厚度的光刻胶层以增加注入掩膜的厚度。具体的，在形成上述第二开口202b后，接着在所述半导体基底102上形成光刻胶层300，未曝光前，所述光刻胶层300填满所述第二开口202b且上表面高于第二氧化层231的上表面。光刻胶层300的上表面例如与水平面平行。
图2F为图形化后的光刻胶层的剖面示意图。参照图2F，接着，对所述光刻胶层300进行曝光和显影处理，以基于所述第二开口202b形成第三开口202c，所述第三开口202c贯穿光刻胶层300、第二氧化层231和氮化层221且露出第一氧化层211，其中，通过在形成光刻胶层300的步骤中调整所述光刻胶层300的厚度可使得所述第三开口202c的深度满足离子注入要求。本实施例以具有所述第三开口202c的所述ONO叠层202和所述光刻胶层300整体作为注入掩膜。
参照图2D和图2F，所述第三开口202c包括位于ONO叠层202中的第二开口202b和与所述第二开口202b连通且位于所述光刻胶层300中的光刻胶孔(未示出)。一些实施例中，所述第二开口202b和光刻胶孔的大小相同，且均为离子注入开口的大小。然而，本发明不限于此，本实施例采用的优选方案中，第三开口202c中位于下方的第二开口202b设置得较离子注入开口略小，而与第二开口202b连通的光刻胶孔按照离子注入开口的大小形成，也即，至少在某一侧壁位置光刻胶孔与第二开口202b的侧壁是不齐平的，具体在第三开口202c处，ONO叠层202相对于光刻胶300朝向第二开口202b突出一段距离，使得所述光刻胶孔的底部至少露出部分所述第二氧化层231的上表面。这样上宽下窄的设置有助于避免图形化后的光刻胶层300发生倒塌，也有助于避免光刻胶层300的材料掉入第二开口202b内影响离子注入精度。
参照图2F，为了确保图形化后光刻胶层300稳固，所述光刻胶孔底部露出的第二氧化层231的上表面可以是内侧与所述第二开口202b侧壁连接的环形面。所述环形面的宽度可以是均一的或者是变化的。由于过大的宽度会增加离子注入的范围，可能会对器件的最小线宽设置造成影响；而且，后续在进行离子注入时，考虑到从环形面区域注入到半导体基底102中的掺杂物离子与从第二开口202b内注入到半导体基底102中的掺杂物离子形成的掺杂区浓度会存在差异，所述环形面的宽度应根据光刻胶层300的厚度、离子注入开口的尺寸以及要实现的掺杂区浓度综合决定。作为示例，本实施例中，所述光刻胶孔的最小内径小于或等于0.5μm，所述第二开口202b的最小内径小于0.5μm，所述光刻胶孔露出的第二氧化层231的环形面的宽度例如大于且小于/>
经过上述步骤，形成了本实施例的注入掩膜，此处以具有所述第三开口202c的ONO叠层202和光刻胶层300整体作为注入掩膜，第三开口202c为离子注入开口。
本实施例的离子注入方法可包括利用上述注入掩膜进行离子注入的步骤。图2G是利用图2F所示的注入掩膜对半导体基底实施离子注入的剖面示意图。参照图2G，在离子注入时，掺杂物离子通过第三开口202c进入半导体基底102内，掺杂离子例如是p型或者n型，图2G以p型离子为例，字母p表示p型离子。具体离子注入时采用的离子类型、注入能量大小、注入密度等条件可根据具体离子注入的需求设置，此处不再赘述。本实施例中，利用ONO叠层202和光刻胶层300达到满足离子注入要求的掩膜厚度，并且在进行离子注入时，由于第二开口202b的垂直性好，而光刻胶孔的深度较小，光刻胶层300对第三开口202c侧壁垂直性的影响较小，因而相对于仅采用光刻胶层作为注入掩膜的情况，可以提高离子注入的精度，便于满足小线宽器件设计的形貌控制要求。此外，由于光刻胶层300厚度较小，不容易倒塌，并且还可通过使光刻胶孔露出第二氧化层231的部分上表面的方式，进一步降低光刻胶层300倒塌的风险，进而降低器件不良风险，有助于提升器件品质。本实施例由于较实施例一增加了光刻胶层300作为注入掩膜的一部分厚度，相对来说，利用本实施例的注入方法较实施例一容易实现更深的注入深度。
本实施例的离子注入方法可包括在离子注入完成后去除注入掩膜的步骤。图2H是去除图2F所示的注入掩膜后的剖面示意图。参照图2H，作为示例，可以先采用针对氮化硅的湿法蚀刻去除氮化层221，同时氮化层221上的第二氧化层231也被去除，在蚀刻氮化硅的过程中，第一氧化层211可以保护半导体基底102；然后再利用干法蚀刻或者湿法蚀刻去除第一氧化层211，由于第一氧化层较薄，通过控制蚀刻时间可以避免损伤半导体基底表面。
此外，参照图2H，在去除注入掩膜后，所述离子注入方法还可包括进行离子激活处理而在半导体基底102中形成离子掺杂区102a的步骤。具体可以通过在800℃～1100℃左右的高温下对半导体基底102进行退火，以将半导体基底102内的掺杂离子激活，通过激活处理，掺杂离子在半导体基底102内扩散并逐渐稳定。
如上所述，本发明提供的离子注入方法，在形成注入掩膜的过程中，在半导体基底上先形成ONO叠层，然后依次刻蚀其中的第二氧化层和氮化层，形成贯穿所述第二氧化层和所述氮化层且露出所述第一氧化层的第二开口，当所述第二开口的深度满足离子注入要求时，以具有所述第二开口的ONO叠层作为注入掩膜。当所述第二开口的深度不满足离子注入要求时，还可以在ONO叠层上形成一定厚度的光刻胶层来增加注入掩膜的厚度。在获得第二开口的过程中，以垂直于所述半导体基底上表面的角度刻蚀第二氧化层，接着刻蚀所述氮化层，第二氧化层起到了掩膜作用，从而得到的第二开口的垂直性好，形貌易于控制，有助于提高离子注入的精度，便于满足小线宽器件设计的形貌控制要求，而且，相对于光刻胶层来说，ONO叠层的膜稳定性好，即使为了满足高能离子注入而厚度设置得较大时也不容易倒塌，因而更能够满足小线宽和/或高能离子注入的工艺需求，有助于提升器件品质。
本发明实施例还可以包括一种单光子雪崩二极管器件的形成方法，其中采用了上述的本发明的离子注入方法。所述单光子雪崩二极管器件包括半导体衬底、设置于半导体衬底上的外延层(所述外延层例如具有p型离子掺杂，浓度较低)以及在所述外延层中设置的PN结，PN结为垂直结构(指沿半导体衬底的厚度方向设置构成PN结的p型导电区和N型导电区)。为了有效降低器件的暗计数率，提升器件性能，PN结被设置得很深，为了与周围其它器件隔离，在外延层中还设置有包围所述PN结的阱区，所述阱区例如为深p阱且浓度大于外延层原来的p型掺杂的浓度。所述阱区的宽度例如小于0.8μm，深度贯穿外延层的厚度(例如约6μm)，在形成所述阱区时，需要采用高能离子注入，且应避免注入掩膜倒塌造成缺陷，因此可以采用本发明提供的离子注入方法形成所述阱区，基于本发明提供的离子注入方法的优点，所制作的单光子雪崩二极管器件的质量及良率可以得到提高。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (9)
1.一种离子注入方法，其特征在于，包括在半导体基底上形成注入掩膜的步骤，形成所述注入掩膜的步骤包括：
在所述半导体基底上形成ONO叠层，所述ONO叠层包括从下至上依次叠加的第一氧化层、氮化层和第二氧化层；
以垂直于所述半导体基底上表面的角度刻蚀所述第二氧化层，以形成贯穿所述第二氧化层且露出所述氮化层的第一开口；
从第一开口继续向下刻蚀，以基于所述第一开口形成第二开口，所述第二开口贯穿所述第二氧化层和所述氮化层且露出所述第一氧化层；
其中，当所述第二开口的深度满足离子注入要求时，以具有所述第二开口的ONO叠层作为所述注入掩膜；
当所述第二开口的深度小于离子注入要求的深度时，在形成所述第二开口后，所述注入掩膜的形成步骤还包括：
在所述半导体基底上形成光刻胶层，所述光刻胶层填满所述第二开口且上表面高于所述第二氧化层的上表面；
对所述光刻胶层进行曝光和显影处理，以基于所述第二开口形成第三开口，所述第三开口贯穿所述光刻胶层、所述第二氧化层和所述氮化层且露出所述第一氧化层，所述第三开口包括位于所述ONO叠层中的第二开口和与所述第二开口连通且位于所述光刻胶层中的光刻胶孔，所述光刻胶孔的底部至少露出部分所述第二氧化层的上表面，其中，调整所述光刻胶层的厚度使得所述第三开口的深度满足离子注入要求，以具有所述第三开口的所述ONO叠层和所述光刻胶层整体作为所述注入掩膜。
2.如权利要求1所述的离子注入方法，其特征在于，在形成所述ONO叠层的步骤中，调节所述氮化层和/或所述第二氧化层的厚度，使得所述第二开口的深度满足离子注入要求。
3.如权利要求2所述的离子注入方法，其特征在于，所述氮化层的厚度为1μm～2μm，所述第二氧化层的厚度为
4.如权利要求2所述的离子注入方法，其特征在于，所述氮化层的厚度为所述第二氧化层的厚度为1μm～4μm。
5.如权利要求1所述的离子注入方法，其特征在于，所述第一氧化层的厚度为
6.如权利要求1所述的离子注入方法，其特征在于，所述光刻胶孔底部露出的所述第二氧化层的上表面为内侧与所述第二开口侧壁连接的环形面。
7.如权利要求6所述的离子注入方法，其特征在于，所述环形面的宽度大于且小于
8.如权利要求1至7任一项所述的离子注入方法，其特征在于，所述第二开口的最小内径小于或等于0.5μm。
9.如权利要求1至7任一项所述的离子注入方法，其特征在于，所述离子注入方法还包括利用所述注入掩膜对所述半导体基底进行离子注入的步骤，以及在离子注入结束后去除所述注入掩膜的步骤。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110654050.1A CN113394085B (zh) | 2021-06-11 | 2021-06-11 | 离子注入方法 |
| PCT/CN2021/125442 WO2022257323A1 (zh) | 2021-06-11 | 2021-10-21 | 离子注入方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110654050.1A CN113394085B (zh) | 2021-06-11 | 2021-06-11 | 离子注入方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113394085A CN113394085A (zh) | 2021-09-14 |
| CN113394085B true CN113394085B (zh) | 2024-02-27 |
Family
ID=77620610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110654050.1A Active CN113394085B (zh) | 2021-06-11 | 2021-06-11 | 离子注入方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113394085B (zh) |
| WO (1) | WO2022257323A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113394085B (zh) * | 2021-06-11 | 2024-02-27 | 武汉新芯集成电路制造有限公司 | 离子注入方法 |
| CN115799053A (zh) * | 2023-02-08 | 2023-03-14 | 通威微电子有限公司 | 一种高能离子注入方法与半导体器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6562683B1 (en) * | 2000-08-31 | 2003-05-13 | Advanced Micro Devices, Inc. | Bit-line oxidation by removing ONO oxide prior to bit-line implant |
| CN1435869A (zh) * | 2002-01-30 | 2003-08-13 | 旺宏电子股份有限公司 | 制作浅结mos晶体管的方法 |
| TW580729B (en) * | 2001-02-23 | 2004-03-21 | Macronix Int Co Ltd | Method of avoiding electron secondary injection caused by pocket implantation process |
| CN103311101A (zh) * | 2012-03-13 | 2013-09-18 | 台湾积体电路制造股份有限公司 | 制造半导体器件的方法 |
| CN111952328A (zh) * | 2020-09-25 | 2020-11-17 | 上海华力微电子有限公司 | Cmos图像传感器的制作方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6261355A (ja) * | 1985-09-11 | 1987-03-18 | Oki Electric Ind Co Ltd | Ｍｏｓ型半導体素子の製造方法 |
| TW204409B (en) * | 1992-05-27 | 1993-04-21 | United Microelectronics Corp | Fabrication improvement to the code implantation of Mask ROM |
| TW480678B (en) * | 2001-04-13 | 2002-03-21 | Macronix Int Co Ltd | Method for producing nitride read only memory (NROM) |
| JP2003248293A (ja) * | 2002-02-26 | 2003-09-05 | Sony Corp | マスク作成方法 |
| KR100529667B1 (ko) * | 2003-01-09 | 2005-11-17 | 동부아남반도체 주식회사 | 반도체 소자의 트렌치 형성 방법 |
| KR20100045110A (ko) * | 2008-10-23 | 2010-05-03 | 주식회사 동부하이텍 | 씨모스 이미지 센서의 제조 방법 |
| CN105810568A (zh) * | 2016-05-17 | 2016-07-27 | 上海华力微电子有限公司 | 减少零层对准光罩使用的方法 |
| CN108321089B (zh) * | 2017-01-17 | 2021-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112670234A (zh) * | 2020-12-18 | 2021-04-16 | 华虹半导体(无锡)有限公司 | 用于cis器件的隔离区形成方法、半导体器件结构 |
| CN113394085B (zh) * | 2021-06-11 | 2024-02-27 | 武汉新芯集成电路制造有限公司 | 离子注入方法 |
-
2021
- 2021-06-11 CN CN202110654050.1A patent/CN113394085B/zh active Active
- 2021-10-21 WO PCT/CN2021/125442 patent/WO2022257323A1/zh unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6562683B1 (en) * | 2000-08-31 | 2003-05-13 | Advanced Micro Devices, Inc. | Bit-line oxidation by removing ONO oxide prior to bit-line implant |
| TW580729B (en) * | 2001-02-23 | 2004-03-21 | Macronix Int Co Ltd | Method of avoiding electron secondary injection caused by pocket implantation process |
| CN1435869A (zh) * | 2002-01-30 | 2003-08-13 | 旺宏电子股份有限公司 | 制作浅结mos晶体管的方法 |
| CN103311101A (zh) * | 2012-03-13 | 2013-09-18 | 台湾积体电路制造股份有限公司 | 制造半导体器件的方法 |
| CN111952328A (zh) * | 2020-09-25 | 2020-11-17 | 上海华力微电子有限公司 | Cmos图像传感器的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113394085A (zh) | 2021-09-14 |
| WO2022257323A1 (zh) | 2022-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7435659B2 (en) | Method for manufacturing a semiconductor device having an alignment feature formed using an N-type dopant and a wet oxidation process | |
| CN113394085B (zh) | 离子注入方法 | |
| KR101329462B1 (ko) | 격리 영역 형성 방법, 샬로우 트렌치 격리 영역 형성 방법 | |
| US6656815B2 (en) | Process for implanting a deep subcollector with self-aligned photo registration marks | |
| KR100699860B1 (ko) | 웰 구조 형성 과정에서 정렬 키를 형성하는 방법 및 이를이용한 소자 분리 형성 방법 | |
| US10269581B2 (en) | Method of fabricating a semiconductor structure | |
| EP0401786B1 (en) | Method of manufacturing a lateral bipolar transistor | |
| US20050164459A1 (en) | Soft-landing etching method using doping level control | |
| US8809172B2 (en) | Self-aligned patterning for deep implantation in a semiconductor structure | |
| US20070148889A1 (en) | Method for manufacturing a bipolar transisstor | |
| US5946577A (en) | Method of manufacturing semiconductor device | |
| CN114864608A (zh) | 一种自对准隔离结构的形成方法及图像传感器 | |
| KR100817417B1 (ko) | 고전압 씨모스 소자 및 그 제조 방법 | |
| US11527428B2 (en) | Semiconductor device and method of fabrication the same | |
| JP2005005561A (ja) | 半導体装置の製造方法 | |
| CN112074932A (zh) | 制造晶体管的方法 | |
| US5776816A (en) | Nitride double etching for twin well align | |
| JP6585453B2 (ja) | 半導体装置の製造方法 | |
| US7883973B2 (en) | Method of forming semiconductor wells | |
| KR20090069091A (ko) | 오버레이 버니어 형성 방법 | |
| US8148228B2 (en) | Surface patterned topography feature suitable for planarization | |
| KR100835103B1 (ko) | 반도체 장치의 제조 방법 | |
| KR20020083200A (ko) | 반도체 소자의 제조 방법 | |
| JP2023073772A (ja) | 半導体装置の製造方法 | |
| CN115881796A (zh) | 一种sgt器件制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |