CN114864608A - 一种自对准隔离结构的形成方法及图像传感器 - Google Patents
一种自对准隔离结构的形成方法及图像传感器 Download PDFInfo
- Publication number
- CN114864608A CN114864608A CN202110073802.5A CN202110073802A CN114864608A CN 114864608 A CN114864608 A CN 114864608A CN 202110073802 A CN202110073802 A CN 202110073802A CN 114864608 A CN114864608 A CN 114864608A
- Authority
- CN
- China
- Prior art keywords
- isolation structure
- self
- aligned
- semiconductor substrate
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 225
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000012937 correction Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Element Separation (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本申请提供一种自对准隔离结构的形成方法及图像传感器，所述图像传感器包括：半导体衬底；若干第一隔离结构，位于所述半导体衬底中，其中，相邻的两个第一隔离结构定义如上述所述的自对准隔离结构的位置；如上述所述的自对准隔离结构，位于所述相邻的两个第一隔离结构之间的半导体衬底中，所述自对准隔离结构的深度大于所述第一隔离结构的深度。本申请所述的自对准隔离结构的形成方法及图像传感器，使用所述第一隔离结构作为硬掩膜来刻蚀第二沟槽形成自对准隔离结构，可以提高图像传感器的相邻像素单元之间的深沟槽隔离结构的对准精度。
Description
技术领域
本申请涉及图像传感器技术领域，尤其涉及一种自对准隔离结构的形成方法及图像传感器。
背景技术
在图像传感器领域，相邻像素单元之间的电学和光学隔离需要通过深沟槽隔离工艺来实现。该工艺又分为前置深沟槽工艺(F-DTI)和后置深沟槽工艺(B-DTI)。
由于具有可以通过高温工艺改善刻蚀侧壁等优势，前置深沟槽工艺逐渐成为高性能图像传感器的首选方案。
DTI刻蚀往往需要一定厚度的硬掩膜层，尤其当DTI刻蚀深度超过8um时，硬掩膜层的厚度决定了DTI光刻只能采用1um以上的厚光刻胶。这对于DTI图案的解析度以及套刻精确度都是一个挑战。
因此，有必要提供更可靠、更有效的技术方案，来提高前置深沟槽工艺的解析度以及对准精度。
发明内容
本申请提供一种自对准隔离结构的形成方法及图像传感器，可以提高图像传感器的相邻像素单元之间的深沟槽隔离结构的对准精度。
本申请的一个方面提供一种自对准隔离结构的形成方法，用于隔离图像传感器的不同像素区域，包括：提供半导体衬底，在所述半导体衬底中形成若干第一隔离结构，其中，相邻的两个第一隔离结构定义所述自对准隔离结构的位置；刻蚀所述相邻的两个第一隔离结构之间的半导体衬底至特定深度，形成第二沟槽；在所述第二沟槽中形成所述自对准隔离结构，所述自对准隔离结构的深度大于所述第一隔离结构的深度。
在本申请的一些实施例中，所述第一隔离结构与半导体衬底有源区中的浅沟槽隔离结构同步形成。
在本申请的一些实施例中，所述自对准隔离结构为深沟槽隔离结构，所述自对准隔离结构与所述第一隔离结构的深度比为(2-30)∶1。
在本申请的一些实施例中，所述第一隔离结构的深度为90纳米至400纳米，所述自对准隔离结构的深度为1微米至30微米。
在本申请的一些实施例中，所述自对准隔离结构的形成方法还包括：形成若干第一隔离结构之后，形成第二沟槽之前，在所述半导体衬底中进行离子注入以形成阱区。
在本申请的一些实施例中，所述形成第二沟槽的方法包括：在所述半导体衬底表面形成第二光阻层，所述第二光阻层包括第一开口，所述第一开口暴露所述相邻的两个第一隔离结构之间的半导体衬底以及部分所述相邻的两个第一隔离结构；沿所述第一开口刻蚀所述半导体衬底以及所述第一隔离结构以形成第二沟槽；去除所述第二光阻层。
在本申请的一些实施例中，所述第一开口暴露的部分所述第一隔离结构的面积占所述第一隔离结构的面积的三分之一至三分之二。
在本申请的一些实施例中，所述自对准隔离结构的宽度为0.2微米至1微米。
本申请的另一个方面提供一种图像传感器，包括：半导体衬底；若干第一隔离结构，位于所述半导体衬底中，其中，相邻的两个第一隔离结构定义如上述所述的自对准隔离结构的位置；如上述所述的自对准隔离结构，位于所述相邻的两个第一隔离结构之间的半导体衬底中，所述自对准隔离结构的深度大于所述第一隔离结构的深度。
在本申请的一些实施例中，所述第一隔离结构为浅沟槽隔离结构，所述自对准隔离结构为深沟槽隔离结构，所述自对准隔离结构与所述第一隔离结构的深度比为(2-30)∶1。
在本申请的一些实施例中，所述第一隔离结构的深度为90纳米至400纳米，所述自对准隔离结构的深度为1微米至30微米。
在本申请的一些实施例中，所述图像传感器还包括阱区，位于相邻的所述自对准隔离结构之间的半导体衬底中。
在本申请的一些实施例中，所述自对准隔离结构的宽度为0.2微米至1微米。
本申请所述的自对准隔离结构的形成方法及图像传感器，使用所述第一隔离结构作为硬掩膜来刻蚀第二沟槽形成自对准隔离结构，可以提高图像传感器的相邻像素单元之间的深沟槽隔离结构的对准精度。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：
图1至图5为一种图像传感器的形成方法中各步骤的结构示意图；
图6至图13为本申请实施例所述的自对准隔离结构的形成方法中各步骤的结构示意图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
下面结合实施例和附图对本发明技术方案进行详细说明。
图1至图5为一种图像传感器的形成方法中各步骤的结构示意图。
参考图1，提供半导体衬底100。
参考图2，在所述半导体衬底100表面形成图案化的硬掩膜层110，所述图案化的硬掩膜层110定义深沟槽隔离结构的位置。形成所述图案化的硬掩膜层110的方法例如为：在所述半导体衬底100表面形成硬掩膜层；在所述硬掩膜层表面形成图案化的光阻层；与所述图案化的光阻层为掩膜刻蚀所述硬掩膜层形成所述图案化的硬掩膜层110。
参考图3，以所述图案化的硬掩膜层110为掩膜刻蚀所述半导体衬底100形成深沟槽120。参考图4，图4为所述半导体衬底100的平面图，所述深沟槽120在所述半导体衬底100中呈阵列式分布。
参考图5，去除所述图案化的硬掩膜层110，在所述深沟槽120中填充隔离材料形成深沟槽隔离结构130。
参考图4，出于简洁的目的，图4中示出的深沟槽120为规则的矩形图形，然而在实际工艺中，由于DTI刻蚀工艺属于分布式刻蚀，所以刻蚀深度会随图案尺寸的增大而增大，因此图4中的深沟槽120交叉的位置的刻蚀深度会明显增大，影响图像传感器的性能。目前只能采用OPC(光学临近效应)来做一些修正，但厚光阻层的OPC修正极具挑战性。由于深沟槽120的深度较深，因此需要的图案化的硬掩膜层的厚度较厚，进而刻蚀硬掩膜层的光阻层的厚度也较厚，这对OPC修正的要求很高。此外，形成图案化的硬掩膜层时，对套刻精度(Overlay)的要求也十分高，只能不断地对光刻机台提出更高的要求。
针对上述问题，本申请提供一种自对准隔离结构的形成方法及图像传感器，使用所述第一隔离结构作为硬掩膜来刻蚀第二沟槽形成自对准隔离结构，可以提高图像传感器的相邻像素单元之间的深沟槽隔离结构的对准精度。
本申请的实施例提供一种自对准隔离结构的形成方法，用于隔离图像传感器的不同像素区域，包括：提供半导体衬底，在所述半导体衬底中形成若干第一隔离结构，其中，相邻的两个第一隔离结构定义所述自对准隔离结构的位置；刻蚀所述相邻的两个第一隔离结构之间的半导体衬底至特定深度，形成第二沟槽；在所述第二沟槽中形成所述自对准隔离结构，所述自对准隔离结构的深度大于所述第一隔离结构的深度。
图6至图13为本申请实施例所述的自对准隔离结构的形成方法中各步骤的结构示意图。下面结合附图对本申请实施例所述的自对准隔离结构的形成方法及图像传感器进行详细说明。
参考图6所示，提供半导体衬底200，在所述半导体衬底200中形成若干第一隔离结构210，其中，相邻的两个第一隔离结构210定义所述自对准隔离结构的位置。
在本申请的一些实施例中，所述第一隔离结构210与半导体衬底200有源区中的浅沟槽隔离结构同步形成。形成所述第一隔离结构210的步骤可以和常规的浅沟槽隔离结构的形成步骤同步，本申请实施例所述的自对准隔离结构的形成方法可以和常规的图像传感器深沟槽隔离工艺兼容，不会引进新的步骤，不会使工艺变得复杂。
在本申请的一些实施例中，所述半导体衬底200的材料包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。此外，所述半导体衬底200可以被掺杂(例如，P型衬底或N型衬底)。在本申请的一些实施例中，所述半导体衬底200可以掺杂有P型掺杂剂(例如，硼、铟、铝或镓)或N型掺杂剂(例如，磷或砷)。
在本申请的一些实施例中，根据需要，所述的半导体衬底200被划分设置为不同的像素区域，例如，红色像素区域、绿色像素区域、蓝色像素区域。所述自对准隔离结构就是用于隔离相邻的像素区域。
在本申请的一些实施例中，形成所述第一隔离结构210的方法可以包括：在所述半导体衬底表面形成图案化的光刻胶，所述图案化的光刻胶定义所述第一隔离结构210的位置；以所述图案化的光刻胶为掩膜刻蚀所述半导体形成浅沟槽；在所述浅沟槽中形成所述第一隔离结构210。
在本申请的一些实施例中，形成所述第一隔离结构210时，可以采用OPC(光学临近效应)来对所述图案化的光刻胶做一些修正，因为所述图案化的光刻胶厚度较低，OPC修正难度也会较低。修正后使相邻所述第一隔离结构210之间的半导体衬底的交叉位置图形更好，即可以使后续在相邻所述第一隔离结构210之间的半导体衬底中形成的第二沟槽的图形更好，解决第二沟槽交叉的位置的刻蚀深度会明显增大的问题。
在本申请的一些实施例中，所述第一隔离结构210的材料为半导体工艺中常见的绝缘材料，例如氧化硅，氮化硅或氮氧化硅或它们的组合等。
在本申请的一些实施例中，所述第一隔离结构210的深度为90纳米至400纳米，例如为100纳米、150纳米、200纳米、250纳米、300纳米或350纳米等。
在本申请的一些实施例中，所述第一隔离结构210的宽度为0.1微米至0.2微米。所述宽度可以是所述第一隔离结构210顶面的宽度，或者所述第一隔离结构210的平均宽度。
需要说明的是，虽然图6中所示的第一隔离结构210为规则的矩形，但本领域技术人员应该理解，实际工艺中，由于刻蚀工艺的限制，所述第一隔离结构210可能不是规则图形，而是类倒梯形。同样的，后续工艺中形成的自对准隔离结构也是如此。
参考图7至图9，在本申请的一些实施例中，所述自对准隔离结构的形成方法还包括：形成若干第一隔离结构210之后，形成第二沟槽之前，在所述半导体衬底中进行离子注入以形成阱区220。
参考图7所示，在所述半导体衬底200表面形成第一光阻层221，所述第一光阻层221包括第二开口222，所述第二开口222暴露用于形成阱区的半导体衬底以及阱区两侧的两个第一隔离结构210。
参考图8所示，沿所述第二开口222对所述暴露的半导体衬底进行离子注入工艺形成阱区220。根据需要，所述阱区220可以是N型或P型。
在本申请的一些实施例中，可以对所述暴露出的半导体衬底进行多次不同浓度和不同深度的离子注入，形成按层次分布的重掺杂区、轻掺杂区等。
参考图9所示，去除所述第二光阻层221。
参考图10至图13，刻蚀所述相邻的两个第一隔离结构210之间的半导体衬底200至特定深度，形成第二沟槽230。所述特定深度可以根据实际需要的自对准隔离结构的深度来设置。
参考图10所示，在所述半导体衬底200表面形成第二光阻层231，所述第二光阻层231包括第一开口232，所述第一开口232暴露所述相邻的两个第一隔离结构210之间的半导体衬底200以及部分所述相邻的两个第一隔离结构210。由于所述第一隔离结构210也可以起到阻挡刻蚀的作用，因此对第二光阻层231的精确度要求不需要太高，即所述第一开口232不用恰好暴露用于形成第二沟槽的半导体衬底，而是还可以部分暴露第一隔离结构210，进而形成的第二沟槽的位置精准度也能更高。
在本申请的一些实施例中，所述第一开口232暴露的部分所述第一隔离结构210的面积占所述第一隔离结构210的面积的三分之一至三分之二，例如为二分之一。为了提高刻蚀精度，所述第一开口232的边界可以尽量位于第一隔离结构210的中心左右。
参考图11所示，沿所述第一开口232刻蚀所述半导体衬底以及所述第一隔离结构以形成第二沟槽230。所述刻蚀包括湿法刻蚀或干法刻蚀等。
参考图12所示，去除所述第二光阻层231。
参考图13所示，在所述第二沟槽230中形成所述自对准隔离结构240，所述自对准隔离结构240的深度大于所述第一隔离结构210的深度。
在本申请的一些实施例中，形成所述自对准隔离结构240的方法可以包括化学气相沉积工艺或物理气相沉积工艺和化学机械研磨工艺等。
在本申请的一些实施例中，所述自对准隔离结构240的材料为半导体工艺中常见的绝缘材料，例如氧化硅，氮化硅或氮氧化硅或它们的组合等。
在本申请的一些实施例中，所述自对准隔离结构240为深沟槽隔离结构，所述自对准隔离结构240与所述第一隔离结构210的深度比为(2-30)∶1。为了更好地隔离相邻的像素区域，所述自对准隔离结构240的深度需要足够深。
在本申请的一些实施例中，所述第一隔离结构210的深度为90纳米至400纳米，所述自对准隔离结构240的深度为1微米至30微米，例如为2微米、5微米、10微米或20微米等。
在本申请的一些实施例中，所述自对准隔离结构240的宽度为0.2微米至1微米，例如为0.5微米或0.8微米等。所述宽度可以是所述自对准隔离结构240顶面的宽度，或者所述自对准隔离结构240的平均宽度。
本申请实施例所述的自对准隔离结构的形成方法中，首先，所述自对准隔离结构240是使用第一隔离结构210作为对准工具来形成的，而不是单纯使用光刻工艺，因此对光刻工艺的要求可以降低，而所述自对准隔离结构240的位置精度能够提高；其次，所述阱区220也是使用第一隔离结构210作为对准工具来形成的，因此所述阱区220和所述自对准隔离结构240定义的像素区域之间的对准精度也提高了；此外，在形成第一隔离结构210的时候就可以采用OPC(光学临近效应)做一些修正，进而降低了第二沟槽230交叉位置的图案优化的难度。
本申请的实施例还提供一种图像传感器，参考图13所示，包括：半导体衬底；若干第一隔离结构，位于所述半导体衬底中，其中，相邻的两个第一隔离结构定义如上述所述的自对准隔离结构的位置；如上述所述的自对准隔离结构，位于所述相邻的两个第一隔离结构之间的半导体衬底中，所述自对准隔离结构的深度大于所述第一隔离结构的深度。
参考图13所示，在本申请的一些实施例中，所述半导体衬底200的材料包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。此外，所述半导体衬底200可以被掺杂(例如，P型衬底或N型衬底)。在本申请的一些实施例中，所述半导体衬底200可以掺杂有P型掺杂剂(例如，硼、铟、铝或镓)或N型掺杂剂(例如，磷或砷)。
在本申请的一些实施例中，根据需要，所述的半导体衬底200被划分设置为不同的像素区域，例如，红色像素区域、绿色像素区域、蓝色像素区域。所述自对准隔离结构240就是用于隔离相邻的像素区域。
在本申请的一些实施例中，所述第一隔离结构210的材料为半导体工艺中常见的绝缘材料，例如氧化硅，氮化硅或氮氧化硅或它们的组合等。
在本申请的一些实施例中，所述第一隔离结构210为浅沟槽隔离结构，所述第一隔离结构210的深度为90纳米至400纳米，例如为100纳米、150纳米、200纳米、250纳米、300纳米或350纳米等。
在本申请的一些实施例中，所述第一隔离结构210的宽度为0.1微米至0.2微米。所述宽度可以是所述第一隔离结构210顶面的宽度，或者所述第一隔离结构210的平均宽度。
需要说明的是，虽然图13中所示的第一隔离结构210为规则的矩形，但本领域技术人员应该理解，实际工艺中，由于刻蚀工艺的限制，所述第一隔离结构210可能不是规则图形，而是类倒梯形。同样的，后续工艺中形成的自对准隔离结构也是如此。
继续参考图13所示，在本申请的一些实施例中，所述图像传感器还包括阱区220，位于相邻的所述自对准隔离结构240之间的半导体衬底中。根据需要，所述阱区220可以是N型或P型。
在本申请的一些实施例中，所述阱区220可以包括按层次分布的不同掺杂浓度和深度的重掺杂区、轻掺杂区等。
继续参考图13所示，所述自对准隔离结构240的深度大于所述第一隔离结构210的深度。
在本申请的一些实施例中，所述自对准隔离结构240为深沟槽隔离结构，所述自对准隔离结构240与所述第一隔离结构210的深度比为(2-30)∶1。为了更好地隔离相邻的像素区域，所述自对准隔离结构240的深度需要足够深。
在本申请的一些实施例中，所述第一隔离结构210的深度为90纳米至400纳米，所述自对准隔离结构240的深度为1微米至30微米，例如为2微米、5微米、10微米或20微米等。
在本申请的一些实施例中，所述自对准隔离结构240的宽度为0.2微米至1微米，例如为0.5微米或0.8微米等。所述宽度可以是所述自对准隔离结构240顶面的宽度，或者所述自对准隔离结构240的平均宽度。
本申请实施例所述的自对准隔离结构中，一方面，所述自对准隔离结构240是使用第一隔离结构210作为对准工具来形成的，所述自对准隔离结构240的位置精度能够提高；另一方面，由于所述自对准隔离结构240的位置精度提高了，因此所述阱区220和所述自对准隔离结构240定义的像素区域之间的对准精度也提高了。
本申请所述的自对准隔离结构的形成方法及图像传感器，使用所述第一隔离结构作为硬掩膜来刻蚀第二沟槽形成自对准隔离结构，可以提高图像传感器的相邻像素单元之间的深沟槽隔离结构的对准精度。
综上所述，在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。
应当理解，本实施例使用的术语″和/或″包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作″连接″或″耦接″至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件″上″时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语″直接地″表示没有中间元件。
还应当理解，术语″包含″、″包含着″、″包括″或者″包括着″，在本申请文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
此外，本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。
Claims (13)
1.一种自对准隔离结构的形成方法，用于隔离图像传感器的不同像素区域，其特征在于，包括：
提供半导体衬底，在所述半导体衬底中形成若干第一隔离结构，其中，相邻的两个第一隔离结构定义所述自对准隔离结构的位置；
刻蚀所述相邻的两个第一隔离结构之间的半导体衬底至特定深度，形成第二沟槽；
在所述第二沟槽中形成所述自对准隔离结构，所述自对准隔离结构的深度大于所述第一隔离结构的深度。
2.如权利要求1所述自对准隔离结构的形成方法，其特征在于，所述第一隔离结构与半导体衬底有源区中的浅沟槽隔离结构同步形成。
3.如权利要求2所述自对准隔离结构的形成方法，其特征在于，所述自对准隔离结构为深沟槽隔离结构，所述自对准隔离结构与所述第一隔离结构的深度比为(2-30)∶1。
4.如权利要求3所述自对准隔离结构的形成方法，其特征在于，所述第一隔离结构的深度为90纳米至400纳米，所述自对准隔离结构的深度为1微米至30微米。
5.如权利要求1所述自对准隔离结构的形成方法，其特征在于，还包括：形成若干第一隔离结构之后，形成第二沟槽之前，在所述半导体衬底中进行离子注入以形成阱区。
6.如权利要求1所述自对准隔离结构的形成方法，其特征在于，所述形成第二沟槽的方法包括：
在所述半导体衬底表面形成第二光阻层，所述第二光阻层包括第一开口，所述第一开口暴露所述相邻的两个第一隔离结构之间的半导体衬底以及部分所述相邻的两个第一隔离结构；
沿所述第一开口刻蚀所述半导体衬底以及所述第一隔离结构以形成第二沟槽；
去除所述第二光阻层。
7.如权利要求6所述自对准隔离结构的形成方法，其特征在于，所述第一开口暴露的部分所述第一隔离结构的面积占所述第一隔离结构的面积的三分之一至三分之二。
8.如权利要求1所述自对准隔离结构的形成方法，其特征在于，所述自对准隔离结构的宽度为0.2微米至1微米。
9.一种图像传感器，其特征在于，包括：
半导体衬底；
若干第一隔离结构，位于所述半导体衬底中，其中，相邻的两个第一隔离结构定义如权利要求1至8任一项所述的自对准隔离结构的位置；
如权利要求1至8任一项所述的自对准隔离结构，位于所述相邻的两个第一隔离结构之间的半导体衬底中，所述自对准隔离结构的深度大于所述第一隔离结构的深度。
10.如权利要求9所述的图像传感器，其特征在于，所述第一隔离结构为浅沟槽隔离结构，所述自对准隔离结构为深沟槽隔离结构，所述自对准隔离结构与所述第一隔离结构的深度比为(2-30)∶1。
11.如权利要求10所述的图像传感器，其特征在于，所述第一隔离结构的深度为90纳米至400纳米，所述自对准隔离结构的深度为1微米至30微米。
12.如权利要求9所述的图像传感器，其特征在于，还包括阱区，位于相邻的所述自对准隔离结构之间的半导体衬底中。
13.如权利要求9所述的图像传感器，其特征在于，所述自对准隔离结构的宽度为0.2微米至1微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110073802.5A CN114864608A (zh) | 2021-01-20 | 2021-01-20 | 一种自对准隔离结构的形成方法及图像传感器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110073802.5A CN114864608A (zh) | 2021-01-20 | 2021-01-20 | 一种自对准隔离结构的形成方法及图像传感器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114864608A true CN114864608A (zh) | 2022-08-05 |
Family
ID=82623011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110073802.5A Pending CN114864608A (zh) | 2021-01-20 | 2021-01-20 | 一种自对准隔离结构的形成方法及图像传感器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114864608A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI828436B (zh) * | 2022-11-23 | 2024-01-01 | 力晶積成電子製造股份有限公司 | 影像感測器結構的製造方法 |
-
2021
- 2021-01-20 CN CN202110073802.5A patent/CN114864608A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI828436B (zh) * | 2022-11-23 | 2024-01-01 | 力晶積成電子製造股份有限公司 | 影像感測器結構的製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1148269A (en) | High performance pnp and npn transistor structure and process for fabricating same | |
| KR100188096B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR101615473B1 (ko) | 이중 층 인터리브된 p-n 다이오드 모듈레이터 디바이스 및 이의 제조 방법 | |
| US9177986B2 (en) | Isolation for semiconductor devices | |
| US5300797A (en) | Coplanar twin-well integrated circuit structure | |
| CN114864608A (zh) | 一种自对准隔离结构的形成方法及图像传感器 | |
| CN113394085B (zh) | 离子注入方法 | |
| US20110195565A1 (en) | Semiconductor Devices and Methods of Manufacture Thereof | |
| US20060097350A1 (en) | Bipolar transistor with self-aligned retrograde extrinsic base implant profile and self-aligned silicide | |
| CN111668093B (zh) | 半导体器件及其形成方法 | |
| TW579598B (en) | Super self-aligned collector device for mono-and hetero bipolar junction transistors, and method of making same | |
| US9305822B2 (en) | Alignment marks in non-STI isolation formation and methods of forming the same | |
| KR100720258B1 (ko) | 반도체 소자의 형성 방법 | |
| US6155537A (en) | Deep submicron MOS transistors with a self-aligned gate electrode | |
| CN114823308A (zh) | 离子注入方法 | |
| KR100850859B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| US9202869B2 (en) | Self-aligned bipolar junction transistor having self-planarizing isolation raised base structures | |
| JPH07245294A (ja) | 半導体装置の製造方法 | |
| CN113497135B (zh) | 反向传导绝缘栅双极晶体管的制造方法 | |
| JP2005005561A (ja) | 半導体装置の製造方法 | |
| CN112908836B (zh) | 半导体结构及其形成方法 | |
| KR0180134B1 (ko) | 트윈 웰 형성 방법 | |
| KR100194691B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN116995026A (zh) | 深沟槽隔离结构及其制备方法 | |
| CN117855236A (zh) | 改善cmos图像传感器拖尾的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |