CN1133914C

CN1133914C - 系统的复位方法

Info

Publication number: CN1133914C
Application number: CNB981029302A
Authority: CN
Inventors: ��β��һ; 北尾一郎
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-06-25
Filing date: 1998-06-25
Publication date: 2004-01-07
Anticipated expiration: 2018-06-25
Also published as: EP0892338A2; JPH1115569A; KR100327855B1; EP0892338A3; US6081889A; CN1208878A; KR19990007309A; JP3056131B2

Abstract

一种系统的复位方法，使EEPROM的写操作通常能执行到结束，甚至在EEPROM处于写状态时由于电源掉电而引起对复位信号的接收时，也能避免整个系统的失控。在具有一CPU、一EEPROM全电路、一振荡电路及一复位控制电路的系统中，当发生系统复位时，在EEPROM单元正执行写操作的情况下，保持EEPROM单元的所述复位直到EEPROM单元的写操作结束，这样至少执行了CPU的复位。

Description

系统的复位方法

技术领域

本发明涉及一种系统的复位方法。本发明尤其涉及一种系统复位方法，在该系统中是在一个EEPROM(电可擦除可编程只读存储器)处于写状态时执行该复位操作。

背景技术

图1是一个显示了常规系统中复位方法(没有复位控制电路)的视图。如图1所示的该复位方法包括一个EEPROM全电路11、一个振荡电路8、一个CPU 10及一个RESETN终端9。

所述EEPROM全电路11包括一个环形振荡器7、一个读出电路2、一个EEPROM单元1及一个控制电路12。另外，所述控制电路12包括一个电荷泵6、写时间计数器5、一个写数据锁存器3及一个写操作状态标志(Statusflag-while writing)4。

图2是图1的复位方法的时序图。所说明的操作是参照图1和2进行的。当执行EEPROM写指令时，一内部总线13的数据被锁存在所述写数据锁存器3中。而且，所述写时间计数器5开始记数。同时，所述环形振荡器7开始振荡。

在将写数据锁存器3中的值写入所述EEPROM单元1的写操作开始前，内部总线13的值就被锁存在写数据锁存器3中。在所述数据被锁存入写数据锁存器3后，就执行所述写操作而与CPU 10无关。电荷泵6根据由环形振荡器7得到的时钟而产生一个电压，该电压对EEPROM单元1的写操作是必要的。写操作状态标志4在所述写时间计数器5操作期间输出高电平，这样会禁止所述EEPROM单元1处于写状态。

当在所述EEPROM单元1处于写状态的同时由所述RESETN终端9接收所述复位信号时，所述复位作用于所述EEPROM全电路11上，这将使所述写时间计数器5停止计数，以至所述EEPROM单元1的写操作被中断。其结果是EEPROM单元1的值变为不确定的。这样所述写操作状态标志4输出一个低电平。

另一方面，所述复位既操作于振荡电路8又操作于CPU 10，这二者均停止操作。当在取消所述复位操作后执行所述EEPROM读出命令时，所述CPU 10被强迫通过读出电路2及内部总线13读出所述EEPROM单元1的所述不定状态。

图3是一显示了系统的常规复位方法(具有复位控制电路的)的视图。图3中所示的复位方法包括一EEPROM全电路11、一振荡电路8、一CPU 10、一RESETN终端9及一个复位控制电路14。

所述EEPROM全电路11包括一环形振荡器7、一读出电路2、一EEPROM单元1及一控制电路12。另外，所述控制电路12包括一电荷泵6、一写时间计数器5、一写时间锁存器3及一写操作状态标志4。

图4是图3中复位方法的时序图。所说明的操作是参照图3和4。当执行所述EEPROM写指令时，内部总线13的数据被锁存在写数据锁存器3中。另外，所述写时间计数器5开始计数。同时，所述环形振荡器7开始振荡。

在将所述写数据锁存器3的值写入所述EEPROM单元1的写操作开始之前，内部总线13的值被锁存在所述写数据锁存器3内。在将数据锁存在所述写数据锁存器3内之后，写操作就完成，这与所述CPU 10无关。所述电荷泵6根据来自环形振荡器7的时钟产生一电压，该电压对EEPROM单元1的写操作是必要的。在所述写时间计数器5运行期间，所述写操作状态标志4输出高电平，这样就会禁止所述EEPROM单元1处于写状态。

在所述EEPROM单元1处于写状态的同时从RESETN终端9接收所述复位信号时，由于所述写操作状态标志4处于高电平，所以所述复位不作用于EEPROM全电路11、CPU 10及振荡电路8上，这样所述复位控制电路14的输出15保持低电平。当完成所述写时间计数器5的计数时，就结束了EEPROM单元1的写操作，这样所述写操作状态标志4就变为低电平。当所述写操作状态标志4变为低电平时，复位控制电路14的输出15就变为高电平，则所述复位作用于EEPROM全电路11、CPU 10及振荡电路8上。当所述复位作用于EEPROM全电路11上时，由于EEPROM单元1的写操作已经结束，所以内部总线13的值通常被存储在EEPROM单元1中。

当在取消复位后执行EEPROM读指令时，CPU 10能够通过读出电路2及内部总线13读取EEPROM单元1中的正常值。

图5是显示了在日本专利申请公开NO.2-210515中公开的一个传输处理设备内部结构的视图。图5所示的传输处理设备包括一个处理器(算术处理器部件)31、一个处理器(总线接口)32、一个处理器(电路控制部件)34、一个控制电路40、一个存储电路33、一个复位控制电路38及一个开关37。

所述控制电路40通过所述处理器(算术处理部分)31、所述处理器(总线接口)32及所述处理器(电路控制部分)34控制所述存储设备33的读/写。

所述复位控制电路38根据所述存储器开始信号s及所述存储器存取结束信号f的条件检测所述存储设备33是否处于写状态。当所述存储设备处于写状态时，即使所述复位信号变为有效的，所述复位控制电路8也保留所述保存复位信号sr，这样使所述保存复位信号sr在存储设备33的写操作结束后变为有效。

根据这个保存复位信号sr而执行系统内的保持复位(holding-reset)。这里忽略了对开关37和初始诊断复位信号ir的解释，这是因为它与本发明的要点无关。

图3中系统的复位方法具有与图5中的方法相同的思路。

在图1所示系统中的(不具有复位控制电路的)常规复位方法中，即使EEPROM的写操作正处于运行过程中，但是因为由RESETN终端9传来的复位信号，所述EEPROM全电路11及振荡电路8还是会受该复位的影响。因此，当在向所述EEPROM单元1进行写操作的过程中发生复位时，在对该EEPROM的写操作被中断的同时，该EEPROM单元1中的数据变为不确定的。接下来，就有一个问题，即在撤消所述复位之后执行EEPROM读出指令时，所述CPU 10会被迫读取EEPROM单元1的不确定状态。

在图3所示系统的(具有复位控制电路的)常规复位方法及在日本专利公开平2-210515中公开的传输处理设备中，显示了一种使所述复位一直保持到EEPROM的写操作结束的干扰器，但是，在EEPROM处于写状态的同时通过由于电源掉电而产生的复位接收来自RESETN终端9的所述复位信号时，被迫保持全部复位直到由所述复位控制电路14完成EEPROM的写操作时为止。所述CPU 10或振荡器电路8不受所述复位的影响，所述CPU 10或振荡电路8实现异常操作。从而就存在一个问题，即有可能发生整个系统失控的危险。

发明内容

考虑到上述问题，本发明的一个目的是提供一种系统的复位方法，其中在所述EEPROM处于写状态的同时被迫吸收由于电源掉电而引发复位信号时，该复位方法能使该EEPROM的写操作正常执行到结束，并能避免整个系统的失控。

在以下通过作为本发明例证的举例的方式而说明的一种方法中，即包括一个CPU、一个存储设备、一个振荡电路及一个复位控制电路的系统的复位方法，该复位方法包括在通过复位控制电路产生系统复位时，检测所述存储设备写操作，以及在存储设备实现写操作时，保持所述存储设备的复位直到该存储设备的写操作终止的步骤，从而至少实现对上述CPU的复位。

将通过以下详细的说明，使对本发明的上述及其它目的及新颖的特征有更充分的理解，在有关附图中也可读出相同的内容。但是必须清楚地明白，所述附图仅是为了用图例说明的目的，并不意味着对本发明范围的确定。

附图说明

图1是一个显示了系统常规复位方法的框图；

图2是显示了图1的复位方法的时序图；

图3是显示了系统的常规复位方法的框图；

图4是显示了图3中复位方法的时序图；

图5是显示了日本专利申请公开第平2-210515中公开了的传输处理设备的框图；

图6是显示了本发明复位方法的第一实施例的框图；

图7是显示了第一实施例操作的时序图；

图8是显示了第一实施例中复位控制电路的一个例子的视图；

图9是显示了本发明复位方法中第二实施例的框图；

图10是显示了第二实施例操作的时序图。

具体实施方式

现在将参考附图对本发明的最佳实施例予以详细说明。图6是一个显示了本发明所述复位方法中第一实施例的框图，而图7是显示了该第一实施例操作的时序图。

图6所示的复位方法包括一EEPROM全电路11、一振荡电路8、一CPU 10、一RESETN终端9及一个复位控制电路14。EEPROM全电路11包括一个环形振荡器7、一读出电路2、一EEPROM单元1及一控制电路12。另外，控制电路12包括一个电荷泵6、一写时间计数器5、一个写数据锁存器3和一个写操作状态标志4。

当执行EEPROM写指令时，内部总线13的数据被锁存在写数据锁存器3中。而且，写时间计数器5开始计数。同时，环形振荡器7开始振荡。在将写数据锁存器3的值写入EEPROM单元1的写操作开始之前，数据被锁存在写数据锁存器3中。写时间计数器5的时钟被调整为环形振荡器7的时钟。电荷泵6根据由环形振荡器7得到的时钟产生一个电压，该电压对EEPROM单元1的写操作是必需的。写操作状态标志4在写时间计数器5运行期间输出高电平，这样就禁止了所述EEPROM处于写状态。

即便在EEPROM为写状态的的同时，从RESETN终端9接收了所述复位信号，也会因为写操作状态标志4为高电平，而使复位控制电路14保持低电平。在写时间计数器5的计数完成并且EEPROM单元1的写操作结束的同时，所述复位不作用于EEPROM全电路11直到写操作状态标志4变为低电平。在从RESETN终端9接收所述复位信号的同时，CPU 10及振荡电路8受该复位的影响。

在当前实施例中，甚至在CPU 10停止时，EEPROM的写操作也没有问题，因为在将内部总线13的值锁存入所述写操作锁存器3后，在EEPROM全电路11中只完成了写操作。另外，对EEPROM的写时间计数的所述写时间计数器5停止了，所以EEPROM本身的写操作被迫停止，而该写时间计数器5的时钟不会停止。

图8是显示了第一实施例中复位控制电路14的一个例子的视图。该复位控制电路14包括一个对EEPROM全电路11和延时器145初始化的复位电源148、一个使写操作状态标志反向的INV电路147、一个锁存来自RESETN终端的复位信号的与非电路141和142，及一个或电路144。

复位电源148使写操作状态标志4的初始值为低电平。当该写操作状态标志为低电平时，即EEPROM不处于写状态且接收了RESETN终端上的低电平有效的复位信号时，与非电路141的输出变为高电平，与电路143的输出变为高电平，复位控制电路14的输出15变为高电平，这样在复位信号不处于保持状态时仅有EEPROM全电路11受复位的影响。

当写操作状态标志4为高电平时，即在EEPROM处于写状态的同时，从RESETN终端9接收低电平有效的复位信号时，与电路143的输出保持低电平，这是因为尽管与非电路141的输出变为高电平，但与电路143的另一输入端为低电平。由于复位控制电路的输出15保持低电平，故复位信号保持不变，EEPROM全电路11的操作继续进行。

当写操作状态标志4为高电平时，即EEPROM的写操作处于运行中时，尽管RESETN终端9由低电平有效变为高电平，与非电路141的输出保持高电平。当写操作状态标志4变为低电平时，即，EEPROM的写操作完成时，与电路143的输出变为高电平，复位控制电路的输出15变为高电平，这样复位作用于所述EEPROM全电路11上。在经过由延时器145所建立的时间后，与非电路141的输出变为高电平，与电路143的输出变为低电平，这样复位控制电路的输出15变为低电平。换句话说，只有在延时器145建立时间的过程中，复位控制电路变为高电平。

接下来，将参照附图对根据本发明的第二实施例予以说明。图9是一个显示了本发明所述复位方法中第二实施例的框图，图10是一个显示了第二实施例的操作时序图。

图9中所示的复位方法包括一个EEPROM全电路11、一个振荡电路8、一个CPU 10、一个RESETN终端9及一个复位控制电路14。该EEPROM全电路11包括一个环形振荡器7、一个读出电路2、一个EEPROM单元1及一个控制电路12。另外，控制电路12包括一个电荷泵6、一个写时间计数器5、一个写数据锁存器3、及一个写操作状态标志4。

当执行EEPROM写指令时，内部总线13的数据被锁存在写数据锁存器3内。写时间计数器5开始计数。同时，环形振荡器7开始振荡。在将写数据锁存器3的值写入EEPROM单元1中的写操作开始之前，数据被锁存在该写数据锁存器3中。该写时间计数器5的时钟被调整为振荡电路8的时钟。电荷泵6根据来自环形振荡器7的时钟产生一电压，该电压对EEPROM单元1的写操作是必需的。在写时间计数器运行期间，写操作状态标志4输出高电平，这样就禁止了所述EEPROM处于写状态。

即使在EEPROM处于写状态的同时从RESETN终端9接收所述复位信号，但由于写操作状态标志4为高电平，因此复位控制电路14保持低电平。复位不作用于EEPROM全电路11及振荡电路8直到通过完成写时间计数器5的计数并结束EEPROM单元1的写操作而使写操作状态标志4变为低电平。在从RESETN终端9接收复位信号的同时，CPU 10受复位的影响。

如上所述，根据当前实施例，当在EEPROM进行写操作期间接收由于电源掉电而产生的复位信号时，能够将所述EEPROM的写操作正常执行到结束，还能够避免整个系统的失控。

以下将通过一个实施例说明微型计算机内部存储的用作监视的EEPROM。当用户在EEPROM处于写状态中调整屏幕的亮度时，为在切断电源时保持所建立的状态，将屏幕亮度调节后的RAM值存入所述EEPROM。当发生在EEPROM正处于写状态中而由电源掉电引起的系统复位时，即在EEPROM处于写状态的同时保持CPU的复位时存在发生CPU失控的危险。由于由微型计算机输出的PWM输出而实现了DA转换，从而设计出了使水平屏幕尺寸改变的电压的电源电路。当假定所述微型计算机对正常状态的PWM占空比为50％±10％，这就存在一种危险，即由于微型计算机的失控而使PWM的占空比变为90％-10％的事实引起电源电路断开。本发明就能避免这种问题。

如上所述，根据本发明第一实施例，在EEPROM处于写状态的同时接收由电源掉电而产生的复位信号时，检测EEPROM是否处于写状态，接着在EEPROM处于写状态时，使得只有EEPROM的写操作复位被暂停直到写操作终止，并使得不具有存储设备的写操作的复位被保持，这样EEPROM写操作就能被正常执行到结束，并能避免整个系统的失控。

另外，在第一实施例中，因为写时间计数器5的时钟是环形振荡器7的输出，当环形振荡器的周期随电源电压的波动而变化时，EEPROM的写时间也变化。由于这个原因，它能被应用于电源电压波动的应用中。但是，在第二实施例中，由于写时间计数器5的时钟是振荡电路8的输出，即使是在电源电压波动的情况下，EEPROM的写时间也是不变的。由于这个原因，第二实施例对其电源电压波动的应用是有优势的。

在使用专用术语说明本发明的最佳实施例时，这种解释仅是出于说明的目的，所做的未脱离以下权利要求的主旨与范围的变化及调整是能理解的。

Claims

1.一种包括CPU、存储设备、振荡电路和复位控制电路的系统的复位方法，其中

所述存储设备执行一个向存储单元的写操作而不依赖于锁存写数据之后的所述CPU的状态，并且发送一个表示执行写操作期间写状态的状态信号给所述CPU，

所述复位控制电路输出一个相应于复位指令的复位信号给所述存储设备，

所述复位方法包括以下步骤：

所述复位控制电路在所述状态信号表示系统复位出现的一个写状态时，保持导向所述存储设备的复位信号。

2.一种包括CPU、存储设备、振荡电路和复位控制电路的系统的复位方法，包括以下步骤：

当利用所述复位控制电路产生一系统复位时，检测所述存储设备的写操作；以及

从所述存储设备开始执行写操作到结束写操作这个过程中，保持所述存储设备和所述振荡电路的复位功能，以至少实现所述CPU的复位。

3.如权利要求1所述的系统复位方法，其特征在于，所述存储设备包括一个电可擦除可编程只读存储器。

4.如权利要求3所述的系统复位方法，其特征在于，所述电可擦除可编程只读存储器包括一个环形振荡器和一个写时间计数器，该写时间计数器的时钟被调整为所述环形振荡器的时钟，所述写时间计数器对写时间进行计数。

5.如权利要求3所述的系统复位方法，其特征在于，所述电可擦除可编程只读存储器包括一个写时间计数器，该写时间计数器的时钟被调整为所述振荡电路的时钟，所述写时间计数器对写时间进行计数；

所述复位控制电路即使在系统复位出现时所述CPU被复位情况下，也保持导向所述存储设备的所述复位信号，而由所述状态信号表示一个写状态，且所述复位控制电路也保持导向所述振荡电路的复位信号。