CN1169036C - 可集成于芯片组中的自动重置信号产生装置 - Google Patents
可集成于芯片组中的自动重置信号产生装置 Download PDFInfo
- Publication number
- CN1169036C CN1169036C CNB021081646A CN02108164A CN1169036C CN 1169036 C CN1169036 C CN 1169036C CN B021081646 A CNB021081646 A CN B021081646A CN 02108164 A CN02108164 A CN 02108164A CN 1169036 C CN1169036 C CN 1169036C
- Authority
- CN
- China
- Prior art keywords
- signal
- reset
- central processing
- processing unit
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本发明涉及一种自动重置信号产生装置，配合一计算机系统中央处理单元的运作，该自动重置信号产生装置包括：一检测装置，电连接于一中央处理单元，用于当所述中央处理单元因外界环境或其它因素而停止动作达一预定时间后发出一触发信号；以及一信号产生装置，电连接于所述检测装置，所述信号产生装置由于触发信号的触发而产生一重置信号并输出到中央处理单元，进而使所述中央处理单元重置；一累加器，电连接于所述信号产生装置，用于根据所述重置信号的触发而产生一累加值；以及一读出寄存器，电连接于所述累加器，用于储存所述累加值并供其它装置读取。
Description
技术领域
本发明涉及一种自动重置信号产生装置，特别涉及一种配合计算机系统中的中央处理单元运作且可集成于芯片组中的自动重置信号产生装置。
背景技术
如图1所示，该图为具有中央处理单元10、芯片组11以及电源供应器12的个人计算机系统的通用模块示意图。而在一般系统的中央处理单元重置程序中，电源供应器12必须先提供一电源良好信号(POWER_OK)给芯片组11(可由其中的北桥110或南桥111接收)，然后再由芯片组11(可由其中的北桥110或南桥111发出)发出一中央处理单元重置信号(CPU_RESET)至中央处理单元10，而中央处理单元10则在所述中央处理单元重置信号(CPU_RESET)和电源供应器12所发出的中央处理单元电源良好信号(CPU POWER_GOOD)皆产生时，才进行重置动作。
而个人计算机系统常常因为硬件运作的不稳定或是软件的不良操作，例如开机时电源不稳定或是某些应用软件的错误，造成中央处理单元(CPU)不再执行任何指令循环而发生停止动作的死机现象。而此时若需要进行系统重置程序，则需要使用者利用系统所提供的硬件设备，例如重置键或是键盘上的组合键(常见为Ctrl+Alt+Del)来使芯片组11发出中央处理单元重置信号(CPU_RESET)，以触发中央处理单元10重新开机。
但在要求24小时不断运作的服务器、进行远程操作的计算机或是在出厂前进行可靠性测试的计算机上，一旦发生系统死机现象，若没有使用者在机器旁边主动进行系统重置，则计算机将持续处于死机状态中而无法恢复至正常工作状态，如此一来，服务器将无法提供24小时不断运作的功能，远程操作的动作也被迫停止，而可靠性测试更是中断到被发现为止，而丧失宝贵的测试时间。
发明内容
本发明涉及一种自动重置信号产生装置，配合一计算机系统中的中央处理单元的运作，所述自动重置信号产生装置包括：一检测装置，电连接于所述中央处理单元，用于当所述中央处理单元因外界环境或其它因素而停止动作达一预定时间后发出一触发信号；以及一信号产生装置，电连接于所述检测装置，用于根据所述触发信号的触发而产生一重置信号并输出到所述中央处理单元，进而使所述中央处理单元重置；一累加器，电连接于所述信号产生装置，用于根据所述重置信号的触发而产生一累加值；以及一读出寄存器，电连接于所述累加器，用于储存所述累加值并供其它装置读取。
按照本发明的自动重置信号产生装置，其中所述检测装置包括：一计数器，电连接于所述中央处理单元，用于根据一时钟脉冲信号的触发而产生一计数值，并根据所述中央处理单元所发出的地址数据选通脉冲信号而将所述计数值恢复到初始值；以及一触发信号产生器，电连接于所述计数器，用于当所述计数值等于一默认值时发出所述触发信号。
按照本发明的自动重置信号产生装置，其中所述计数器为一纹波计数器，用于根据所述时钟脉冲信号的触发而向上计数来产生所述计数值，并根据所述中央处理单元所发出的地址数据选通脉冲信号而将所述计数值置零。
按照本发明的自动重置信号产生装置，其中所述触发信号产生器由一与门完成，电连接于所述纹波计数器，用于当所述计数值的各个数位皆等于逻辑“1”时发出所述触发信号。
按照本发明的自动重置信号产生装置，其中所述时钟脉冲信号由一时钟脉冲信号产生器产生，所述时钟脉冲信号产生器包括：第一分频电路，用于接收一系统时钟脉冲信号并予以分频后输出一第一频率时钟脉冲信号；第二分频电路，用于接收一系统时钟脉冲信号并予以分频后输出第二频率时钟脉冲信号；以及一选通器，电连接于所述第一分频电路与所述第二分频电路，用于根据一选择信号而将所述第一频率时钟脉冲信号与第二频率时钟脉冲信号选择其中之一作为所述时钟脉冲信号予以输出。
按照本发明的自动重置信号产生装置，其中还包括一时钟脉冲信号频率状态寄存器，电连接于所述选通器，用于根据所储存的数字数据电平状态而改变所输出的选择信号。
按照本发明的自动重置信号产生装置，其中所述信号产生装置为一采样与保持电路，电连接于所述检测装置，用于将所述触发信号的波形整形为重置信号后输出到所述中央处理单元，进而使所述中央处理单元重置。
按照本发明的自动重置信号产生装置，其中还包括：一致能/禁能选通器，电连接于所述信号产生装置与一初始重置信号，用于根据一致能/禁能选择信号的变化而将所述重置信号与初始重置信号选择其中之一输出；以及一致能/禁能状态寄存器，用于根据所储存的数字数据库电平状态而改变所输出的致能/禁能选择信号。
按照本发明的自动重置信号产生装置，其中还包括一电源状态电路，电连接于所述信号产生装置，用于发出一电源良好信号到所述信号产生装置，进而供所述信号产生装置来判断是否输出所述重置信号。
按照本发明的自动重置信号产生装置可集成于一芯片组中。
本发明另一方面为一种自动重置信号产生装置，配合一数字数据处理系统中的微处理器的运作，所述自动重置信号产生装置包括：一检测装置，电连接于所述微处理器，用于当所述微处理器停止动作达一预定时间后发出一触发信号；以及一信号产生装置，电连接于所述检测装置，用于根据所述触发信号的触发而产生一重置信号并输出到所述微处理器，进而使所述微处理器重置；一致能/禁能选通器，电连接于所述信号产生装置与一初始重置信号，用于根据一致能/禁能选择信号的变化而将所述重置信号与初始重置信号选择其中之一输出；以及一致能/禁能状态寄存器，用于根据所储存的数字数据电平状态而改变所输出的致能/禁能选择信号。
按照本发明的自动重置信号产生装置，其中所述检测装置包括：一计数器，电连接于所述微处理器，用于根据一时钟脉冲信号的触发而产生一计数值，并根据所述微处理器所发出的地址数据选通脉冲信号而将所述计数值恢复到初始值；以及一触发信号产生器，电连接于所述计数器，用于当所述计数值等于一默认值时发出所述触发信号。
按照本发明的自动重置信号产生装置，其中所述计数器为一纹波计数器，用于根据所述时钟脉冲信号的触发而向上计数来产生所述计数值，并根据所述微处理器所发出的地址数据选通脉冲信号而将所述计数值归零。
按照本发明的自动重置信号产生装置，其中所述触发信号产生器由一与门完成，电连接于所述纹波计数器，用于当所述计数值的各个数位皆等于逻辑“1”时发出所述触发信号。
按照本发明的自动重置信号产生装置，其中所述时钟脉冲信号由一时钟脉冲信号产生器产生，所述时钟脉冲信号产生器包括：第一分频电路，用于接收一系统时钟脉冲信号并予以分频后输出第一频率时钟脉冲信号；第二分频电路，用于接收系统时钟脉冲信号并予以分频后输出一第二频率时钟脉冲信号；以及一选通器，电连接于所述第一分频电路与第二分频电路，用于根据一选择信号而将所述第一频率时钟脉冲信号与第二频率时钟脉冲信号选择其中之一作为所述时钟脉冲信号予以输出。
按照本发明的自动重置信号产生装置，其中还包括一时钟脉冲信号频率状态寄存器，电连接于所述选通器，用于根据所储存的数字数据电平状态而改变所输出的选择信号。
按照本发明的自动重置信号产生装置，其中所述信号产生装置为一采样与保持电路，电连接于所述检测装置，用于将所述触发信号的波形整形为重置信号后输出到所述微处理器，进而使所述微处理器重置。
按照本发明的自动重置信号产生装置，其中还包括：一累加器，电连接于所述信号产生装置，用于根据所述重置信号的触发而产生一累加值；以及一读出寄存器，电连接到所述累加器，用于储存所述累加值并供其它装置读取。
按照本发明的自动重置信号产生装置，其中还包括一电源状态电路，电连接于所述信号产生装置，用于发出一电源良好信号到所述信号产生装置，进而供所述信号产生装置来判断是否输出重置信号。
本发明又一方面为一种自动重置信号产生装置，配合一计算机系统中央处理单元的运作，其特征在于包括：一检测装置，电连接于所述中央处理单元，用于当所述中央处理单元停止动作达一预定时间后发出一触发信号；一采样与保持电路，电连接于所述检测装置，用于将所述触发信号的波形整形为重置信号后输出到所述中央处理单元，进而使所述中央处理单元重置。
附图说明
图1是具有中央处理单元、芯片组以及电源供应器的个人计算机系统的通用模块示意图；
图2是按照本发明的自动重置信号产生装置应用于通用计算机系统中的中央处理单元与芯片组间的功能模块示意图；
图3是按照本发明的自动重置信号产生装置的较佳实施例的功能模块示意图；
图4是按照本发明的自动重置信号产生装置集成于计算机系统中的系统芯片组中的另一较佳实施例的功能模块示意图。
具体实施方式
如图2所示，该图为本发明所公开的自动重置信号产生装置20应用于通用计算机系统中的中央处理单元10与芯片组11之间的功能模块示意图，其中所述自动重置信号产生装置20接收所述中央处理单元10所发出的地址数据选通脉冲信号(简称ADS)以及来自芯片组11的初始中央处理单元重置信号(Original CPU_RESET)，所述自动重置信号产生装置20主要是来判断所述中央处理单元10是否发生停止动作的死机现象，例如，当中央处理单元10停止发出地址数据选通脉冲信号(ADS)的动作达一预定时间时，便判断所述中央处理单元10已发生死机现象，于是自动重置信号产生装置20将主动发出一中央处理单元重置信号到所述中央处理单元10，进而使该中央处理单元10自动重置。
如图3所示，该图为本发明公开的自动重置信号产生装置20的较佳实施例的功能模块示意图，其中所述检测装置201用以接收所述地址数据选通脉冲信号(简称ADS)，在所述地址数据选通脉冲信号停止动作达一预定时间后发出一触发信号到信号产生装置202，该信号产生装置202根据所述触发信号的触发而产生中央处理单元重置信号并输出到所述中央处理单元10，进而使所述中央处理单元10重置。
而检测装置201主要由一纹波计数器2010和一与门2011构成，所述纹波计数器2010用于根据时钟脉冲信号产生器200所产生的时钟脉冲信号的触发而向上计数来产生计数值，并根据所述中央处理单元10所发出的地址数据选通脉冲信号(ADS)而将所述计数值归零，而与门2011则在所述纹波计数器2010所产生计数值的各个数位皆等于逻辑“1”时便由逻辑“0”转变为逻辑“1”，进而发出所述触发信号。如此一来，当中央处理单元10停止发出地址数据选通脉冲信号动作达一预定时间时，纹波计数器2010的各个数位将由全为逻辑“0”而计数到全为逻辑“1”，进而使与门2011所完成的触发信号产生器发出所述触发信号。
由上述可知，所述预定时间的长短可由时钟脉冲信号产生器200所产生时钟脉冲信号的频率来控制，所述时钟脉冲信号产生器200由第一分频电路2001、第二分频电路2002以及选通器2003所构成，其中第一分频电路2001、第二分频电路2002接收一系统时钟脉冲信号(例如RTC CLOCK)并进行分频(例如2分频电路、4分频电路)，通过一选择信号对选通器2003的选择，便可将所述第一分频电路2001所输出的第一频率时钟脉冲信号或是第二分频电路2002所输出的第二频率时钟脉冲信号的其中之一作为所述时钟脉冲信号而输出到所述纹波计数器2010。
至于以采样与保持电路构成的信号产生装置202则将所述触发信号的波形整形为足够脉宽的中央处理单元重置信号后，输出到所述中央处理单元，进而使所述中央处理单元重置。但为能同时考虑电源供应器的状态，所述信号产生装置202也需同时参考电源状态电路203所发出的电源良好信号(POWER_OK)，进而判断出是否输出所述中央处理单元重置信号。
另外，为能兼容于初始中央处理单元重置信号的动作，本发明设置一致能/禁能选通器205，用于同时接收信号产生装置202所发出的中央处理单元重置信号以及芯片组11所发出的初始中央处理单元重置信号(OriginalCPU_RESET)，并根据一致能/禁能选择信号的变化而将两重置信号选择其中之一输出到中央处理单元10。
为能控制上述预定时间的长短、重置信号的选择以及记录死机次数，本发明提供一寄存器组来寄存一些控制所需数值，其中包含一致能/禁能状态寄存器2040，用于根据通过芯片组11写入的数字数据电平状态而改变输出到所述致能/禁能选通器205的致能/禁能选择信号，进而对两重置信号进行选择。而电连接于所述选通器2003的时钟脉冲信号频率状态寄存器2041则根据所储存的数字数据电平状态而改变所输出的选择信号，进而达到调整时钟脉冲信号频率的功能。举例来说，当储存于致能/禁能状态寄存器2040的数位值为逻辑“1”时，本发明的自动重置功能将被激活，而当储存于致能/禁能状态寄存器2040的数位值为逻辑“0”时，本发明的自动重置功能将被禁能，而恢复到常用手段的初始功能。至于当时钟脉冲信号频率状态寄存器2041的数位值为逻辑“1”时，选通器2003将输出经过4分频电路的时钟脉冲信号，反之，当时钟脉冲信号频率状态寄存器2041的数位值为逻辑“0”时，选通器2003将输出经过2分频电路的时钟脉冲信号。至于读出寄存器2042，则用以储存由累加器206所产生的累加值并供其它装置(例如中央处理单元10)读取，而所述累加器206电连接于所述信号产生装置202，用于中央处理单元重置信号的触发而向上计数产生所述累加值。
此外，在如图4所示的本发明的另一较佳实施例中，上述的自动重置信号产生装置20集成于芯片组11之内而成为一具有重置信号自动产生功能的芯片组30。
虽然本发明在上述实施例中举一计算机系统为例，实际上本发明也可应用于一般广义的数字数据处理系统中。又，虽然在上述实施例中的计算机系统中举一中央处理单元的情形为例，实际上以一般广义的情形来说，也可以是一微处理器。
综上所述，本发明的技术手段可达到自动检测并自动发出重置信号的功能，解决了常用手段的缺点，有效地达到了本发明的主要目的。本发明的保护范围应以后附的权利要求书界定的范围为准，凡符合本发明权利要求书的精神与其类似变化的实施方案，都应包含在本发明的范畴中。
Claims (9)
1.一种自动重置信号产生装置，配合一计算机系统中央处理单元的运作，其特征在于包括：
一检测装置，电连接于所述中央处理单元，用于当所述中央处理单元停止动作达一预定时间后发出一触发信号；
一信号产生装置，电连接于所述检测装置，用于根据所述触发信号的触发而产生一重置信号并输出到所述中央处理单元，进而使所述中央处理单元重置；
一累加器，电连接于所述信号产生装置，用于根据所述重置信号的触发而产生一累加值；以及
一读出寄存器，电连接于所述累加器，用于储存所述累加值并供其它装置读取。
2.如权利要求1所述的自动重置信号产生装置，其特征在于所述检测装置包括：
一计数器，电连接于所述中央处理单元，用于根据一时钟脉冲信号的触发而产生一计数值，并通过所述中央处理单元所发出的地址数据选通脉冲信号而使所述计数值恢复到初始值：以及
一触发信号产生器，电连接于所述计数器，当所述计数值等于一默认值时发出触发信号。
3.如权利要求2所述的自动重置信号产生装置，其特征在于所述计数器为一纹波计数器，用于根据所述时钟脉冲信号的触发而向上计数来产生所述计数值，并根据所述中央处理单元所发出的地址数据选通脉冲信号而将所述计数值归零。
4.如权利要求1所述的自动重置信号产生装置，其特征在于所述信号产生装置为一采样与保持电路，电连接于所述检测装置，用于将所述触发信号的波形整形为重置信号后输出到所述中央处理单元，进而使所述中央处理单元重置。
5.如权利要求1所述的自动重置信号产生装置，其特征在于还包括：
一致能/禁能选通器，电连接于所述信号产生装置和一初始重置信号，用于根据一致能/禁能选择信号的变化而将所述重置信号和初始重置信号选择其中之一的信号输出；以及
一致能/禁能状态寄存器，用于根据所储存的数字数据电平状态而改变所输出的致能/禁能选择信号。
6.一种自动重置信号产生装置，配合一数字数据处理系统中微处理器的运作，其特征在于包括：
一检测装置，电连接于所述微处理器，用于当所述微处理器停止动作达一预定时间后发出一触发信号；
一信号产生装置，电连接于所述检测装置，用于根据所述触发信号的触发而产生一重置信号并输出到所述微处理器，进而使所述微处理器重置；
一致能/禁能选通器，电连接于所述信号产生装置与一初始重置信号，用于根据一致能/禁能选择信号的变化而将所述重置信号和初始重置信号选择其中之一的信号输出；以及
一致能/禁能状态寄存器，用于根据所储存的数字数据电平状态而改变所输出的致能/禁能选择信号。
7.如权利要求6所述的自动重置信号产生装置，其特征在于还包括：
一累加器，电连接于所述信号产生装置，用于根据所述重置信号的触发而产生一累加值；以及
一读出寄存器，电连接于所述累加器，用于储存该累加值并供其它装置读取。
8.如权利要求6所述的自动重置信号产生装置，其特征在于所述检测装置包括：
一计数器，电连接于所述微处理器，用于根据一时钟脉冲信号的触发而产生一计数值，并根据所述微处理器所发出的地址数据选通脉冲信号而将所述计数值恢复到一初始值；以及
一触发信号产生器，电连接于所述计数器，用于根据所述计数值等于一默认值时发出触发信号。
9.一种自动重置信号产生装置，配合一计算机系统中央处理单元的运作，其特征在于包括：
一检测装置，电连接于所述中央处理单元，用于当所述中央处理单元停止动作达一预定时间后发出一触发信号；
一采样与保持电路，电连接于所述检测装置，用于将所述触发信号的波形整形为重置信号后输出到所述中央处理单元，进而使所述中央处理单元重置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021081646A CN1169036C (zh) | 2002-03-28 | 2002-03-28 | 可集成于芯片组中的自动重置信号产生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021081646A CN1169036C (zh) | 2002-03-28 | 2002-03-28 | 可集成于芯片组中的自动重置信号产生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1375753A CN1375753A (zh) | 2002-10-23 |
| CN1169036C true CN1169036C (zh) | 2004-09-29 |
Family
ID=4740299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021081646A Expired - Lifetime CN1169036C (zh) | 2002-03-28 | 2002-03-28 | 可集成于芯片组中的自动重置信号产生装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1169036C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100639370B1 (ko) * | 2004-10-07 | 2006-10-26 | 엘지전자 주식회사 | 이동통신 단말기의 리셋원인 알림장치 |
| CN102141850B (zh) * | 2010-01-29 | 2013-05-08 | 钛积创新科技股份有限公司 | 自动侦测与回复的触控系统及其重置装置 |
-
2002
- 2002-03-28 CN CNB021081646A patent/CN1169036C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1375753A (zh) | 2002-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1117642A (zh) | 具有写等待时间控制功能的同步半导体存储器装置 | |
| JP2002513967A (ja) | 非侵入的な性能モニタ | |
| CN1449168A (zh) | 一种单线串行接口协议 | |
| CN1100294C (zh) | 能防止程序故障的中央处理单元 | |
| CN1204058A (zh) | 使用双边时钟技术的集成电路器件的检测方法 | |
| CN1133914C (zh) | 系统的复位方法 | |
| JP3997050B2 (ja) | マウスの動きを決定する方法 | |
| CN1227670C (zh) | 控制同步存储器内的脉冲串序列 | |
| US7031869B2 (en) | Method and apparatus for managing timestamps when storing data | |
| CN1169036C (zh) | 可集成于芯片组中的自动重置信号产生装置 | |
| US6748464B2 (en) | Semiconductor device comprising CPU and peripheral circuit wherein control unit performs wait cycle control that makes peripheral circuit wait a predetermined time before responding to CPU | |
| CN1243250C (zh) | 半导体测试系统的数据失效存储压缩 | |
| CN1463443A (zh) | 与传播延迟无关的sdram数据收集设备和方法 | |
| US20110096880A1 (en) | Lossless Transfer Of Events Across Clock Domains | |
| US5325341A (en) | Digital timer apparatus and method | |
| CN1315052C (zh) | 一种计算机的开关机测试方法 | |
| CN1779865A (zh) | 存储器测试电路和方法 | |
| JP2003345472A (ja) | 電力プロファイリング方法及び電力プロファイリング用システム | |
| CN1180343C (zh) | 自动检测稳定工作频率的装置与方法 | |
| EP0462622B1 (en) | Microprocessor capable of ensuring flexible recovery time for I/O device | |
| CN100517260C (zh) | 无容差状态判断电路 | |
| US5862369A (en) | Method and apparatus for state machine optimization using device delay characteristics | |
| CN1151044A (zh) | 节能控制装置 | |
| CN1830173A (zh) | 数字系统性能增强的系统和方法 | |
| US6798371B1 (en) | Techniques for context-based analog-to-digital signal conversion |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20040929 |