CN1100294C - 能防止程序故障的中央处理单元 - Google Patents

能防止程序故障的中央处理单元 Download PDF

Info

Publication number
CN1100294C
CN1100294C CN96114051A CN96114051A CN1100294C CN 1100294 C CN1100294 C CN 1100294C CN 96114051 A CN96114051 A CN 96114051A CN 96114051 A CN96114051 A CN 96114051A CN 1100294 C CN1100294 C CN 1100294C
Authority
CN
China
Prior art keywords
instruction
signal
order register
output
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96114051A
Other languages
English (en)
Other versions
CN1158454A (zh
Inventor
韩大根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of CN1158454A publication Critical patent/CN1158454A/zh
Application granted granted Critical
Publication of CN1100294C publication Critical patent/CN1100294C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3814—Implementation provisions of instruction buffers, e.g. prefetch buffer; banks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G06F11/167—Error detection by comparing the memory output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Microcomputers (AREA)
  • Executing Machine-Instructions (AREA)
  • Programmable Controllers (AREA)
  • Detection And Correction Of Errors (AREA)
  • Debugging And Monitoring (AREA)

Abstract

一种能防止程序故障的改进的CPU，在由于噪声而使从存储器读取的数据不正常时，通过使CPU复位，能够防止程序出故障。

Description

能防止程序故障的中央处理单元
技术领域
本发明涉及一种能防止程序故障的中央处理单元(CPU)，特别涉及一种改进的能防止程序故障的CPU，在由于噪声而从存储器中读取异常数据时，使该CPU复位，以防止程序故障。
背景技术
图1是说明常规中央处理单元(CPU)的方框图。
如该图所示，常规CPU包括：指定要执行指令的地址的程序计数器1；输出由程序计数器1指定的地址指令的存储器2；存储从存储器2输出的指令操作码“opcode”的指令寄存器3；对存储在指令寄存器3中的操作码解码，并输出控制信号的指令解码器4；根据指令解码器4的控制信号执行指令的执行单元5。
下面参照图1说明常规CPU的运行情况。
程序计数器1通过地址总线把下一步要执行的指令的地址发送到存储器2，存储器2与程序计数器1协同输出相应的指令。
指令寄存器存储来自存储器2的指令操作码，并把该码输出到指令解码器4。指令解码器4对所提供的操作码解码，并把执行指令所必需的控制信号发送到执行单元5。于是，执行单元5执行该指令。
然而，常规CPU会执行由于其中的噪声而产生的不希望的指令，因而致使程序运行发生故障。即，当噪声掺进了系统外部电源或时钟信号中时，程序计数器1工作，于是从存储器2中读取不希望的指令，从而导致程序运行发生故障。
发明内容
因此，本发明的一个目的是提供一种防止程序故障的中央处理单元(CPU)，克服常规技术中存在的问题。
本发明的另一个目的是提供一种能防止程序故障的CPU，在由于噪声而从存储器中读取异常数据时，使该CPU复位，以防止程序故障。
为了实现上述目的，提供一种能防止程序故障的CPU，该CPU包括：指定要执行指令的地址的程序计数器；存储根据程序计数器从存储器输出的指令的第一指令寄存器；根据第一内部时钟信号读取存储在第一指令寄存器中的指令的第二指令寄存器；根据第二内部时钟信号读取存储在第一指令寄存器中的指令的第三指令寄存器；根据启动信号工作的比较器，用于比较存储在第二指令寄存器和第三指令寄存器中的指令是否相同；根据比较器的输出信号输出复位信号的复位控制器；根据比较器的输出信号，对存储在第三指令寄存器中的指令的操作码解码，并输出控制信号以及程序计数值改变指令的指令解码器；根据解码器的控制信号执行指令的执行单元；检测复位控制器的输出信号的边沿，及输出边沿检测信号的边沿检测器；以及根据边沿检测信号和指令解码器的输出信号，输出启动信号的启动信号发生器。
下面的说明将会更清楚地显示本发明的其它优点、目的和特点。
附图说明
通过下面的详细说明和所给的只是说明性的各附图，会更充分地理解本发明，但本发明并不限于此，其中：
图1是表示常规中央处理单元(CPU)的方框图；
图2是表示本发明的CPU的方框图；
图3A至3L是为了说明图2的CPU的运行的时序图。
具体实施方式
图2是本发明的中央处理单元(CPU)的方框图。
根据本发明的CPU包括：指定要执行指令的地址的程序计数器(PC)10；存储根据程序计数器(PC)10从存储器20输出的指令的指令寄存器(IR)30a；根据内部时钟信号400读取存储在指令寄存器30a中的指令的指令寄存器(IR-1)30b；根据内部时钟信号200读取存储在指令寄存器(IR)30a的指令的指令寄存器(IR-2)30c；根据启动信号600工作的比较器80，用于比较存储在指令寄存器(IR-1)30b和指令寄存器(IR-2)30c中的指令是否相同；根据比较器80的输出信号500，对存储在指令寄存器(IR-2)30c中的指令的指令码解码，并输出控制信号以及计数器值改变指令400的指令解码器(ID)40；根据指令解码器(ID)40的控制信号执行指令的执行单元(EU)50；检测复位控制器的输出信号700的边沿，并输出边沿检测信号800的边沿检测器70；以及根据边沿检测信号和指令解码器(ID)40的输出信号，输出启动信号600的启动信号发生器60。
下面参照图2和3L说明根据本发明的能防止程序故障的CPU的运行情况。
根据由程序计数器(PC)10指定的地址，从存储器20中读取的指令与系统循环的周期同步地存储在指令寄存器(IR)30a中，在系统时钟的每个周期交替地读取存储在指令寄存器(IR)30a中的指令，将这些指令存储于指令寄存器(IR-1)30b和(IR-2)30c，并用比较器80比较这些指令。
这里，如果存储在指令寄存器(IR-1)30b和(IR-2)30c的指令相同，则执行单元(EU)50执行存储在指令寄存器(IR-2)30c中的指令，如果存储在指令寄器(IR-1)30b和(IR-2)30c的指令不同，则复位控制器90的复位信号70的电平变换，程序计数器(PC)10复位。
下面将参照所图3所示中的时序图详细说明上述过程。
本发明中，假定以图3A所示的系统时钟的两个周期为一个循环。
所以，指令寄存器(IR-1)30b在第一系统时钟的下降沿接通，指令寄存器(IR-2)30c在第二系统时钟的上升沿和第二循环的起始上升沿接通。
如果通过复位针输入外部复位信号，则复位控制器90输出复位信号700，如图3C所示，使CPU复位。
如图3L所示，这里，边沿检测器70检测复位信号700的下降沿，并在一个循环内保持高电平。
另外，启动信号发生器60在每个循环内每个系统时钟信号周期输出高电平信号600。这里，在边沿检测器70的输出信号和指令解码器(ID)40的输出信号400变成高电平的时间间隔内，输出低电平信号600。
因此，启动信号发生器60在一个循环内皆输出低电平信号600，程序计数器(PC)10伎能该信号600，比较器80禁止该信号。
如图3D所示，程序计数器(PC)10与第一循环的系统时钟同步地增加要执行指令的地址，并向存储器20输出信号，指令寄存器(IR)30a与一个循环的系统时钟同步地从存储器20读取0001、0002地址指令，如在(F-1)和(F-2)所示的那样。
这里，由于指令寄存器(IR-1)30b根据控制信号300，在第一系统时钟的下降沿接通，指令寄存器(IR-1)30b存储由指令寄存器(IR)30a移位来的第一地址指令。
另外，附图中，“En”表示执行单元(EU)50执行“n”地址指令，“Fn”表示从存储器20读取“n”地址指令，“Sn”表示来自存储器20且存储于指令寄存器30a中的“n”地址指令被转移到指令寄存器(IR-1)30b和(IR-2)30c。
由于指令寄存器(IR-2)30c根据控制信号200在第二系统时钟的上升沿和第二循环起始上升沿接通，指令寄存器(IR-2)30c在第二系统时钟的上升沿接通时，存储由指令寄存器(IR)30a转移来的第一地址指令，在指令寄存器(IR-2)30c在第二循环起始上升沿接通时，如在S-2’所示的那样，存储由指令寄存器(IR)30a转移来第二地址指令。
此时，指令解码器(ID)40对在第二系统时钟的上升沿转移的第一地址指令解码，执行单元(EU)50执行该指令。
然后，当例行程序在第二循环时，由于边沿检测器70的输出信号800和指令解码器(ID)40的输出信号400皆为低电平，如图3I所示，启动信号发生器60在系统时钟信号的一个周期内输出高电平信号600，程序计数器(PC)10禁止该信号，而比较器80允许该信号。
结果，程序计数器(PC)10在系统时钟信号的一个周期内不增加要执行的指令的地址。
另外，指令寄存器(IR-1)30b根据控制信号300在第一系统时钟的下降沿接通，如在S-2所示的那样，存储由指令寄存器(IR)30a转移的第二指令(F-2’)。
因此，比较器80在第二循环的第一时钟信号输入期间接通，比较存储在指令寄存器(IR-1)30b中如在S-2’过程中的指令和存储在指令寄存器(IR-2)30c中如在S-2过程中的指令。如果存储在指令寄存器(IR-1)30b中的指令和存储在指令寄存器(IR-2)30c中的指令相同，则如图3J所示，输出低电平信号600。
此时，程序计数器(PC)10被禁止，不增加执行指令的地址。所以存储在指令寄存器(IR)30a中的第二地址指令，如在F-2和F-2’过程中的指令是相同的指令，则移位到指令寄存器(IR-1)30b的指令，如在S-2和S-2’过程中的指令是相同的指令。
此后，当启动信号发生器60在第二时钟信号的一个周期内输出低电平信号时，程序计数器(PC)10增加要重执行的指令的地址，指令寄存器(IR)30a与系统时钟信号同步地从存储器20中读取0003地址指令，如在F-3所示的那样。
另外，指令寄存器(IR-2)30c在第二系统时钟的上升沿接通时，如在S-2所示的那样，存储由指令寄存器(IR)30a移位的第二地址指令，指令寄存器(IR-2)30c在第三循环的起始上升沿接通时，存储由指令寄存器(IR)30a转移的第三地址指令。
此时，由指令解码器(ID)40对在第二系统时钟的上升沿移位的第二地址的指令解码，并由执行单元(EU)50执行该指令。
然后，与上述过程相同，例行程序在第三循环，根据启动信号发生器60的高电平信号600，启动比较器80，程序计数器(PC)10不增加执行命令的地址。
另外，指令寄存器(IR-1)30b根据控制信号300，在第一系统时钟的下降沿接通，如在S-3所示的那样，存储由指令寄存器(IR)30a转移的第三地址的指令。
因此，如上所述，在第三循环的第一时钟信号输入期间，比较器80比较存储在指令寄存器(IR-1)30b中如在S-2’过程中的指令和存储在指令寄存器(IR-2)30c如在S-2过程中的指令，并输出低电平信号600，如图3J所示。
然后，指令寄存器(IR-2)30c在第二系统时钟的上升沿接通时，如在F-3’所示的那样，存储由指令寄存器(IR)30a转移的第三指令，指令寄存器(IR-2)30c在第四循环的起始上升沿接通时，如在S-4’所示的那样，存储由指令寄存器(IR)30a转移的第三地址指令。
此时，由指令解码器(ID)40对在第二系统时钟的上升沿转移的第三地址指令解码。如果对第三地址指令的解码的结果是该指令为转移到第十七地址的指令，则如图3K所示，指令解码器(ID)40向启动信号发生器60输出改变程序计数器(PC)10的值的指令400。
结果，程序计数器(PC)10从第四循环跳到第十七地址指令的地址，启动信号发生器60在第四周期的一个周期内保持低电平，禁止比较器80。
按与上述相同的方式进行其余的过程。
另外，在第六循环的一个系统时钟周期内，从存储器读取的第十九地址指令由于外部电源和噪声而不正常时，存储在指令寄存器(IR-1)30b中如在S-19过程中的指令，与存储在指令寄存器(IR-2)30c中如在S-19’过程中的指令不相同。
因此，如图3J所示，比较器80输出高电平失配信号500，如图3C所示，复位控制器90输出内部复位信号，以将CPU复位。
另外，在将CPU复位后，与第一循环后的操作一样，进行第七循环后的操作。
如上所述，本发明的能防止程序故障的中央处理单元比较从不同系统时钟周期读取的指令，在读取的指令正常时，执行指令，在由于噪声而使读取的指令不正常时，将CPU复位，以便防止存储在存储器中的程序出故障。
尽管本发明为了说明而公开了优选实施例，很显然，在不脱离如所附权利要求书中所述的本发明的范围和精神实质的情况下，本领域的普通技术人员可以作同各种改型、附加和替换。

Claims (6)

1.一种能防止程序故障的中央处理单元，包括：
指示要执行指令的地址的程序计数器；
存储根据程序计数器从存储器输出的指令的第一指令寄存器；
根据第一内部时钟信号读取存储在第一指令寄存器中的指令的第二指令寄存器；
根据第二内部时钟信号读取存储在第一指令寄存器的指令的第三指令寄存器；
根据启动信号工作的比较器，用于比较存储在第二指令寄存器和第三指令寄存器中的指令是否相同；
根据比较器的输出信号输出复位信号的复位控制器；
根据比较器的输出信号，对存储在第三指令寄存器中的指令的操作码解码，并输出控制信号以及程序计数值改变指令的指令解码器；
根据解码器的控制信号执行指令的执行单元；
检测复位控制器的输出信号的边沿，及输出边沿检测信号的边沿检测器；
根据边沿检测信号和指令解码器的输出信号，输出启动信号的启动信号发生器。
2.根据权利要求1的中央处理单元，其特征在于：所述第一内部时钟信号为一个循环内的第一系统时钟下降沿检测信号，所述第二内部信号为每个系统时钟的上升沿检测信号。
3.根据权利要求1的中央处理单元，其特征在于：所述启动信号发生器在每个循环的系统时钟的第一周期输出高电平启动信号。
4.根据权利要求1的中央处理单元，其特征在于：在边沿检测信号或指令解码器的输出信号为高电平时，所述启动信号发生器输出与系统时钟周期无关的低电平信号。
5.根据权利要求1的中央处理单元，其特征在于：所述第二指令寄存器在每个循环的第一系统时钟的下降沿接通，所述第三指令寄存器在第二系统时钟的上升沿和下一循环的起始上升沿接通。
6.根据权利要求1的中央处理单元，其特征在于：在存储在第二指令寄存器和第三指令寄存器中的指令不同时，所述复位控制器变换复位信号的电平。
CN96114051A 1995-12-31 1996-12-31 能防止程序故障的中央处理单元 Expired - Fee Related CN1100294C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950070175A KR100206887B1 (ko) 1995-12-31 1995-12-31 프로그램 오동작 방지를 위한 씨피유
KR70175/1995 1995-12-31

Publications (2)

Publication Number Publication Date
CN1158454A CN1158454A (zh) 1997-09-03
CN1100294C true CN1100294C (zh) 2003-01-29

Family

ID=19448712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96114051A Expired - Fee Related CN1100294C (zh) 1995-12-31 1996-12-31 能防止程序故障的中央处理单元

Country Status (4)

Country Link
US (1) US5838896A (zh)
JP (1) JPH09305422A (zh)
KR (1) KR100206887B1 (zh)
CN (1) CN1100294C (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5383899A (en) * 1993-09-28 1995-01-24 Hammerslag; Julius G. Method of using a surface opening adhesive sealer
US6045570A (en) * 1997-02-11 2000-04-04 Biointerventional Corporation Biological sealant mixture and system for use in percutaneous occlusion of puncture sites and tracts in the human body and method
US6260082B1 (en) * 1998-12-23 2001-07-10 Bops, Inc. Methods and apparatus for providing data transfer control
JP3482185B2 (ja) 2000-12-11 2003-12-22 松下電器産業株式会社 コンピュータ装置
ITSV20020018A1 (it) * 2002-05-03 2003-11-03 Alstom Transp Spa Dispositivo di elaborazione o comando operante in sicurezza intrinseca
CN100381014C (zh) * 2002-08-09 2008-04-09 松下电器产业株式会社 遥控接收系统
US7634640B2 (en) * 2002-08-30 2009-12-15 Infineon Technologies Ag Data processing apparatus having program counter sensor
JP3692418B2 (ja) * 2002-10-09 2005-09-07 沖電気工業株式会社 半導体装置の誤動作防止回路
TWI222023B (en) * 2003-07-14 2004-10-11 Wistron Corp Method for transferring command among a plurality of devices in a computer system
CN100395722C (zh) * 2003-12-24 2008-06-18 华为技术有限公司 一种对控制系统异常状态信息进行保存的方法
US7555703B2 (en) * 2004-06-17 2009-06-30 Intel Corporation Method and apparatus for reducing false error detection in a microprocessor
CN1329839C (zh) * 2005-04-13 2007-08-01 柴钰 一种计算机cpu抗干扰的设计方法
DE102006062703A1 (de) * 2006-02-08 2007-08-30 Infineon Technologies Ag Fehlererkennungsvorrichtung und Verfahren zur Fehlererkennung für einen Befehlsdecoder
DE102006005817B4 (de) * 2006-02-08 2014-06-26 Infineon Technologies Ag Fehlererkennungsvorrichtung für einen Adressdecoder und Vorrichtung zur Fehlererkennung für einen Adressdecoder
DE102006048169A1 (de) * 2006-10-10 2008-04-17 Robert Bosch Gmbh Verfahren zur Überwachung einer Funktionsfähigkeit einer Steuerung
US8006114B2 (en) * 2007-03-09 2011-08-23 Analog Devices, Inc. Software programmable timing architecture

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4747045A (en) * 1984-06-26 1988-05-24 Nec Corporation Information processing apparatus having an instruction prefetch circuit
US5361371A (en) * 1988-12-21 1994-11-01 Mitsubishi Denki Kabushiki Kaisha Microprocessor with reset execution from an arbitrary address

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5886648A (ja) * 1981-11-18 1983-05-24 Mitsubishi Electric Corp トレ−ス装置
US4493035A (en) * 1982-12-07 1985-01-08 Motorola, Inc. Data processor version validation
US4626988A (en) * 1983-03-07 1986-12-02 International Business Machines Corporation Instruction fetch look-aside buffer with loop mode control
JPS638971A (ja) * 1986-06-30 1988-01-14 Nec Corp 多項式ベクトル演算実行制御装置
US5440704A (en) * 1986-08-26 1995-08-08 Mitsubishi Denki Kabushiki Kaisha Data processor having branch predicting function
US5243705A (en) * 1989-12-11 1993-09-07 Mitsubishi Denki K.K. System for rapid return of exceptional processing during sequence operation instruction execution
US5299320A (en) * 1990-09-03 1994-03-29 Matsushita Electric Industrial Co., Ltd. Program control type vector processor for executing a vector pipeline operation for a series of vector data which is in accordance with a vector pipeline
JPH06139107A (ja) * 1992-10-30 1994-05-20 Nec Corp ブレイクアドレス検出回路
WO1995022102A1 (en) * 1994-02-08 1995-08-17 Meridian Semiconductor, Inc. Method and apparatus for simultaneously executing instructions in a pipelined microprocessor
US5754806A (en) * 1995-11-03 1998-05-19 Holtek Microelectronics, Inc. Memory table look-up device and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4747045A (en) * 1984-06-26 1988-05-24 Nec Corporation Information processing apparatus having an instruction prefetch circuit
US5361371A (en) * 1988-12-21 1994-11-01 Mitsubishi Denki Kabushiki Kaisha Microprocessor with reset execution from an arbitrary address

Also Published As

Publication number Publication date
CN1158454A (zh) 1997-09-03
KR100206887B1 (ko) 1999-07-01
KR970049537A (ko) 1997-07-29
US5838896A (en) 1998-11-17
JPH09305422A (ja) 1997-11-28

Similar Documents

Publication Publication Date Title
CN1100294C (zh) 能防止程序故障的中央处理单元
CN1251077C (zh) 实现数据处理中的中断的方法和数据处理系统
CN1098487C (zh) 用于影响数据处理器中的顺序指令处理的方法和装置
CN1095115C (zh) 在超标量处理器中检测和执行俘获的装置
US5511207A (en) Program control circuit determining the designated number of times a sequence of instructions is repetitively executed to prevent further execution of a jump instruction
CN1269029C (zh) 流水线处理器的异常管理
US5608867A (en) Debugging system using virtual storage means, a normal bus cycle and a debugging bus cycle
CN1189816C (zh) 具有分支控制的数据处理系统及其方法
EP0488819A2 (en) Conditional branch instructions execution apparatus
CN1109976C (zh) 监视计时器系统
EP0283891B1 (en) Cache memory with hit predictive logic
CN1758215A (zh) 更新指令错误状态暂存器
CN1299199C (zh) 流水线化可编辑处理器及其复位方法
CN1831756A (zh) 微处理器
CN1690966A (zh) 控制装置
CN1308828C (zh) 用于处理事件的方法和装置
KR100263262B1 (ko) 마이크로프로세서
US5642523A (en) Microprocessor with variable size register windowing
CN1088868C (zh) 可修补嵌入式微处理器系统中的程序的装置
CN1253786C (zh) 一种数字信号处理器程序的加载方法
US5283891A (en) Error information saving apparatus of computer
EP0462622B1 (en) Microprocessor capable of ensuring flexible recovery time for I/O device
US5630158A (en) Central processing unit including inhibited branch area
CN1218211A (zh) 具有定时计数器的定时装置
CN1716908A (zh) 从装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: HYNIX SEMICONDUCTOR INC.

Free format text: FORMER NAME OR ADDRESS: LG SEMICON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: North Chungcheong Province

Patentee after: Hairyoksa Semiconductor Co., Ltd.

Address before: North Chungcheong Province

Patentee before: LG Semicon Co., Ltd.

ASS Succession or assignment of patent right

Owner name: MAGNACHIP CO., LTD.

Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC.

Effective date: 20070518

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070518

Address after: North Chungcheong Province

Patentee after: Magnachip Semiconductor Ltd.

Address before: North Chungcheong Province

Patentee before: Hairyoksa Semiconductor Co., Ltd.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee