CN113380834A - 一种玻璃基板的制作方法 - Google Patents

一种玻璃基板的制作方法 Download PDF

Info

Publication number
CN113380834A
CN113380834A CN202110627206.7A CN202110627206A CN113380834A CN 113380834 A CN113380834 A CN 113380834A CN 202110627206 A CN202110627206 A CN 202110627206A CN 113380834 A CN113380834 A CN 113380834A
Authority
CN
China
Prior art keywords
glass substrate
base layer
conductive
conductive base
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110627206.7A
Other languages
English (en)
Inventor
卢敬权
李泽祺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Sino Crystal Semiconductor Co ltd
Original Assignee
Dongguan Sino Crystal Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Sino Crystal Semiconductor Co ltd filed Critical Dongguan Sino Crystal Semiconductor Co ltd
Priority to CN202110627206.7A priority Critical patent/CN113380834A/zh
Publication of CN113380834A publication Critical patent/CN113380834A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种玻璃基板的制作方法，包括：通过原子层沉积方法，在玻璃基板的侧边及其近邻区域沉积出导电基层；在所述导电基层上形成导电加厚层，得到包括所述导电基层和所述导电加厚层的侧边及其近邻线路，所述侧边及其近邻线路用于实现所述玻璃基板的双面电互连。本发明提供的一种玻璃基板的制作方法，利用ALD所具有的低温沉积、高致密和高台阶覆盖度的特性，在玻璃基板的侧边及其近邻区域沉积导电基层，继而加厚形成包括导电基层和导电加厚层的侧边及其近邻线路，可以实现玻璃基板的双面电互连，以实现拼接屏，且不影响基板强度，实现的拼接缝隙小。

Description

一种玻璃基板的制作方法
技术领域
本发明属于显示技术领域，尤其涉及一种玻璃基板的制作方法。
背景技术
随着社会的不断发展以及国家的大力倡导，LED行业成为当今最为活跃的行业之一，LED显示屏产品逐渐走进社会生活的各个领域。与此同时，随着LED显示屏技术的创新与发展，单位面积的分辨率高的小间距LED显示屏模组已经成为LED显示屏的主流产品，它可以显示更高清晰度的图形图像和视频，也可以显示更多的视频和图像画面，尤其是在图像拼接方面的运用，可以做到任意大面积拼接。
在当前LED显示屏产品中，不管是COB、IMD还是SMD封装产品，其基板一般都是PCB，PCB基材为FR4或BT等。采用上述基板的LED显示屏，拼接容易，但其驱动方式为被动式驱动(PM驱动模式)，存在着驱动芯片数量多的问题。例如，一个4k屏，具有数百上千个驱动芯片。另外，上述基板还存在着平整度低及焊盘间距难以缩小的问题。
因此，已应用于LCD(liquid crystal display)显示面板行业的具有平整度高、刚度强、可高精度加工和可实现主动式驱动(AM驱动模式)特性的玻璃基板受到越来越多的关注。考虑到固晶良率及AM驱动一致性问题，一般采用小尺寸玻璃基板，然后拼接制作成大尺寸LED显示屏。要实现拼接，需要在玻璃基板上形成相互电连接的双面电路。现有技术提供了两种解决方法：一种方法是在玻璃基板上形成通孔，以实现基板的双面电互连，但该方法存在通孔数量巨大、加工时间长和通孔处容易断裂的问题；另一种方法是通过柔性线路实现基板的双面电互连，但柔性电路板的扰度有限，使得拼接缝较大。
发明内容
本发明提供了一种玻璃基板的制作方法，可以实现玻璃基板的双面电互连，且避免产生上述技术问题。
为达此目的，本发明采用以下技术方案：
一种玻璃基板的制作方法，包括：
通过原子层沉积方法，在玻璃基板的侧边及其近邻区域沉积出导电基层；
在所述导电基层上形成导电加厚层，得到包括所述导电基层和所述导电加厚层的侧边及其近邻线路，所述侧边及其近邻线路用于实现所述玻璃基板的双面电互连。
可选地，所述通过原子层沉积方法，在玻璃基板的侧边及其近邻区域沉积出导电基层之前，还包括：
遮挡非沉积区域，以露出玻璃基板的至少一个侧边及其近邻区域。
可选地，所述遮挡非沉积区域，包括：
使用工装夹具或者遮挡材料遮挡非沉积区域，所述遮挡材料为光刻胶或光固化树脂。
可选地，所述导电基层和所述导电加厚层的材料相同或者不同。
可选地，所述导电基层为金属、ZnO:Al、ZNO:B或ITO膜层。
可选地，所述导电基层的厚度为10～30nm，所述导电加厚层的厚度为1～3μm。
可选地，所述在所述导电基层上形成导电加厚层，包括：
通过电镀方法在所述导电基层上形成导电加厚层。
可选地，所述通过原子层沉积方法，在玻璃基板的侧边及其近邻区域沉积出导电基层之前，还包括：
在玻璃基板的第一面形成薄膜晶体管阵列或线路，在第二面形成线路。
可选地，所述在所述导电基层上形成导电加厚层之前，还包括：
对所述导电基层进行烧蚀，形成图形化基层。
可选地，所述烧蚀为激光烧蚀。
可选地，所述图形化基层为线状。
与现有技术相比，本发明实施例具有以下有益效果：
本发明实施例提供的一种玻璃基板的制作方法，利用ALD(Atomic layerdeposition，原子层沉积)所具有的低温(可低于200℃、不破坏薄膜晶体管)沉积、高致密和高台阶覆盖度的特性，在玻璃基板的侧边及其近邻区域沉积导电基层，继而加厚形成包括导电基层和导电加厚层的侧边及其近邻线路，可以实现玻璃基板的双面电互连，以实现拼接屏，且不影响基板强度，实现的拼接缝隙小。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
本说明书所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容所能涵盖的范围内。
图1为本发明实施例一提供的玻璃基板的制作方法流程图；
图2～图4为本发明实施例一提供的玻璃基板的制作方法的过程示意图；
图5为本发明实施例二提供的玻璃基板的制作方法的过程示意图；
图6为本发明实施例二制作的导电基层的结构示意图。
图示说明：
1、玻璃基板；2、遮挡部件；11、第一面；12、第二面；31、导电基层；32、导电加厚层。
具体实施方式
为使得本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1～图4所示。
实施例一
本实施例提供了一种玻璃基板的制作方法，包括以下步骤：
S11、通过原子层沉积方法，在玻璃基板1的侧边及其近邻区域沉积出导电基层31；
S12、在导电基层31上形成导电加厚层32，得到包括导电基层31和导电加厚层32的侧边及其近邻线路，侧边及其近邻线路用于实现玻璃基板1的双面电互连。
原子层沉积方法，具有的低温(可低于200℃、不破坏薄膜晶体管)沉积、高致密和高台阶覆盖度的特性，因此，其沉积的导电基层31稳定可靠，从而可以通过后续工序进行加厚，在导电基层31上形成导电加厚层32。
需要说明的是，导电基层31至少覆盖在侧边及其近邻区域的侧面，且根据连接需要，还覆盖在玻璃基板1的第一面11和第二面12的部分局域，使得导电基层31结构稳定。
通过包括导电基层31和导电加厚层32的侧边及其近邻线路，可以实现玻璃基板1的双面电互连，以实现拼接屏。
本实施例提供了一种玻璃基板的制作方法，制作流程步骤少，其获得的侧边及其近邻线路稳定可靠，可广泛应用于小尺寸玻璃基板上，以拼接制成大尺寸LED显示屏，具有生产效率高、成本低和电气性能稳定等优点。
进一步地，通过原子层沉积方法，在玻璃基板1的侧边及其近邻区域沉积出导电基层31之前，还包括：
遮挡非沉积区域，以露出玻璃基板1的至少一个侧边及其近邻区域。
应当理解，根据玻璃基板1的实际需要，可以在一个侧边及其近邻区域、两个相邻的侧边及其近邻区域或者四个侧边及其近邻区域沉积导电基层31。这些均应落入本申请的保护范围。
进一步地，遮挡非沉积区域，包括：
使用遮挡部件2遮挡非沉积区域。
可选地，遮挡部件2为工装夹具或者遮挡材料。遮挡材料为光刻胶或光固化树脂。
进一步地，导电基层31和导电加厚层32的材料相同或者不同。可选地，导电基层31和导电加厚层32均为金属层，导电基层31为金属、ZnO:Al、ZNO:B或ITO膜层。
进一步地，导电基层31的厚度10～30nm，导电加厚层32的厚度为1～3μm。
作为本实施例的一种可选实施方式，可以通过电镀方法在导电基层31上形成导电加厚层32。
进一步地，通过原子层沉积方法，在玻璃基板1的侧边及其近邻区域沉积出导电基层31之前，还包括：
在玻璃基板1的第一面11形成TFT(Thin Film Transistor，薄膜晶体管)阵列或线路，在第二面12形成线路。因此，侧边及其近邻线路可以将第一面11的TFT或线路与第二面12的线路电互连。
实施例二
请参阅图5和图6所示。在实际应用中，侧边及其近邻线路可能需要进行图形化，以便形成更多的连接路径。
因此，在导电基层31上形成导电加厚层32之前，还包括：对导电基层31进行烧蚀，形成图形化基层。可选地，图形化基层为线状，如图6所示，所述烧蚀通过激光照射实现。
另外，还可以在形成导电加厚层32后对所述侧边及其近邻线路进行图形化。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种玻璃基板的制作方法，其特征在于，包括：
通过原子层沉积方法，在玻璃基板的侧边及其近邻区域沉积出导电基层；
在所述导电基层上形成导电加厚层，得到包括所述导电基层和所述导电加厚层的侧边及其近邻线路，所述侧边及其近邻线路用于实现所述玻璃基板的双面电互连。
2.根据权利要求1所述的玻璃基板的制作方法，其特征在于，所述通过原子层沉积方法，在玻璃基板的侧边及其近邻区域沉积出导电基层之前，还包括：
遮挡非沉积区域，以露出玻璃基板的至少一个侧边及其近邻区域。
3.根据权利要求2所述的玻璃基板的制作方法，其特征在于，所述遮挡非沉积区域，包括：
使用工装夹具或者遮挡材料遮挡非沉积区域，所述遮挡材料为光刻胶或光固化树脂。
4.根据权利要求1所述的玻璃基板的制作方法，其特征在于，所述导电基层和所述导电加厚层的材料相同或者不同。
5.根据权利要求1所述的玻璃基板的制作方法，其特征在于，所述导电基层为金属、ZnO:Al、ZNO:B或ITO膜层。
6.根据权利要求1所述的玻璃基板的制作方法，其特征在于，所述导电基层的厚度10～30nm，所述导电加厚层的厚度为1～3μm。
7.根据权利要求1所述的玻璃基板的制作方法，其特征在于，所述在所述导电基层上形成导电加厚层，包括：
通过电镀方法在所述导电基层上形成导电加厚层。
8.根据权利要求1所述的玻璃基板的制作方法，其特征在于，所述通过原子层沉积方法，在玻璃基板的侧边及其近邻区域沉积出导电基层之前，还包括：
在玻璃基板的第一面形成薄膜晶体管阵列或线路，在第二面形成线路。
9.根据权利要求1所述的玻璃基板的制作方法，其特征在于，所述在所述导电基层上形成导电加厚层之前，还包括：
对所述导电基层进行烧蚀，形成图形化基层。
10.根据权利要求1所述的玻璃基板的制作方法，其特征在于，所述图形化基层为线状。
CN202110627206.7A 2021-06-04 2021-06-04 一种玻璃基板的制作方法 Pending CN113380834A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110627206.7A CN113380834A (zh) 2021-06-04 2021-06-04 一种玻璃基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110627206.7A CN113380834A (zh) 2021-06-04 2021-06-04 一种玻璃基板的制作方法

Publications (1)

Publication Number Publication Date
CN113380834A true CN113380834A (zh) 2021-09-10

Family

ID=77576081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110627206.7A Pending CN113380834A (zh) 2021-06-04 2021-06-04 一种玻璃基板的制作方法

Country Status (1)

Country Link
CN (1) CN113380834A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950226A (zh) * 2019-03-26 2019-06-28 京东方科技集团股份有限公司 一种电路基板及其制作方法、显示基板、拼接显示装置
CN110911392A (zh) * 2019-11-29 2020-03-24 京东方科技集团股份有限公司 一种微型发光二极管显示面板及其制作方法
US20200259056A1 (en) * 2019-02-13 2020-08-13 Samsung Electronics Co., Ltd. Display module having glass substrate on which side wirings are formed and manufacturing method of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200259056A1 (en) * 2019-02-13 2020-08-13 Samsung Electronics Co., Ltd. Display module having glass substrate on which side wirings are formed and manufacturing method of the same
CN109950226A (zh) * 2019-03-26 2019-06-28 京东方科技集团股份有限公司 一种电路基板及其制作方法、显示基板、拼接显示装置
CN110911392A (zh) * 2019-11-29 2020-03-24 京东方科技集团股份有限公司 一种微型发光二极管显示面板及其制作方法

Similar Documents

Publication Publication Date Title
CN109950226B (zh) 一种电路基板及其制作方法、显示基板、拼接显示装置
US9465256B2 (en) Liquid crystal display panel and manufacturing method thereof
WO2020168906A1 (zh) 显示面板及其制备方法、显示装置
US20230075372A1 (en) Display panel and display device
JP4059750B2 (ja) 電子モジュールおよびその製造方法
US20230137683A1 (en) Chip on film assembly, display panel, and display module
CN100369258C (zh) 有源元件阵列基板
CN101452126A (zh) 液晶显示设备及其制造方法
WO2021254317A1 (zh) 显示基板及其制作方法、显示装置
CN100345052C (zh) 液晶显示板
CN110277365B (zh) 电子装置与拼接电子系统
US11415843B2 (en) Display panel and liquid crystal display device
CN110161740B (zh) 一种显示面板及其制作方法、显示装置
US20220352295A1 (en) Display device having reduced non-display area
US20240045541A1 (en) Display panel, display device and method for fabricating the display panel
CN103135304B (zh) 阵列基板及其制造方法
CN212810308U (zh) 一种显示器件及显示装置
CN111951682B (zh) 显示面板及显示装置
US9958744B2 (en) Display panel and display device including the same
WO2024093120A1 (zh) 显示面板及显示装置
CN115019677B (zh) 显示面板及其制备方法、显示装置的制备方法
CN113380834A (zh) 一种玻璃基板的制作方法
CN105158946A (zh) 一种液晶显示模组及其制备方法
CN112700724B (zh) 显示面板
TW201327728A (zh) 薄膜覆晶封裝之基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210910