CN113380760B - 一种芯片封装结构 - Google Patents
一种芯片封装结构 Download PDFInfo
- Publication number
- CN113380760B CN113380760B CN202110496877.4A CN202110496877A CN113380760B CN 113380760 B CN113380760 B CN 113380760B CN 202110496877 A CN202110496877 A CN 202110496877A CN 113380760 B CN113380760 B CN 113380760B
- Authority
- CN
- China
- Prior art keywords
- pad
- power supply
- auxiliary
- substrate
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 3
- 101100406366 Caenorhabditis elegans pad-2 gene Proteins 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种芯片封装结构，包括一基板，所述基板上设置：第一电源焊盘，沿所述基板的一角设置，与外部供电电路连接；第一辅助焊盘，设置于所述第一电源焊盘的一边，与所述第一电源焊盘通过第一金属层连接；第二电源焊盘，远离所述第一电源焊盘设置，通过第一连接线与所述第一辅助焊盘连接。本发明的有益效果在于通过在芯片各处设置供电管脚，对芯片内部直接供电，减少了现有技术中因芯片尺寸过大导致的压降，缩短了供电控制的响应时间，避免了现有技术中通过芯片内部供电电路供电导致的芯片发热，提升了供电功率的上限。
Description
技术领域
本发明涉及芯片设计技术领域，具体涉及一种芯片封装结构。
背景技术
在芯片设计领域，集成电路的规模往往与芯片的功能、性能相关。一般来说，设计性能越高、集成度越高、结构越复杂的电路，所制造出的芯片尺寸也越大，对芯片的电气性能也有着更高的要求。
现有技术中，芯片内部的供电电路往往是和其他种类的电路一起设计在芯片的各金属层中，而伴随着芯片尺寸的增大，供电电路的长度也会增加，进而导致电路电阻增加。大尺寸芯片由于功能、封装乃至成本等需求，经常无法将供电电路平均分布在整个芯片的四周，因此会导致距离供电焊盘较远的器件区存在严重的压降，影响集成电路整体的性能。
发明内容
针对现有技术中存在的上述问题，现提供一种芯片封装结构。
具体技术方案如下：
一种芯片封装结构，包括一基板，所述基板上设置：第一电源焊盘，沿所述基板的一角设置，与外部供电电路连接；第一辅助焊盘，设置于所述第一电源焊盘的一边，与所述第一电源焊盘通过金属层连接；第二电源焊盘，远离所述第一电源焊盘设置，通过第一连接线与所述第一辅助焊盘连接。
优选地，所述第二电源焊盘位于所述基板的对角线相交汇的位置。
优选地，所述第二电源焊盘的一边设置有第二辅助焊盘，所述第二辅助焊盘与所述第二电源焊盘通过所述金属层连接。
优选地，所述基板上还设置有第三电源焊盘，所述第三电源焊盘设置于所述基板的一角，沿所述第一电源焊盘和所述第二电源焊盘连接线的延长方向上设置；所述第三电源焊盘通过第二连接线与所述第二辅助焊盘连接。
优选地，所述基板上还设置有：第一接地焊盘，沿所述基板的一角设置，与外部接地电路连接；第一辅助接地焊盘，设置与所述第一接地焊盘的一边，与所述第一辅助接地焊盘通过所述金属层连接；第二接地焊盘，远离所述第一接地焊盘设置，通过第三连接线与所述第一辅助接地焊盘连接。
优选地，所述基板上还设置有：第二辅助接地焊盘，所述第二辅助接地焊盘设置在所述第二接地焊盘一边，与所述第二接地焊盘通过所述金属层连接；第三接地焊盘，于所述第一接地焊盘的对角设置，通过所述第二辅助接地焊盘通过第四连接线连接。
优选地，所述第一电源焊盘、所述第二电源焊盘与所述第三电源焊盘等电位。
优选地，所述封装结构包括一封装体，包裹于所述基板、所述第一电源焊盘、所述第一辅助焊盘、所述第二电源焊盘、所述第二辅助焊盘、所述第三电源焊盘、所述第一接地焊盘、所述第一辅助接地焊盘、所述第二接地焊盘、所述第二辅助接地焊盘、所述第三接地焊盘、所述第一连接线、所述第二连接线、所述第三连接线和所述第四连接线上。
优选地，所述第一连接线、所述第二连接线、所述第三连接线和所述第四连接线为绑定金线。
上述技术方案具有如下优点或有益效果：通过在芯片各处设置供电焊盘，对芯片内部直接供电，并通过连接线连接供电焊盘，减少了现有技术中因芯片尺寸过大导致的压降，缩短了供电控制的响应时间，避免了现有技术中通过芯片内部供电电路供电导致的芯片发热，提升了供电功率的上限。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明实施例的整体示意图；
图2为本发明另一实施例的整体示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明包括：
一种芯片封装结构，如图1所示，包括一基板，基板上设置：第一电源焊盘1，沿基板的一角设置，与外部供电电路5连接；第一辅助焊盘2，设置于第一电源焊盘1的一边，与第一电源焊盘1通过第一金属层连接；第二电源焊盘3，远离第一电源焊盘1设置，通过第一连接线4与第一辅助焊盘2连接；接地焊盘7，与外部接地电路6连接，并与辅助接地焊盘8通过第一金属层连接。
在一种较优的实施例中，第二电源焊盘3位于基板的对角线相交汇的位置。
具体地，在现有技术中，随着集成电路规模的扩大，晶体管数量的增长，芯片面积也随着扩大。当芯片面积扩张到一定程度后，芯片内部的供电距离也随之延长，距离供电焊盘较远的器件区则会因为供电电路的延长导致较大幅度的压降，引起供电不足，对芯片的性能产生较大影响。同时，供电电路的延长还会导致供电控制的响应时间延长，供电效率的下降。因此在现有技术中，对于大规模集成电路通常会设置多个供电焊盘连接外部供电电路5，并由外部供电电路5分别对供电焊盘进行控制，这导致了芯片成本的上升，设计难度的增大。而通过在芯片中部设置第二电源焊盘3能够有效地为面积较大的芯片的中部器件区供电，并且通过第一连接线4连接第一辅助焊盘2能够有效地避免现有技术中通过芯片内部供电电路为芯片中部器件区供电带来的压降、芯片发热、热损耗、负载电流上限过小、芯片面积扩大等缺陷，有效地保障了芯片中部器件区的供电，降低了芯片的发热，提升了供电功率的上限，缩减了芯片面积，降低了设计难度和制造成本。
进一步地，如图1所示，外部接地电路6通过第一接地焊盘7连接至芯片，并通过第一辅助接地焊盘8、第三连接线15和第二接地焊盘12连接芯片内部器件区，避免了现有技术中通过芯片内部电路实现器件共地带来的内阻和布线困难，简化了芯片设计。
在另一种实施例中，如图2所示，当芯片面积较大时，可设置第三接地焊盘14，并通过第二辅助接地焊盘13和第四连接线16实现第一接地焊盘7、第二接地焊盘12和第三接地焊盘14共地极，避免了现有技术中大面积芯片中共地极布线困难的问题。
在一种较优的实施例中，如图2所示，第二电源焊盘3的一边设置还包括第二辅助焊盘9，第二辅助焊盘与第二电源焊盘通过第一金属层连接。
在一种较优的实施例中，基板上还设置有第三电源焊盘11，第三电源焊盘11设置于基板的一角。
在一种较优的实施例中，第三电源焊盘11沿第一电源焊盘1和第二电源焊盘3连接线的延长方向上设置。
需要说明的是，本实施例中，第三电源焊盘11设置在与第一电源焊盘1相对的另一角仅是作为一种较为极端的实施例，在实际应用中，根据芯片各部位供电的需要可以自由的变更第二电源焊盘3、第二辅助焊盘9与第三焊盘11的位置与数量。通过设置可移动的第三电源焊盘11可以有效地为芯片中距离供电电路较远的部分供电，避免了避免现有技术中通过芯片内部供电电路为芯片中部器件区供电带来的压降、芯片发热、热损耗、负载电流上限过小、芯片面积扩大等缺陷，有效地保障了芯片中部器件区的供电，降低了芯片的发热，提升了供电功率的上限，缩减了芯片面积，降低了设计难度和制造成本。
进一步地，通过设置多个电源焊盘与辅助焊盘，可以有效地为大规模集成电路中的任意器件区域供电，同时仅需在芯片上设计少量供电焊盘连接外部供电电路，简化了芯片设计，提高了供电焊盘的利用率，降低了芯片设计难度与制造成本。
在一种较优的实施例中，第三电源焊盘11通过第二连接线10与第二辅助焊盘9连接。
具体地，第一辅助焊盘2、第二电源焊盘3、第二辅助焊盘4、第三电源焊盘11与第一连接线4或第二连接线10之间，第一接地焊盘7、第二接地焊盘12和第三接地焊盘14与第三连接线15或第四连接线16可以通过多种方式连接，包括但不限于超声键合、热压键合或回流焊。
在一种较优的实施例中，第一电源焊盘1、第二电源焊盘3、第三电源焊盘11等电位。
在一种较优的实施例中，封装结构包括一封装体，包裹于基板、第一电源焊盘1、第一辅助焊盘2、第二电源焊盘3、第二辅助焊盘4、第三电源焊盘11、第一接地焊盘7、第二接地焊盘12、第三接地焊盘14、第一连接线4、第二连接线10、第三连接线15和第四连接线16上。
在一种较优的实施例中，第一连接线4、第二连接线10、第三连接线15、第四连接线16为绑定金线。
以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (6)
1.一种芯片封装结构，其特征在于，包括一基板，所述基板上设置：
第一电源焊盘，沿所述基板的一角设置，与外部供电电路连接；
第一辅助焊盘，设置于所述第一电源焊盘的一边，与所述第一电源焊盘通过金属层连接；
第二电源焊盘，远离所述第一电源焊盘设置，通过第一连接线与所述第一辅助焊盘连接；
所述第二电源焊盘的一边设置有第二辅助焊盘，所述第二辅助焊盘与所述第二电源焊盘通过所述金属层连接，所述基板上还设置有第三电源焊盘，所述第三电源焊盘设置于所述基板的一角，沿所述第一电源焊盘和所述第二电源焊盘连接线的延长方向上设置；
所述第三电源焊盘通过第二连接线与所述第二辅助焊盘连接，所述第一电源焊盘、所述第二电源焊盘与所述第三电源焊盘等电位。
2.根据权利要求1所述的封装结构，其特征在于，所述第二电源焊盘位于所述基板的对角线相交汇的位置。
3.根据权利要求1所述的封装结构，其特征在于，所述基板上还设置有：
第一接地焊盘，沿所述基板的一角设置，与外部接地电路连接；
第一辅助接地焊盘，设置与所述第一接地焊盘的一边，与所述第一辅助接地焊盘通过所述金属层连接；
第二接地焊盘，远离所述第一接地焊盘设置，通过第三连接线与所述第一辅助接地焊盘连接。
4.根据权利要求3所述的封装结构，其特征在于，所述基板上还设置有：
第二辅助接地焊盘，所述第二辅助接地焊盘设置在所述第二接地焊盘一边，与所述第二接地焊盘通过所述金属层连接；
第三接地焊盘，于所述第一接地焊盘的对角设置，通过所述第二辅助接地焊盘通过第四连接线连接。
5.根据权利要求4所述的封装结构，其特征在于，所述封装结构包括一封装体，包裹于所述基板、所述第一电源焊盘、所述第一辅助焊盘、所述第二电源焊盘、所述第二辅助焊盘、所述第三电源焊盘、所述第一接地焊盘、所述第一辅助接地焊盘、所述第二接地焊盘、所述第二辅助接地焊盘、所述第三接地焊盘、所述第一连接线、所述第二连接线、所述第三连接线和所述第四连接线上。
6.根据权利要求4所述的封装结构，其特征在于，所述第一连接线、所述第二连接线、所述第三连接线和所述第四连接线为绑定金线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110496877.4A CN113380760B (zh) | 2021-05-07 | 2021-05-07 | 一种芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110496877.4A CN113380760B (zh) | 2021-05-07 | 2021-05-07 | 一种芯片封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113380760A CN113380760A (zh) | 2021-09-10 |
| CN113380760B true CN113380760B (zh) | 2024-06-18 |
Family
ID=77570763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110496877.4A Active CN113380760B (zh) | 2021-05-07 | 2021-05-07 | 一种芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113380760B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177424A (ja) * | 2007-01-19 | 2008-07-31 | Toshiba Corp | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274222A (ja) * | 1998-03-26 | 1999-10-08 | Nec Corp | 半導体装置及びシングルチップマイクロコンピュータ |
| DE102004031455B4 (de) * | 2004-06-29 | 2014-10-30 | Infineon Technologies Ag | Verfahren zur Erstellung eines ESD-Schutzes bei einem mikroelektronischen Baustein und entsprechend ausgebildeter mikroelektronischer Baustein |
| JP2008311589A (ja) * | 2007-06-18 | 2008-12-25 | Kawasaki Microelectronics Kk | 半導体集積回路およびその製造方法 |
| KR102033784B1 (ko) * | 2012-07-13 | 2019-10-17 | 에스케이하이닉스 주식회사 | 칩 스택 패키지 및 이를 포함하는 시스템 인 패키지와 그 동작방법 |
| CN212277194U (zh) * | 2020-12-04 | 2021-01-01 | 武汉新芯集成电路制造有限公司 | 一种存储芯片 |
-
2021
- 2021-05-07 CN CN202110496877.4A patent/CN113380760B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177424A (ja) * | 2007-01-19 | 2008-07-31 | Toshiba Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113380760A (zh) | 2021-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9177944B2 (en) | Semiconductor device with stacked power converter | |
| US10582617B2 (en) | Method of fabricating a circuit module | |
| JP2010199286A (ja) | 半導体装置 | |
| CN219017643U (zh) | 功率模块及具有其的电子设备 | |
| CN112885808B (zh) | 封装基板以及封装结构 | |
| CN113380760B (zh) | 一种芯片封装结构 | |
| CN103337486B (zh) | 半导体封装构造及其制造方法 | |
| CN102412241B (zh) | 半导体芯片封装件及其制造方法 | |
| TWI528516B (zh) | 晶片組裝結構及晶片組裝方法 | |
| CN114464585A (zh) | 一种半导体基板、半导体器件、集成电路系统和电子设备 | |
| CN208014692U (zh) | 芯片封装体及电子总成 | |
| CN101599480B (zh) | 半导体芯片封装结构 | |
| TWI832229B (zh) | 半導體封裝 | |
| JP2008177424A (ja) | 半導体装置 | |
| CN219832645U (zh) | 一种低容值闪存在udp上的封装结构 | |
| CN104900622A (zh) | 导线架以及芯片封装结构 | |
| CN220400584U (zh) | 芯片封装基板、芯片封装结构和芯片模组 | |
| TWI505422B (zh) | 分散晶片角隅應力之窗口型球格陣列封裝構造 | |
| JP2014120501A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN103515329A (zh) | 基板结构与使用该基板结构的半导体封装件 | |
| US20230317707A1 (en) | Integrated circuit substrate design with integrated power converter module and method of manufacturing thereof | |
| JP3730644B2 (ja) | 半導体装置 | |
| CN116153892A (zh) | 半导体封装 | |
| US20080128877A1 (en) | Semiconductor device | |
| CN105914194A (zh) | 一种优化的集成电路封装 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Room 201, building 4, No. 78, Keling Road, high tech Zone, Suzhou, Jiangsu 215159 Applicant after: Yutai Microelectronics Co.,Ltd. Address before: Room 201, building 4, No.78, Keling Road, high tech Zone, Suzhou City, Jiangsu Province Applicant before: Suzhou Yutai Microelectronics Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |