CN113380614A - 一种晶圆减薄方法 - Google Patents

一种晶圆减薄方法 Download PDF

Info

Publication number
CN113380614A
CN113380614A CN202110645550.9A CN202110645550A CN113380614A CN 113380614 A CN113380614 A CN 113380614A CN 202110645550 A CN202110645550 A CN 202110645550A CN 113380614 A CN113380614 A CN 113380614A
Authority
CN
China
Prior art keywords
wafer
thickness
substrate
thinning
colloid layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110645550.9A
Other languages
English (en)
Other versions
CN113380614B (zh
Inventor
张韶轩
温虎
郭靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Ansheng Semiconductor Technology Co ltd
Dongguan Mentech Optical and Magnetic Co Ltd
Original Assignee
Guangzhou Ansheng Semiconductor Technology Co ltd
Dongguan Mentech Optical and Magnetic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Ansheng Semiconductor Technology Co ltd, Dongguan Mentech Optical and Magnetic Co Ltd filed Critical Guangzhou Ansheng Semiconductor Technology Co ltd
Priority to CN202110645550.9A priority Critical patent/CN113380614B/zh
Publication of CN113380614A publication Critical patent/CN113380614A/zh
Application granted granted Critical
Publication of CN113380614B publication Critical patent/CN113380614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明涉及晶圆处理技术领域，具体涉及一种晶圆减薄方法，取一衬底进行预处理；在待处理的晶圆表面覆上胶体层，测量胶体层的厚度，控制胶体层的厚度在预定范围内；将晶圆粘接在衬底上并对晶圆进行减薄处理，待减薄处理完成后使晶圆和衬底进行分离。以此先将晶圆粘接在衬底上再对晶圆进行减薄处理，使得衬底在减薄处理过程中能为晶圆提供支撑，可以有效降低减薄时晶圆碎裂的风险，提高晶圆的生产质量，有利于提高产品的良品率。

Description

一种晶圆减薄方法
技术领域
本发明涉及晶圆处理技术领域，具体涉及一种晶圆减薄方法。
背景技术
随着5G工业控制的发展，芯片的需求量越大，对芯片的厚度等控制要求也越高，而减薄工序作为芯片生产的重要工序，它对芯片的生产质量等起到较大影响。
目前的晶圆减薄工序中，一般都是先将晶圆减薄到预定的厚度范围内，然后再对晶圆切割成单个芯片。然而，随着芯片行业的发展，芯片厚度越来越薄，按目前的减薄工序进行直接减薄处理，晶圆容易因为太薄而导致在减薄过程中发生破碎，大大影响到生产质量，导致良品率降低。
因此，行业内亟需一种能解决上述问题的方案。
发明内容
本发明的目的在于针对现有技术的不足而提供一种晶圆减薄方法。本发明的目的可以通过如下所述技术方案来实现。
一种晶圆减薄方法，包括
取一衬底进行预处理；
在待处理的晶圆表面覆上胶体层，测量胶体层的厚度，控制胶体层的厚度在预定范围内；
将晶圆粘接在衬底上，并对晶圆进行减薄处理，待减薄处理完成后将晶圆和衬底进行分离。
作为优选地，取一衬底进行预处理，包括：选取与晶圆形状相同的蓝宝石衬底，在衬底上设置若干个均匀分布的应力释放孔，并以衬底的中心点为参考点，在晶圆上选取若干个测量点，使每个测量点与参考点之间的高度差小于5微米。
作为优选地，在待处理的晶圆表面覆上胶体层，包括：对晶圆吸附定位并使晶圆的覆胶面向上，以晶圆中心为覆胶起点进行向外旋转覆胶，直至晶圆的覆胶面覆胶完全。
作为优选地，测量胶体层的厚度，控制胶体层的厚度在预定范围内，包括：先测量出待处理的晶圆厚度，在覆胶时不断地测量覆胶后的整体厚度，通过将覆胶后的整体厚度减去晶圆厚度来获取胶体层厚度，不断监测胶体层厚度，确保胶体层厚度在预定范围内。
作为优选地，胶体层厚度的预定范围为15-40微米。
作为优选地，将晶圆粘接在衬底上，包括：选取对位基准点，将晶圆的覆胶面向下放置在衬底上，调节衬底和晶圆位置，使两者的对位基准点对齐。
作为优选地，对晶圆进行减薄处理，包括：分别采用两种颗粒直径不同的研磨粉进行研磨，其中，先采用颗粒直径大的研磨粉对晶圆进行机械减薄，再采用直径小的研磨粉对晶圆进行CMP抛光到镜面，同时不断监测晶圆减薄后的实际厚度，直至达到预定的厚度后停止减薄。
作为优选地，先采用直径为3-30微米的Al2O3粉、SiO2粉或MgO粉作为研磨粉对晶圆进行机械减薄，再采用直径为0.1-1微米的Al2O3粉、SiO2粉或MgO粉作为研磨粉对晶圆进行CMP抛光。
作为优选地，不断监测晶圆减薄后的实际厚度，包括：先测量衬底厚度、晶圆厚度及胶体层厚度，并不断测量出粘接衬底后的总厚度，通过将测量出粘接衬底后的总厚度减去衬底厚度、晶圆厚度及胶体层厚度来获取减薄后晶圆的实际厚度，待减薄后晶圆的实际厚度达到预定的要求后停止减薄。
作为优选地，使晶圆和衬底进行分离，包括：对减薄处理后的晶圆整体进行清洗，然后放入有机溶剂中浸泡，待胶体层完全溶解后再转移至异丙醇溶剂中浸泡，再取出晶圆进行干燥处理。
与现有技术比，本发明的有益效果：
本发明研发了一种晶圆减薄方法，先将晶圆粘接在衬底上再对晶圆进行减薄处理，使得衬底在减薄处理过程中能为晶圆提供支撑，可以有效降低减薄时晶圆碎裂的风险，提高晶圆的生产质量，有利于提高产品的良品率。
附图说明
为了更清楚的说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见的，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1为本发明实施例中的流程示意图。
图2为本发明实施例中晶圆粘接衬底的示意图。
图3为本发明实施例中衬底的示意图。
具体实施方式
下面将结合具体实施例，对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通的技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明的保护范围。
一种晶圆减薄方法，在于选取一衬底与晶圆粘接在一起后再对晶圆进行减薄处理，衬底在减薄处理过程中能为晶圆提供支撑，避免晶圆在减薄过程中出现破裂的风险，适用于对厚度较薄的晶圆进行减薄处理，具体包括：
在减薄前，取一衬底进行预处理，使衬底符合晶圆减薄的要求。如图1和图2所述，先选取与晶圆形状相同的蓝宝石衬底，衬底形状与晶圆形状相同，便于后续精准粘接，而选用蓝宝石作为衬底具有稳定性好，易于清洗等优点。衬底的厚度优选为1毫米，可以为晶圆减薄提供合适的硬度。在衬底上设置若干个均匀分布的应力释放孔，如图3所示，使得在粘接晶圆时的应力通过应力释放孔释放出去，使得粘接晶圆时可以获得更好的晶圆平整度，避免晶圆发生翘起等问题，确保晶圆粘接质量。并以衬底的中心点为参考点，在晶圆上选取若干个测量点，使每个测量点与参考点之间的高度差小于5微米，在可以保证晶圆平整度的同时，也可便于后续减薄工序中的研磨能达到与预定厚度更小的高度差。
为了使晶圆与衬底粘接好，在待处理的晶圆表面覆上胶体层，优选为光刻胶体，测量胶体层的厚度，控制胶体层的厚度在预定范围内。可以采用限位夹具将晶圆移动至真空吸盘等设备中进行吸附定位，同时保证晶圆与夹具同圆心，便于保持晶圆平衡，也有利于进行覆胶定位，使晶圆的覆胶面向上用于覆胶。进行覆胶时，先以晶圆中心为覆胶起点进行向外旋转覆胶，直至晶圆的覆胶面覆胶完全，以此采用旋胶的方式，只需要确定覆胶起点便可以快速的旋转绕着起点向外圈覆胶，既可以提高覆胶的效率，也可以确保胶体均匀分布在晶圆的表面。
在进行旋转覆胶时，要测量胶体层的厚度，控制胶体层的厚度在一定范围内，能达到较佳效果。而在旋转覆胶时不能直接较为精准地测量出胶体层的厚度，因此，可在旋转覆胶前测量出晶圆的厚度，然后采用高度测量计不断地测量覆胶后的整体厚度，通过将覆胶后的整体厚度减去晶圆厚度来获取胶体层厚度，不断监测胶体层厚度，确保胶体层厚度在预定范围15-40微米内。如果胶体层太薄（小于15微米），由于晶圆减薄时晶圆会承受一定的压力，会导致晶圆产生暗裂而报废，而且减薄时摩擦力导致晶圆会翘曲，导致厚度控制出现偏差，既达不到防止晶圆破裂的目的，也不便于保证减薄质量。胶体层太厚（大于40微米），胶体层在减薄时承受压力会压缩变薄，由于减薄时无法直接测量粘接后的胶层实际厚度，若胶体层在减薄时变化，会导致计算的晶圆实际厚度偏离目标。
随后再将晶圆粘接在衬底上，粘接时先选取对位基准点，可以以晶圆缺口为基准点，便于对位。将晶圆的覆胶面向下放置在衬底上，便于与衬底粘接在一起，而且多余的胶体可以流动到衬底的孔中，可以保证粘接胶体均匀适量。调节衬底和晶圆位置，使两者的对位基准点对齐。
对晶圆进行减薄处理时，分别采用两种颗粒直径不同的研磨粉进行研磨，其中，先采用颗粒直径较大的研磨粉对晶圆进行机械减薄作为粗处理，再采用直径较小的研磨粉对晶圆进行CMP抛光到镜面作为细处理，同时不断监测晶圆减薄后的实际厚度，直至达到预定的厚度则停止减薄。机械减薄处理采用直径3-30微米的Al2O3粉、SiO2粉或MgO粉作为研磨粉，CMP抛光处理采用直径为0.1-1微米的Al2O3粉、SiO2粉或MgO粉作为研磨粉。
同时，需要不断监测晶圆减薄后的实际厚度。由于不能直接测量晶圆的减薄厚度，因此需要事先测量的衬底厚度、晶圆厚度及胶体层厚度，并在减薄过程中不断测量出粘接衬底后的总厚度，通过将测量出粘接衬底后的总厚度减去衬底厚度、晶圆厚度及胶体层厚度来获取减薄后晶圆的实际厚度，待减薄后晶圆的实际厚度达到预定的要求后停止减薄。
当减薄处理完成后，便使晶圆和衬底进行分离。进行分离时，对减薄处理后的晶圆整体进行清洗，去除残留在表面的抛光液，然后放入有机溶剂中浸泡来溶解胶体层，溶解胶体层的浸泡时间优选为2小时。待胶体层完全溶解后再转移至异丙醇溶剂中浸泡，去除前残留在表面的有机溶剂，浸泡异丙醇时间优选为10分钟，再取出晶圆放入氮气柜中进行干燥处理，干燥时间优选为半小时。衬底由于带有孔，分离时的溶剂很容易通过衬底的应力释放孔进入晶圆和衬底的之间来溶解胶体层，从而达到高效快速分离晶圆和衬底。
本发明提供的一种晶圆减薄方法，将晶圆粘接在衬底上再对晶圆进行减薄处理，使得衬底在减薄处理过程中能为晶圆提供支撑，可以有效降低减薄时晶圆碎裂的风险，提高晶圆的生产质量，有利于提高产品的良品率。在此基础上，本发明在衬底上设置若干个应力释放孔，粘接晶圆时的应力通过应力释放孔释放出去，使得粘接晶圆时可以获得更好的晶圆平整度，避免晶圆发生翘起等问题，确保晶圆粘接质量，并且在晶圆与衬底分离时，溶剂可以从应力释放孔进入晶圆和衬底的之间来溶解胶体层，而无孔衬底则需从边缘逐渐到晶圆中心慢慢溶解胶体层，对于很脆的晶圆如磷化铟晶圆需要静态分离，溶剂在不振动时需要的时间很长，甚至需要加热溶剂并加热至一定温度来辅助分离，本发明分离时无需添加热溶剂，也无需进行加热处理便可达到高效快速分离晶圆和衬底的效果。
以上借助具体实施例对本发明做了进一步描述，但是应该理解的是，这里具体的描述，不应理解为对本发明的实质和范围的限定，本领域内的普通技术人员在阅读本说明书后对上述实施例做出的各种修改，都属于本发明所保护的范围。

Claims (10)

1.一种晶圆减薄方法，其特征在于，包括：
取一衬底进行预处理；
在待处理的晶圆表面覆上胶体层，测量胶体层的厚度，控制胶体层的厚度预定范围内；
将晶圆粘接在衬底上，并对晶圆进行减薄处理，待减薄处理完成后将晶圆和衬底进行分离。
2.根据权利要求1所述的一种晶圆减薄方法，其特征在于，取一衬底进行预处理，包括：选取与晶圆形状相同的蓝宝石衬底，在衬底上设置若干个均匀分布的应力释放孔，并以衬底的中心点为参考点，在晶圆上选取若干个测量点，使每个测量点与参考点之间的高度差小于5微米。
3.根据权利要求1所述的一种晶圆减薄方法，其特征在于，在待处理的晶圆表面覆上胶体层，包括：对晶圆吸附定位并使晶圆的覆胶面向上，以晶圆中心为覆胶起点进行向外旋转覆胶，直至晶圆的覆胶面覆胶完全。
4.根据权利要求1所述的一种晶圆减薄方法，其特征在于，测量胶体层的厚度，控制胶体层的厚度在预定范围内，包括：先测量出待处理的晶圆厚度，在覆胶时不断地测量覆胶后的整体厚度，通过将覆胶后的整体厚度减去晶圆厚度来获取胶体层厚度，不断监测胶体层厚度，确保胶体层厚度在预定范围内。
5.根据权利要求4所述的一种晶圆减薄方法，其特征在于，胶体层厚度的预定范围为15-40微米。
6.根据权利要求1所述的一种晶圆减薄方法，其特征在于，将晶圆粘接在衬底上，包括：选取对位基准点，将晶圆的覆胶面向下放置在衬底上，调节衬底和晶圆位置，使两者的对位基准点对齐。
7.根据权利要求1所述的一种晶圆减薄方法，其特征在于，对晶圆进行减薄处理，包括：分别采用两种颗粒直径不同的研磨粉进行研磨，其中，先采用颗粒直径大的研磨粉对晶圆进行机械减薄，再采用直径小的研磨粉对晶圆进行CMP抛光到镜面，同时不断监测晶圆减薄后的实际厚度，直至达到预定的厚度后停止减薄。
8.根据权利要求7所述的一种晶圆减薄方法，其特征在于，先采用直径为3-30微米的Al2O3粉、SiO2粉或MgO粉作为研磨粉对晶圆进行机械减薄，再采用直径为0.1-1微米的Al2O3粉、SiO2粉或MgO粉作为研磨粉对晶圆进行CMP抛光。
9.根据权利要求7所述的一种晶圆减薄方法，其特征在于，不断监测晶圆减薄后的实际厚度，包括：先测量衬底厚度、晶圆厚度及胶体层厚度，并不断测量出粘接衬底后的总厚度，通过将测量出粘接衬底后的总厚度减去衬底厚度、晶圆厚度及胶体层厚度来获取减薄后晶圆的实际厚度，待减薄后晶圆的实际厚度达到预定的要求后停止减薄。
10.根据权利要求1所述的一种晶圆减薄方法，其特征在于，使晶圆和衬底进行分离，包括：对减薄处理后的晶圆整体进行清洗，然后放入有机溶剂中浸泡，待胶体层完全溶解后再转移至异丙醇溶剂中浸泡再取出晶圆进行干燥处理。
CN202110645550.9A 2021-06-10 2021-06-10 一种晶圆减薄方法 Active CN113380614B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110645550.9A CN113380614B (zh) 2021-06-10 2021-06-10 一种晶圆减薄方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110645550.9A CN113380614B (zh) 2021-06-10 2021-06-10 一种晶圆减薄方法

Publications (2)

Publication Number Publication Date
CN113380614A true CN113380614A (zh) 2021-09-10
CN113380614B CN113380614B (zh) 2023-04-07

Family

ID=77573439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110645550.9A Active CN113380614B (zh) 2021-06-10 2021-06-10 一种晶圆减薄方法

Country Status (1)

Country Link
CN (1) CN113380614B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044428A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 晶圆的减薄方法
CN102377406A (zh) * 2010-07-08 2012-03-14 精工电子有限公司 带贯通电极的玻璃基板的制造方法及电子部件的制造方法
JP2013243174A (ja) * 2012-05-17 2013-12-05 Tokyo Ohka Kogyo Co Ltd 支持体
CN103907175A (zh) * 2011-10-21 2014-07-02 皇家飞利浦有限公司 通过使用有槽的衬底的低翘曲晶片结合
CN105457843A (zh) * 2016-01-18 2016-04-06 武汉华星光电技术有限公司 光阻涂布装置及光阻涂布方法
CN105551943A (zh) * 2016-02-26 2016-05-04 上海华力微电子有限公司 晶圆背面减薄方法
US10134635B1 (en) * 2013-11-18 2018-11-20 Amkor Technology, Inc. Stress relieving through-silicon vias
CN111216034A (zh) * 2020-02-26 2020-06-02 中国科学院微电子研究所 一种半导体器件及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044428A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 晶圆的减薄方法
CN102377406A (zh) * 2010-07-08 2012-03-14 精工电子有限公司 带贯通电极的玻璃基板的制造方法及电子部件的制造方法
CN103907175A (zh) * 2011-10-21 2014-07-02 皇家飞利浦有限公司 通过使用有槽的衬底的低翘曲晶片结合
JP2013243174A (ja) * 2012-05-17 2013-12-05 Tokyo Ohka Kogyo Co Ltd 支持体
US10134635B1 (en) * 2013-11-18 2018-11-20 Amkor Technology, Inc. Stress relieving through-silicon vias
CN105457843A (zh) * 2016-01-18 2016-04-06 武汉华星光电技术有限公司 光阻涂布装置及光阻涂布方法
CN105551943A (zh) * 2016-02-26 2016-05-04 上海华力微电子有限公司 晶圆背面减薄方法
CN111216034A (zh) * 2020-02-26 2020-06-02 中国科学院微电子研究所 一种半导体器件及其制作方法

Also Published As

Publication number Publication date
CN113380614B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
TWI446420B (zh) 用於半導體製程之載體分離方法
TWI546854B (zh) The method of grinding
JP2014144500A (ja) サファイアウェハーの片面研磨方法、サファイアウェハーの製造方法
CN109972204B (zh) 超薄超平晶片和制备该超薄超平晶片的方法
US7960247B2 (en) Die thinning processes and structures
TW201839900A (zh) 靜電吸附夾盤及其製造方法、以及半導體裝置的製造方法
US20150056727A1 (en) Method of inspecting semiconductor device, method of fabricating semiconductor device, and inspection tool
CN113380614B (zh) 一种晶圆减薄方法
US20090249604A1 (en) Method and apparatus for releasing support plate and wafer chips from each other
CN112201566A (zh) 一种晶圆片减薄方法、装置和卸片夹具
JP2013507764A (ja) ウェーハ支持部材、その製造方法及びこれを備えるウェーハ研磨ユニット
US20030232580A1 (en) Method of machining silicon wafer
JP2013197511A (ja) サポート基板、半導体装置の製造方法、半導体装置の検査方法
JP2018142630A (ja) ウェーハ仮止め用ワックス及びウェーハの仮止め方法
TW202103227A (zh) 太鼓晶圓環形切割製程方法
US20200212251A1 (en) Backside processing method for back-illuminated photoelectric device
JP3798760B2 (ja) 半導体ウェハの形成方法
CN106328572B (zh) 一种将已完成表面工艺的晶圆从硅片上进行卸片的方法
JP7138218B2 (ja) ボンディングウェハ構造及びその製造方法
CN214519543U (zh) 一种单片式拋光用晶片承载底座
CN216265292U (zh) 一种晶圆抛光工序中晶片与陶瓷盘贴合用底座装置
JPS63123645A (ja) 半導体装置の製造方法
Dragoi et al. Reversible wafer bonding for reliable compound semiconductor processing
CN103681398A (zh) 半导体器件的制造方法、半导体器件、支撑衬底和半导体制造装置
JP5670303B2 (ja) イオン注入機の基板保持具の劣化判定方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Building 4, No. 157, Shipai Section, Dongyuan Avenue, Shipai Town, Dongguan City, Guangdong Province, 523000

Applicant after: Dongguan Ansheng Semiconductor Technology Co.,Ltd.

Applicant after: DONGGUAN MENTECH OPTICAL & MAGNETIC Co.,Ltd.

Address before: 510700 room 410, building a, No. 18, Kexue Avenue, Huangpu District, Guangzhou City, Guangdong Province

Applicant before: Guangzhou Ansheng Semiconductor Technology Co.,Ltd.

Applicant before: DONGGUAN MENTECH OPTICAL & MAGNETIC Co.,Ltd.

GR01 Patent grant
GR01 Patent grant