CN103681398A - 半导体器件的制造方法、半导体器件、支撑衬底和半导体制造装置 - Google Patents

半导体器件的制造方法、半导体器件、支撑衬底和半导体制造装置 Download PDF

Info

Publication number
CN103681398A
CN103681398A CN201310323696.7A CN201310323696A CN103681398A CN 103681398 A CN103681398 A CN 103681398A CN 201310323696 A CN201310323696 A CN 201310323696A CN 103681398 A CN103681398 A CN 103681398A
Authority
CN
China
Prior art keywords
semiconductor device
mentioned
support substrates
semiconductor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310323696.7A
Other languages
English (en)
Inventor
辻井浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103681398A publication Critical patent/CN103681398A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明的实施方式提供一种半导体器件的制造方法、半导体器件、支撑衬底和半导体制造装置，该实施方式的半导体器件的制造方法包括：在第一面上形成了多个半导体器件的半导体衬底的与上述第一面相对的第二面上，粘贴形成有贯通孔的第二支撑衬底，以使得上述贯通孔与上述半导体器件相重叠的工序；以及使电气特性检查装置的探头接触于上述半导体器件的上述第一面上设置的表面电极和从上述贯通孔露出的上述半导体器件的背面电极，测定上述半导体器件的电气特性的工序。

Description

半导体器件的制造方法、半导体器件、支撑衬底和半导体制造装置
相关申请 
本申请享有以日本专利申请第2012-201132号（申请日：2012年9月13日）为基础申请的优先权。本申请通过援引该基础申请而包含基础申请的全部内容。 
技术领域
本发明的实施方式涉及半导体器件的制造方法、半导体器件、支撑衬底和半导体制造装置。 
背景技术
单独半导体（分离的半导体）等的纵长型半导体器件，一般情况下通过研削、研磨、蚀刻等从背面对半导体衬底（以下，称为晶片）进行减薄加工后，针对该背面进行各种加工处理，然后检查其电气特性，将半导体器件切割成单片。然而，因晶片的厚度变薄后造成的强度降低、形成的半导体器件的结构造成的应力等，晶片中产生的翘曲变大。由此，晶片的运送（操作）变得困难。另外，运送时或加工时容易产生问题（例如，破裂或缺口）。 
因此，采取了将支撑衬底（支撑板）粘贴在晶片上的状态下，对晶片的背面实施各种加工处理的对策。另外，在对晶片背面进行各种加工处理而在背面上形成电极后的电气特性检查（所谓芯片检查）中，需要使电气特性检查装置的探头与位于晶片表面侧的电极（表面电极）接触，使电气特性检查装置的测试台与位于晶片背面侧的电极（背面电极）接触。 
但是，在晶片上粘贴了支撑衬底（例如，玻璃衬底）的状态下， 探头无法接触到电极。因此，在检查半导体器件的电气特性时，必须将晶片上粘贴的支撑衬底剥离而露出电极。通常，在把晶片安装在切片板（dicing sheet）上的状态下剥离支撑衬底，支撑衬底剥离后不能保证晶片的强度。 
于是，为强化减薄后的晶片，提出了用具有吸附孔的处理托盘（强化衬底）吸住半导体衬底的状态下，把半导体衬底切片，将半导体器件切割成单片，上述吸附孔用于吸附形成于半导体衬底上的各半导体器件。 
但是，在现有的方法中，不能从晶片减薄到半导体器件的电气特性检查为止，一直对晶片进行强化。 
发明内容
本发明的实施方式提供从晶片减薄到半导体器件的电气特性检查为止，可以一直对晶片进行强化的半导体器件的制造方法、由该制造方法制造的制造半导体器件、支撑衬底和半导体制造装置。 
根据实施方式的半导体器件的制造方法包括：在第一面上形成了多个半导体器件的半导体衬底的与上述第一面相对的第二面上，粘贴形成有贯通孔的第二支撑衬底，以使得上述贯通孔与上述半导体器件相重叠的工序；以及使电气特性检查装置的探头接触于上述半导体器件的上述第一面上设置的表面电极和从上述贯通孔露出的上述半导体器件的背面电极，测定上述半导体器件的电气特性的工序。 
根据实施方式，可以从晶片减薄到半导体器件的电气特性检查为止，一直对晶片进行强化。 
附图说明
图1是根据实施方式的支撑衬底的构成图。 
图2是将根据实施方式的支撑衬底粘贴到晶片上的图。 
图3是根据实施方式的半导体器件的制造工序图。 
图4是根据实施方式的半导体器件的制造工序图。 
图5是根据实施方式的半导体器件的制造工序图。 
具体实施方式
以下，参照附图详细说明实施方式。 
（实施方式） 
<支撑衬底100的构成> 
说明支撑衬底100（第二支撑衬底）的构成。 
图1是根据实施方式的支撑衬底100的构成图。图1（a）是支撑衬底100的俯视图。图1（b）是支撑衬底100的平面图。图1（c）是沿图1（b）的I-I线的支撑衬底100的剖视图。图2是将支撑衬底100粘贴到晶片W上的图。以下，参照图1、图2说明根据实施方式的支撑衬底100的构成。 
在对形成有半导体器件的半导体衬底W（以下，称为晶片W）的背面进行研削而减薄时、和把晶片W减薄后，使用支撑衬底100作为通过进行切片来检查晶片W上形成的半导体器件的电气特性之前的晶片W的强化衬底。 
在支撑衬底100上形成从表面H1贯通到背面H2的多个贯通孔101。在将该支撑衬底100粘贴到了晶片W上时，在与晶片W上形成的矩形的半导体器件C相重叠的位置形成该贯通孔101。即，与晶片W上形成的半导体器件的位置相匹配地形成支撑衬底100的贯通孔101。 
支撑衬底100是将玻璃或金属制的一张板冲切而制成，形成为其外径D1与作为支撑对象的晶片W的直径大致相同。具体地，支撑衬底100的外径D1比晶片W的直径D2大20mm左右是优选的。 
例如，晶片W的直径D2为200mm时，支撑衬底100的外径D1可以为220mm左右。支撑衬底100的外径D1比晶片W的直径D2大是为了防止晶片W的端部（边缘）与运送机械手等接触而造成晶片W损伤。 
<半导体器件的制造方法和半导体制造装置> 
图3-图5是示出根据本实施方式的半导体器件的制造工序图。以下，参照图3-图5说明根据本实施方式的半导体器件的制造方法和半导体制造装置。另外，以下是从晶片W减薄、离子注入（灌注）、扩散（激光退火）、背面金属M的形成（利用PVD（物理气相沉积）装置进行的溅射）等的加工处理完成后的状态开始，说明半导体器件的制造方法和半导体制造装置。 
在晶片W的表面F1上粘贴支撑衬底200（第一支撑衬底）（参照图3（a）），在晶片W的表面F1（第一面）侧形成了多个半导体器件C，在晶片W的背面F2（第二面）侧形成了背面金属膜M。背面金属膜M作为各个半导体器件C的背面电极。 
在将支撑衬底200粘贴在晶片W的表面F1上的状态下，使用切片装置300切割晶片W（参照图3（b））。该切割将半导体器件C切割成单片。从晶片W的背面F2侧进行该切割。另外，图3（b）中，使用刀片B切割晶片W，但也可以利用激光切割晶片W，从而将半导体器件C切割成单片。 
把参照图1说明的支撑衬底100粘贴到在晶片W的背面F2上形成的背面金属膜M上（参照图4（a））。此时，将在支撑衬底100上形成的各贯通孔101，以与在晶片W上形成的各半导体器件C相重叠的方式，粘贴到在晶片W背面F2上形成的背面金属膜M上。 
在把支撑衬底100、200分别粘贴到背面F2侧、表面F1侧的状态下，将晶片W的上下翻转后，从晶片W的表面F1将支撑衬底200剥离（参照图4（b））。 
然后，把支撑衬底100的端部吸附到电气特性检查装置400（半导体制造装置）的保持机构401上，从而保持背面粘贴了支撑衬底100的晶片W。然后，使电气特性检查装置400的探头402a（第一探头）接触通过剥离支撑衬底200而露出的在晶片W的表面F1侧形成的半导体器件C的表面电极（未图示），使探头402b（第二探头）通过支撑衬底100的贯通孔101接触背面金属膜M（背面电极），从而测定半导体器件C的电气特性（参照图5（a））。 
在测定各半导体器件C的电气特性之后，使用拾取半导体器件的拾取装置500（半导体制造装置）仅拾取合格品（参照图5（b））。首先，把支撑衬底100的端部吸附到拾取装置500的保持机构501上，从而保持电气特性检查完成后的晶片W。然后，把拾取装置500的吸筒502吸附到半导体器件C的表面上。然后，经由上述支撑衬底100上的贯通孔101从背面侧用顶起销503顶起被吸筒502吸附的半导体器件C，从而拾取合格的半导体器件C。 
另外，吸筒502的吸附面的大小及形状与作为拾取对象的半导体器件C的大小及形状相同是优选的。这是因为，吸附面积大的吸筒在拾取时可以缓和对半导体器件C的冲击。 
如上所述，在本实施方式中，在粘贴到晶片W上时，使用在与晶片W上形成的半导体器件C重叠的位置形成贯通孔101的支撑衬底100。因此，可以在从晶片减薄到半导体器件的电气特性检查为止，一直使晶片W处于被强化了的状态。 
另外，因为吸筒502的吸附面大小及形状与作为拾取对象的半导体器件C的大小及形状相同，所以在拾取时可以缓和对半导体器件C的冲击。 
虽然说明了本发明的几个实施方式,但这些实施方式是作为例子而提出的，并不意图限定本发明的范围。这些新的实施方式能够以其他的各种方式进行实施，在不脱离发明的要旨的范围内，能够进行各种的省略、置换、变更。这些实施方式或其变形包含于发明的范围或要旨中，并且包含于权利要求书记载的发明及其均等的范围中。 

Claims (9)

1.一种半导体器件的制造方法，其特征在于，包括： 
在第一面上形成了多个半导体器件的半导体衬底的与上述第一面相对的第二面上，粘贴形成有贯通孔的第二支撑衬底，以使得上述贯通孔与上述半导体器件相重叠的工序；以及 
使电气特性检查装置的探头接触于上述半导体器件的上述第一面上设置的表面电极、和从上述贯通孔露出的上述半导体器件的背面电极，测定上述半导体器件的电气特性的工序。 
2.如权利要求1所述的半导体器件的制造方法，其特征在于，还包括： 
在上述第二面上粘贴上述第二支撑衬底的工序之前，在上述第一面上粘贴第一支撑衬底的工序；以及 
剥离上述第一支撑衬底的工序。 
3.如权利要求1所述的半导体器件的制造方法，其特征在于： 
在测定上述电气特性之后，还包括： 
从上述第一面用吸筒吸附上述半导体器件的工序；以及 
从上述贯通孔用顶起销顶起半导体器件的工序。 
4.如权利要求3所述的半导体器件的制造方法，其特征在于： 
上述吸筒的吸附面的大小与上述半导体器件的大小相同。 
5.一种由如权利要求1所述的半导体器件的制造方法制造的半导体器件。 
6.一种支撑衬底，其特征在于： 
在被粘贴到具有多个半导体器件的半导体衬底时，在与上述半导 体器件相重叠的位置形成贯通孔。 
7.如权利要求6所述的支撑衬底，其特征在于： 
具有比上述半导体衬底的外径大的外径。 
8.一种半导体制造装置，其特征在于，包括： 
保持机构，对于与形成了半导体器件的第一面相对的第二面，保持粘贴了如权利要求6所述的上述支撑衬底的上述半导体衬底； 
第一探头，与在上述第一面上形成的电极接触；以及 
第二探头，经由上述贯通孔与在上述第二面上形成的电极接触。 
9.如权利要求8所述的半导体制造装置，其特征在于，包括： 
经由上述贯通孔顶起上述半导体器件的顶起销；以及 
拾取被顶起的上述半导体器件的吸筒。 
CN201310323696.7A 2012-09-13 2013-07-30 半导体器件的制造方法、半导体器件、支撑衬底和半导体制造装置 Pending CN103681398A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012201132A JP5738815B2 (ja) 2012-09-13 2012-09-13 半導体装置の製造方法及び半導体製造装置
JP2012-201132 2012-09-13

Publications (1)

Publication Number Publication Date
CN103681398A true CN103681398A (zh) 2014-03-26

Family

ID=50233659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310323696.7A Pending CN103681398A (zh) 2012-09-13 2013-07-30 半导体器件的制造方法、半导体器件、支撑衬底和半导体制造装置

Country Status (3)

Country Link
US (1) US20140073070A1 (zh)
JP (1) JP5738815B2 (zh)
CN (1) CN103681398A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016146429A (ja) * 2015-02-09 2016-08-12 トヨタ自動車株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010005043A1 (en) * 1999-12-24 2001-06-28 Masaki Nakanishi Semiconductor device and a method of manufacturing the same
JP2008041985A (ja) * 2006-08-08 2008-02-21 Tokyo Ohka Kogyo Co Ltd サポートプレート
CN100536080C (zh) * 2004-04-01 2009-09-02 株式会社迪思科 晶片的加工方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065079A (ja) * 2007-09-10 2009-03-26 Toyota Motor Corp 半導体ウェハを保持する方法とそのために用いられる支持部材
JP2012195539A (ja) * 2011-03-18 2012-10-11 Toshiba Corp 半導体装置の製造方法および補強板
JP2013197511A (ja) * 2012-03-22 2013-09-30 Toshiba Corp サポート基板、半導体装置の製造方法、半導体装置の検査方法
JP2014229635A (ja) * 2013-05-17 2014-12-08 株式会社東芝 半導体検査方法および半導体検査装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010005043A1 (en) * 1999-12-24 2001-06-28 Masaki Nakanishi Semiconductor device and a method of manufacturing the same
CN100536080C (zh) * 2004-04-01 2009-09-02 株式会社迪思科 晶片的加工方法
JP2008041985A (ja) * 2006-08-08 2008-02-21 Tokyo Ohka Kogyo Co Ltd サポートプレート

Also Published As

Publication number Publication date
JP5738815B2 (ja) 2015-06-24
JP2014056949A (ja) 2014-03-27
US20140073070A1 (en) 2014-03-13

Similar Documents

Publication Publication Date Title
TWI283457B (en) Manufacturing method of semiconductor device
JP2013008915A (ja) 基板加工方法及び基板加工装置
US20170062380A1 (en) Method of providing a flexible semiconductor device and flexible semiconductor device thereof
CN105229924B (zh) 压电设备及其制造方法、以及压电自立基板的制造方法
JP2007281051A (ja) 半導体ウエハのチップ加工方法
JP2012042431A (ja) 貼り合せウェーハの検査方法
CN104246971A (zh) 贴合晶片的制造方法
US20150056727A1 (en) Method of inspecting semiconductor device, method of fabricating semiconductor device, and inspection tool
CN109972204B (zh) 超薄超平晶片和制备该超薄超平晶片的方法
TW200410304A (en) Process for manufacturing thin semiconductor chip
CN103325719A (zh) 支撑基板、半导体装置的制造方法以及半导体装置的检查方法
CN111564367B (zh) 一种晶圆研磨前裂片异常的处理方法
CN103681398A (zh) 半导体器件的制造方法、半导体器件、支撑衬底和半导体制造装置
KR101555404B1 (ko) 지지 방법, 이것을 이용한 고온 처리 방법, 및 지지 지그
US8097087B2 (en) Method of cleaning support plate
US20030232580A1 (en) Method of machining silicon wafer
JP2015088620A (ja) 剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
TWI592982B (zh) Method of manufacturing semiconductor device
JP2000040677A (ja) 半導体素子の製造方法
JP2014116455A (ja) 半導体装置の製造方法および半導体製造装置
JP6898265B2 (ja) 複合基板の製造方法
CN114804645B (zh) 一种大尺寸超薄玻璃基板的通孔蚀刻方法
JPH08181197A (ja) 半導体装置の製造方法およびそれに用いるウエハマウンタ
JP2003086540A (ja) 半導体装置の製造方法及びその製造装置
CN210040141U (zh) 硅晶绝缘体薄型化机台

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140326