CN113380295A - 可变电阻式存储器件以及操作其的方法 - Google Patents

可变电阻式存储器件以及操作其的方法 Download PDF

Info

Publication number
CN113380295A
CN113380295A CN202010826578.8A CN202010826578A CN113380295A CN 113380295 A CN113380295 A CN 113380295A CN 202010826578 A CN202010826578 A CN 202010826578A CN 113380295 A CN113380295 A CN 113380295A
Authority
CN
China
Prior art keywords
voltage
write
signal
memory cell
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010826578.8A
Other languages
English (en)
Other versions
CN113380295B (zh
Inventor
庆箕明
尹正赫
李基远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113380295A publication Critical patent/CN113380295A/zh
Application granted granted Critical
Publication of CN113380295B publication Critical patent/CN113380295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本申请公开了可变电阻式存储器件以及操作其的方法。该可变电阻式存储器件包括存储单元阵列和控制电路块。存储单元阵列包括被连接在全局字线与全局位线之间的多个存储单元。控制电路块位于存储单元阵列的至少一个边缘部分上。存储单元阵列被分类为具有与控制电路块邻近的存储单元的第一组和具有相对于控制电路块而言较远的存储单元的第二组。第二组比第一组离控制电路块远。控制电路块包括写入控制单元，所述写入控制单元产生控制信号，以用于与对第二组中的存储单元进行写入相比，以不同的方式对第一组中的存储单元进行写入。

Description

可变电阻式存储器件以及操作其的方法
相关申请的交叉引用
本申请要求于2020年2月25日在韩国知识产权局提交的申请号为10-2020-0022771的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各个实施例总体而言涉及可变电阻式存储器件以及操作其的方法，更具体地，涉及相变存储器件和写入相变存储器件的方法。
背景技术
近来，正在广泛开发代替DRAM器件和快闪存储器件的下一代存储器件。下一代存储器件可以包括使用如下材料的可变电阻式存储器件：包括基于所施加的偏压而快速改变的电阻以切换至少两个电阻状态的材料，即，可变电阻材料。可变电阻式存储器件可以包括相变随机存取存储器(PCRM)、电阻式随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)等。
可变电阻式存储器件可以包括具有交叉点阵列结构的存储单元阵列和控制电路块。存储单元阵列可以包括多个字线、与字线交叉的多个位线以及形成在字线与位线的交叉点处的存储单元。
存储单元可以包括可变电阻。可以基于字线与位线之间的电压差来改变可变电阻。
具有均匀宽度和均匀长度的字线和位线可以被延伸以产生RC延迟。因此，存储单元的存储特性可以基于存储单元与用于提供电压的控制电路块之间的距离而彼此不同。
发明内容
在本公开的示例性实施例中，一种可变电阻式存储器件可以包括存储单元阵列和控制电路块。存储单元阵列可以包括连接在全局字线与全局位线之间的多个存储单元。控制电路块可以位于存储单元阵列的至少一个边缘部分上。存储单元阵列可以被分类为具有与控制电路块邻近的存储单元的第一组和具有相对于控制电路块而言较远的存储单元的第二组。第二组比第一组离控制电路块远。控制电路块可以包括写入控制单元，所述写入控制单元被配置为产生控制信号，以用于与对第二组中的存储单元进行写入相比，以不同的方式对第一组中的存储单元进行写入。
在本公开的示例性实施例中，一种可变电阻式存储器件可以包括存储单元阵列和控制电路块。存储单元阵列可以包括连接在全局字线与全局位线之间的多个存储单元。控制电路块可以被配置为控制多个存储单元的操作。控制电路块可以包括写入电路和检测电路。写入电路可以被配置为基于选中存储单元的位置而将预选择电流施加到存储单元，以及在接通存储单元之后向存储单元施加写入电流。写入电路可以被配置为基于选中存储单元的位置来向存储单元施加与预选择电流不同的预充电电流，以及在接通存储单元之后向存储单元施加写入电流。检测电路可以连接到全局字线以检测选中存储单元的电流。检测电路可以被配置为在选中存储单元被接通时将检测信号使能。
在本公开的示例性实施例中，基于操作可变电阻式存储器件的方法，当启动写入操作时，可以识别选中存储单元的位置。当选中存储单元位于第一组中时，可以向选中存储单元提供预选择电压和预选择电流。当选中存储单元被接通时或者当在选中存储单元中产生骤回时，可以在停止供应预选择电压和预选择电流之后，向选中存储单元提供写入电压和写入电流。当选中存储单元位于第二组中时，可以向选中存储单元提供预选择电压和预选择电流。当选中存储单元被接通时或者当在选中存储单元中产生骤回时，可以在停止供应预选择电压和预选择电流之后，向选中存储单元提供写入电压和写入电流。预选择电压可以与预充电电压不同。
附图说明
根据结合附图进行的以下详细描述，将更清楚地理解本公开的主题的上述和另外的方面、特征和优点，其中：
图1是示出根据示例性实施例的可变电阻式存储系统的框图；
图2是示出根据示例性实施例的可变电阻式存储器件的框图；
图3是示出根据示例性实施例的可变电阻式存储器件的存储单元阵列的视图；
图4是示出根据示例性实施例的存储单元结构的电路图；
图5是示出根据示例性实施例的写入控制单元的框图；
图6是示出根据示例性实施例的写入控制单元的操作的时序图；
图7是示出根据示例性实施例的第一控制电路的电路图；
图8是示出根据示例性实施例的第二控制电路的电路图；
图9和图10是示出根据示例性实施例的相变存储器件的操作的流程图；以及
图11是示出根据示例性实施例的预选择操作和预充电操作的视图。
具体实施方式
将参考附图更详细地描述本发明的各种实施例。附图是各种实施例(和中间结构)的示意图。这样，可以预期由于例如制造技术和/或公差而引起的图示的配置和形状的变化。因此，所描述的实施例不应被解释为限于本文中所示出的特定配置和形状，而是可以包括在不脱离如所附权利要求书所限定的本发明的精神和范围的配置和形状上的偏差。
在此参考本发明的理想实施例的横截面图和/或平面图来描述本发明。然而，本发明的实施例不应被解释为限制发明构思。尽管将示出和描述本发明的一些实施例，但是本领域普通技术人员将理解，可以在不脱离本发明的原理和精神的情况下对这些实施例进行改变。
在实施例的以下描述中，当参数被称为“预定的”时，可能意图表示当在参数被用于过程或算法之前确定该参数的值。参数的值可以在过程或算法开始时设置，或者可以在过程或算法被执行的时段期间设置。
将理解，尽管在本文中使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在不脱离本公开的教导的情况下，在一些实施例中的第一元件可以在其他实施例中被称为第二元件。
此外，将理解的是，当元件被称为“连接”或“耦接”到另一元件时，它可以直接连接或耦接到另一元件，或者可以存在居间元件。相反，当一个元件被称为“直接连接”或“直接耦接”至另一元件时，则不存在居间元件。
图1是示出根据示例性实施例的可变电阻式存储器系统的框图。
参考图1，半导体存储系统100可以包括处理器10、控制器50和可变电阻式存储器件PCM。
处理器10可以经由多个总线15与控制器50电连接。处理器10可以向控制器50提供具有存储地址和数据的存储器访问请求，诸如读取请求、写入请求等。
控制器50可以向可变电阻式存储器件PCM提供命令CMD、地址ADD、数据DATA和控制信号CTRL以操作该存储器件。控制器50可以包括位置储存块60。位置储存块60可以被配置为将存储单元的位置信息储存在可变电阻式存储器件PCM的存储单元阵列110中。例如，位置储存块60可以基于存储单元的地址来区分存储单元是对应于邻近的单元组还是对应于远离的单元组。位置储存块60可以包括寄存器。可变电阻式存储器件PCM可以包括存储单元阵列110和控制电路块CB。
在示例性实施例中，位置储存块60可以位于控制器50中。可替换地，位置储存块60可以位于可变电阻式存储器件PCM的控制电路块CB中。
图2是示出根据示例性实施例的可变电阻式存储器件的框图。图3是示出根据示例性实施例的可变电阻式存储器件的存储单元阵列的视图。此外，图4是示出根据示例性实施例的存储单元结构的电路图。
参考图2，可变电阻式存储器件PCM可以包括存储单元阵列110和控制电路块CB。控制电路块CB可以包括被配置为控制存储单元阵列110的操作的控制电路。
参考图3，存储单元阵列110可以包括多个字线WL0～WLn和多个位线BL0～BLm。字线WL0～WLn和位线BL0～BLm可以彼此交叉。多个存储单元MC可以被布置在字线WL0WLn与位线BL0BLm的交叉点处。示例性实施例的存储单元阵列110可以具有交叉点阵列类型，其中存储单元MC可以位于字线WL0～WLn与位线BL0～BLm的交叉点处。此外，存储单元阵列110可以具有三维层叠结构。
存储单元阵列110的存储单元MC可以基于存储单元MC与控制电路块CB之间的距离而被分类为第一组110a和第二组110b。例如，第一组110a可以包括与控制电路块CB邻近的存储单元MC。第二组110b可以包括相对于控制电路块CB而言较远的存储单元MC。可以以不同的方式来控制第一组110a中的存储单元MC和第二组110b中的存储单元MC。设计者可以基于先前的数据来设置和改变第一组110a和第二组110b的分类。
第一组110a和第二组110b的分类准则可以被储存在控制器50的位置储存块60中。例如，位置储存块60可以包括模式寄存器组(MRS)。位置储存块60可以接收访问请求或者访问地址以判断被访问的存储单元是对应于第一组110a还是对应于第二组110b。位置储存块60可以将判断的结果作为位置地址信息ADD_info提供给可变电阻式存储器件PCB的控制电路块CB。
参考图4，存储单元MC可以包括连接在字线WL与位线BL之间的选择元件S和可变电阻R。
选择元件S可以包括二极管或MOS晶体管。选择元件S可以包括具有相变材料的开关。选择元件S可以包括具有相变层(phase change layer)的双向阈值开关(OTS)。
可变电阻R可以包括存储层。可变电阻R可以表示基于位线BL与字线WL之间的电压差的不同的电阻值。可变电阻R可以包括相变层或阻变层(resistance change layer)。相变层可以包括GaSb、InSb、InSe、Sb2Te3、GeTe、GeSbTe、GaSeTe、InSbTe、SnSb2Te4、InSbGe、AgInSbTe、(GeSn)SbTe、GeSb(SeTe)、Te81Ge15Sb2S2等。
相变层可以具有带有相对高的电阻的非晶态和带有相对低的电阻的晶态。相变层可以具有通过基于电流量和冷却时间而产生的焦耳热而改变的相。
每个存储单元可以包括被配置为储存一个比特位的数据的单层级(level)单元。在这种情况下，存储单元可以基于所储存的数据而具有两个电阻分布。可替代地，每个存储单元可以包括被配置为储存不少于两个比特位的数据的多层级单元。在这种情况下，存储单元可以基于所储存的数据而具有四种或八种电阻分布。
再次参考图2，控制电路块CB可以包括列选择电路120、行选择电路130、控制信号发生电路140、写入驱动器WD和检测电路180。
列选择电路120可以连接在全局位线GBL与多个位线BL<0:m>之间。列选择电路120可以被配置为将位线BL<0:m>之中的选中位线与全局位线GBL连接。可以通过使用由控制信号发生电路140提供的列地址CADD来选择位线。列选择电路120可以包括串联连接在全局位线GBL与位线BL之间的至少一个全局列开关和至少一个局部列开关。例如，全局列开关可以包括被配置为响应于全局位线选择信号而被导通的MOS晶体管。局部列开关可以包括被配置为响应于局部位线选择信号而被导通的MOS晶体管。可以通过使用列地址CADD而在列选择电路120中产生全局位线选择信号和局部位线选择信号。
行选择电路130可以连接在全局字线GWL与多个字线WL<0:n>之间。行选择电路130可以被配置为将字线WL<0:n>之中的选中字线与全局字线GWL连接。可以通过使用从控制信号发生电路140提供的行地址RADD来选择字线。行选择电路130可以包括串联连接在全局字线GWL与字线WL之间的至少一个全局行开关和至少一个局部行开关。例如，全局行开关可以包括被配置为响应于全局字线选择信号而被导通的MOS晶体管。局部行开关可以包括被配置为响应于局部字线选择信号而被导通的MOS晶体管。可以通过使用行地址RADD而在行选择电路130中产生全局字线选择信号和局部字线选择信号。
可以选择连接在位线与字线之间的存储单元，该存储单元可以由列选择电路120和行选择电路130来选择。然后可以对选中存储单元执行写入操作和读取操作。
控制信号发生电路140可以被配置为输出可变控制信号以驱动可变电阻式存储器件PCM。控制信号发生电路140可以从图1中的控制器50接收命令CMD、地址ADD、数据DATA、控制信号CTRL和位置地址信息ADD_info，以产生控制信号。
控制信号发生电路140可以包括写入控制单元150。写入控制单元150可以接收命令CMD、地址ADD、数据DATA、控制信号CTRL和位置地址信息ADD_info中的至少一个，以产生预充电置位信号PC和预选择置位信号PS。例如，当响应于命令CMD、地址ADD和位置地址信息ADD_info而选择第一组110a中的存储单元时，写入控制单元150可以输出预选择置位信号PS。此外，当响应于命令CMD、地址ADD和位置地址信息ADD_info而选择第二组110b中的存储单元时，写入控制单元150可以输出预充电置位信号PC。
控制信号发生电路140可以基于地址ADD来产生列地址CADD和行地址RADD。控制信号发生电路140可以基于列地址CADD和行地址RADD来选择存储单元。
写入驱动器WD可以从控制信号发生电路140接收控制信号，以对选中存储单元执行写入操作。写入驱动器WD可以接收预选择信号PS和预充电信号PC，以基于选中存储单元的位置来以不同的方式执行写入操作。
例如，当选择第一组110a中的存储单元时，写入驱动器WD可以接收被使能的预选择信号PS。因此，然后可以基于预选择方式对选中存储单元执行写入操作。基于预选择方式的写入操作可以包括将用于接通选中存储单元的最小电压(在下文中，被称为预选择电压)和最小电流(在下文中，被称为预选择电流)施加到选中存储单元，并且在产生了选中存储单元的接通或骤回之后，向选中存储单元施加写入电压(复位电压或置位电压)。因此，在接通或骤回之后，可以将低于写入电压的预选择电压施加到选中存储单元，并且低于写入电流的预选择电流可以流过选中存储单元。因为可以将写入电压和写入电流施加到选中存储单元，所以可以减少通过由于突然施加写入电压而导致的尖峰或过冲(overshoot)所引起的存储单元的故障。具体地，因为第一组110a中的存储单元可以与控制电路块CB邻近，所以与第二组110b中的存储单元相比，可以在第一组110a中的存储单元中经常产生尖峰和过冲。因此，可以有效地执行写入操作而不会导致存储单元的故障。
相反，当选择第二组110b中的存储单元时，写入驱动器WD可以接收被使能的预充电信号PC。因此，然后可以基于预充电方式来对选中存储单元执行写入操作。基于预充电方式的写入操作可以包括：将低于写入电压的预充电电压施加到选中存储单元；以及在产生选中存储单元的接通或骤回之后，将写入电压施加到选中存储单元。预充电电压可以高于预选择电压并且低于写入电压。因此，在接通或骤回之后，因为可以预先将接近于写入电压的电压施加到选中存储单元，所以可以容易地对写入电压进行升压。具体地，因为第二组110b相对于控制电路块CB而言较远，所以可以快速改变写入操作以减少写入操作的操作时间。
写入驱动器WD可以包括第一控制电路160和第二控制电路170，以基于存储单元的位置来执行预选择操作和预充电操作。
第一控制电路160可以接收复位写入信号RWT、置位写入信号SWT、预选择信号PS和预充电信号PC，以向全局位线GBL提供第一复位电压、第一置位电压、第一预选择电压和第一预充电电压中的任意一个。稍后将详细示出第一控制电路160。
第二控制电路170可以接收复位写入信号RWT、置位写入信号SWT、预选择信号PS和预充电信号PC，以向全局字线GWL提供第二复位电压、第二置位电压、第二预选择电压和第二预充电电压中的任意一个。稍后将详细示出第二控制电路170。
检测电路180可以被配置为检测选中存储单元的接通。当选中存储单元被接通时，检测电路180可以向控制信号发生电路140提供检测信号Dout。例如，检测电路180可以包括连接到全局字线GWL的感测放大器。
例如，写入电压可以响应于写入信号(例如，复位写入信号RWT或置位写入信号SWT)而被施加到连接至选中存储单元的位线和字线。当在选中位线与选中字线之间产生与临界电压相对应的电压差时，存储单元可以被接通以迅速增加写入电流。检测电路180可以在写入电流的快速增加的时间点将检测信号Dout使能。
图5是示出根据示例性实施例的写入控制单元的框图。此外，图6是示出根据示例性实施例的写入控制单元的操作的时序图。
参考图5，写入控制单元150可以包括写入脉冲发生器1510、复位写入信号发生器1520、置位写入信号发生器1530、预选择置位信号发生器1540、预充电置位信号发生器1550和位置信号发生器1560。
写入脉冲发生器1510可以被配置为基于写入信号WT来产生复位脉冲信号RSTP和置位脉冲信号SETP。复位脉冲信号RSTP可以具有用于限定复位写入操作的持续时间的脉冲宽度。置位脉冲信号SETP可以具有用于限定置位写入操作的持续时间的脉冲宽度。置位脉冲信号SETP的脉冲宽度可以长于复位脉冲信号RSTP的脉冲宽度。当写入信号被使能时，写入脉冲发生器1510可以在经过了预定时间之后产生复位脉冲信号RSTP和置位脉冲信号SRTP。预定时间可以对应于在施加写入信号WT之后执行预选择操作或预充电操作的时间。
复位写入信号发生器1520可以接收复位脉冲信号RSTP、写入数据WDT和检测信号DOUT，以产生复位写入信号RWT。例如，当写入数据WDT包括复位数据时，写入数据WDT可以具有逻辑低电平。例如，当写入数据WDT包括置位数据时，写入数据WDT可以具有逻辑高电平。当写入数据WDT处于逻辑低电平并且检测信号DOUT可以被使能为逻辑高电平时，复位写入信号发生器1520可以输出复位脉冲信号RSTP作为复位写入信号RWT。当被反相的写入数据WDT和检测信号DOUT处于逻辑高电平时，复位写入信号发生器1520可以输出复位脉冲信号RSTP作为复位写入信号RWT。复位写入信号发生器1520可以包括被配置为执行逻辑与(AND)运算的各种逻辑电路。
置位写入信号发生器1530可以接收置位脉冲信号SETP、写入数据WDT和检测信号DOUT，以产生置位写入信号RWT。例如，当写入数据WDT处于逻辑低电平并且检测信号DOUT可以被使能为逻辑高电平时，置位写入信号发生器1530可以输出置位脉冲信号SETP作为置位写入信号SWT。置位写入信号发生器1530可以包括被配置为执行逻辑与运算的各种逻辑电路。
预选择置位信号发生器1540可以接收写入信号WT、置位脉冲信号SETP和位置信号PO，以产生预选择置位信号PS。例如，位置信号PO可以从写入控制单元150中的位置信号发生器1560产生。位置信号发生器1560可以接收列地址CADD和行地址RADD，以确定基于列地址CADD和行地址RADD而选择的选中存储单元的位置。当选中存储单元对应于图2中的第一组110a时，位置信号发生器1560可以输出具有逻辑高电平的位置信号PO。相反，当选中存储单元对应于图2中的第二组110b时，位置信号发生器1560可以输出具有逻辑低电平的位置信号PO。
当置位脉冲信号SETP被使能时，预选择置位信号发生器1540可以将预选择置位信号PS禁止。因为置位脉冲信号SETP可以在写入信号WT被使能之后被使能并且经过了预选择操作的持续时间，所以置位脉冲信号SETP可以被用于确定预选择置位信号PS的禁止定时。可替代地，预选择置位信号发生器1540可以基于复位脉冲信号RSTP而不是置位脉冲信号SETP来将预选择置位信号PS禁止。预选择置位信号发生器1540可以基于写入信号WT、置位脉冲信号SETP和复位脉冲信号RSTP以及位置信号PO中的至少一个来产生预选择置位信号PS。例如，当写入信号WT、被反相的置位脉冲信号/SETP和位置信号PO处于逻辑高电平时，预选择置位信号发生器1540可以输出被使能为高电平的预选择置位信号PS。预选择置位信号发生器1540可以包括被配置为执行逻辑与运算的各种逻辑电路。
预充电置位信号发生器1550可以接收复位写入信号RWT和位置信号PO以产生预充电置位信号PC。当位置信号PO处于逻辑低电平并且复位写入信号RWT被使能为高电平时，预充电置位信号PC可以是暂时被使能为高电平的信号。预充电置位信号发生器1550可以包括各种逻辑电路。
参考图6，当相变存储器件PCM的写入操作被执行时，写入信号WT可以被使能。当写入信号WT被使能时，预选择置位信号发生器1540可以基于选中存储单元的位置来输出预选择置位信号PS。
可以响应于预选择置位信号PS或预充电置位信号PC而对选中存储单元执行根据预选择方式或预充电方式的写入操作。当选中存储单元被接通(即，骤回)时，检测电路180可以将检测信号DOUT使能。
当检测信号DOUT被使能时，写入脉冲发生器1510可以将复位脉冲信号RSTP和置位脉冲信号SETP使能。
当置位脉冲信号SETP被使能时，预选择置位信号发生器1540可以将预选择置位信号PS和预充电置位信号PC禁止。
当写入数据WDT是复位数据时，复位写入信号发生器1520可以输出复位脉冲信号RSTP作为复位写入信号RWT。相反，当写入数据WDT是置位数据时，置位写入信号发生器1530可以输出置位脉冲信号SETP作为置位写入信号SWT。
当复位写入信号RWT被使能时，预充电置位信号发生器1550可以产生以脉冲形状被使能的预充电置位信号PC。
图7是示出根据示例性实施例的第一控制电路的电路图。
参考图7，第一控制电路160可以包括第一复位电压发生器1610、第一置位电压发生器1620、第一预选择电压发生器1630和第一预充电电压发生器1640。
第一复位电压发生器1610可以接收第一高电源电压VH1和被反相的复位写入信号/RWT。第一复位电压发生器1610可以响应于被反相的复位写入信号/RWT而将第一高电源电压VH1作为第一复位电压提供给全局位线GBL。第一复位电压发生器1610可以包括PMOS晶体管1611。PMOS晶体管1611可以包括被配置为接收被反相的复位写入信号/RWT的栅极、被配置为接收第一高电源电压VH1的源极以及连接到全局位线GBL的漏极。
第一置位电压发生器1620可以接收低于第一高电源电压VH1的第二高电源电压VH2和被反相的置位写入信号/SWT。第一置位电压发生器1620可以响应于被反相的置位写入信号/SWT而将第二高电源电压VH2作为第一置位电压提供给全局位线GBL。第一置位电压发生器1620可以包括PMOS晶体管1612。PMOS晶体管1612可以包括被配置为接收被反相的置位写入信号/SWT的栅极、被配置为接收第二高电源电压VH2的源极以及连接到全局位线GBL的漏极。在示例性实施例中，第一高电源电压VH1和第二高电源电压VH2可以具有正电压电平。
第一预选择电压发生器1630可以响应于被反相的预选择置位信号/PS而向全局位线GBL提供第一预选择电压。第一预选择电压可以具有低于第一复位电压或第一置位电压的电平。在示例性实施例中，为了便于解释，可以示例性地预选择复位数据并对复位数据预充电。第一预选择电压发生器1630可以包括PMOS晶体管1631和第一电阻R1。PMOS晶体管1631可以包括被配置为接收被反相的预选择置位信号/PS的栅极、被配置为接收第一高电源电压VH1的源极以及被连接至第一电阻R1的漏极。PMOS晶体管1631可以响应于被反相的预选择置位信号/PS而将高电源电压VH1传输到PMOS晶体管1631的漏极。第一电阻R1可以降低高电源电压VH1的电平，以将第一预选择电压作为用于接通存储单元的最小电压提供给全局位线GBL。在示例性实施例中，第一高电源电压VH1可以用作针对第一预选择电压发生器1630的驱动电源。可替代地，具有比第一高电源电压VH1的电平低的电平的电源可以被用作针对第一预选择电压发生器1630的驱动电源。
第一预充电电压发生器1640可以响应于被反相的预充电置位信号/PC而向全局位线GBL提供第一预充电电压。第一预充电电压可以具有低于第一复位电压且高于第一预选择电压的电平。因此，预充电电压发生器1640可以使用高电源电压VH1或附加的高电源电压。第一预充电电压发生器1640可以包括PMOS晶体管1641和第二电阻R2。PMOS晶体管1641可以包括被配置为接收被反相的预充电置位信号/PC的栅极、被配置为接收第一高电源电压VH1的源极以及被连接至第二电阻R2的漏极。PMOS晶体管1641可以响应于被反相的预充电置位信号/PC而将高电源电压VH1传输到PMOS晶体管1641的漏极。第二电阻R2可以降低高电源电压VH1的电平，以向全局位线GBL提供用于对存储单元进行预充电的第一预充电电压。
在示例性实施例中，为了向第一预选择电压提供低于第一预充电电压的电平的电平，第一电阻R1可以高于第二电阻R2。
图8是示出根据示例性实施例的第二控制电路的电路图。
参考图8，第二控制电路170可以包括第二复位电压发生器1710、第二置位电压发生器1720、第二预选择电压发生器1730和第二预充电电压发生器1740。
第二复位电压发生器1710可以基于复位写入信号RWT而向全局字线GWL提供第二复位电压。此外，第二复位电压发生器1710可以通过全局字线GWL供应复位电流Ireset。第二复位电压发生器1710可以包括NMOS晶体管1711和电流源1712。NMOS晶体管1711可以包括被配置为接收复位写入信号RWT的栅极、连接到电流源1712的源极以及连接到全局字线GWL的漏极。电流源1712可以包括被配置为供应复位电流Ireset的正电流源。电流源1712可以连接在NMOS晶体管1711的源极与第一低电源电压VL1的端子之间。
当复位写入信号RWT被使能时，NMOS晶体管1711可以将电流源1712与全局字线GWL连接。此外，当NMOS晶体管1711被导通时，可以将作为第二复位电压的第一低电源电压VL1提供给全局字线GWL。当NMOS晶体管1711被导通时，复位电流Ireset可以流过全局字线GWL。第一低电源电压VL1可以具有负电压电平。例如，存储单元可以基于第一复位电压与第二复位电压之间的差而被相变为复位状态。
第二置位电压发生器1720可以响应于置位写入信号SWT来向全局字线GWL提供第二置位电压。第二置位电压发生器1720可以将置位电流Iset供应给全局字线GWL。
第二置位电压发生器1720可以包括NMOS晶体管1721和电流源1722。NMOS晶体管1721可以包括被配置为接收置位写入信号SWT的栅极、连接到电流源1722的源极以及连接到全局字线GWL的漏极。电流源1722可以连接在NMOS晶体管1721的源极与第二低电源电压VL2的端子之间。第二低电源电压VL2可以具有负电压电平。第二低电源电压VL2的绝对值可以低于第一低电源电压VL1的绝对值。
当置位写入信号SWT被使能时，NMOS晶体管1721可以将电流源1722与全局字线GWL连接。此外，当NMOS晶体管1721被导通时，可以将第二低电源电压VL2作为第二置位电压提供给全局字线GWL。当NMOS晶体管1721被导通时，置位电流Iset可以流过全局字线GWL。
第二预选择电压发生器1730可以响应于预选择置位信号PS来向全局字线GWL提供第二预选择电压。第二预选择电压发生器1730可以将预选择电流Isel提供给全局字线GWL。第二预选择电压发生器1730可以包括NMOS晶体管1731和电流源1732。NMOS晶体管1731可以包括被配置为接收预选择置位信号PS的栅极、连接到电流源1732的源极以及连接到全局字线GWL的漏极。
电流源1732可以包括正电流源，该正电流源被配置为供应预选择电流Isel。电流源1732可以连接在NMOS晶体管1731的源极与第三低电源电压VL3的端子之间。第三低电源电压VL3可以包括用于产生第二预选择电压的电源电压。可替代地，可以使用第一低电源电压VL1或第二低电源电压VL2而不是第三低电源电压VL3。
当NMOS晶体管1731通过预选择置位信号PS而被导通时，电流源1732可以将预选择电流Isel供应给全局字线GWL。此外，当NMOS晶体管1731被导通时，可以将第三低电源电压作为第二预选择电压提供给全局字线GWL。第二预选择电压可以具有负电压电平。第二预选择电压的绝对值可以低于第一低电源电压VL1的绝对值和第二低电源电压VL2的绝对值。
第二预充电电压发生器1740可以响应于预充电置位信号PC来向全局字线GWL提供第二预充电电压。第二预充电电压发生器1740可以将预充电电流Ipcg供应给全局字线GWL。预充电电流Ipcg可以起到减少复位写入信号RWT的升高时间的作用。如上所述，因为预充电置位信号PC可以响应于复位写入信号RWT而暂时被导通，所以可以为预充电电流Ipcg提供减小的复位写入电流的过冲。
第二预充电电压发生器1740可以包括NMOS晶体管1741和电流源1742。NMOS晶体管1741可以包括被配置为接收预充电置位信号PC的栅极、连接到电流源1742的源极以及连接到全局字线GWL的漏极。
电流源1742可以包括正电流源，其被配置为供应预充电电流Ipcg。电流源1742可以连接在NMOS晶体管1741的源极与第四低电源电压VL4的端子之间。
当NMOS晶体管1741通过预充电置位信号PC而被导通时，电流源1742可以将预充电电流Ipcg供应给全局字线GWL。此外，当NMOS晶体管1741被导通时，可以将第四低电源电压VL4作为第二预充电电压提供给全局字线GWL。第二预选择电压可以具有负电压电平。第二预选择电压的绝对值可以低于第二复位电压的绝对值并且高于第二预选择电压的绝对值。
图9和图10是示出根据示例性实施例的相变存储器件的操作的流程图。
参考图1至图10，在步骤S100中，可以响应于写入命令来执行相变存储器件PCM的写入操作。如上所述，相变存储器件PCM可以基于列地址CADD和行地址RADD来选择特定的存储单元MC。
在步骤S110中，写入控制单元150的位置信号发生器1560可以基于列地址CADD和行地址RADD来产生用于表示第一组110a中的选中存储单元的位置信号PO。
在步骤S120中，当选中存储单元位于第一组110a中时，位置信号PO可以被使能为高电平。写入控制单元150可以响应于被使能的位置信号PO来将预选择置位信号PS使能。可以通过在接通选中存储单元之前将预选择置位信号PS使能来对选中存储单元执行预选择操作。
在步骤S130中，检测电路180可以检测被执行了预选择操作的选中存储单元的接通或骤回的时间点以输出被使能的检测信号DOUT。当没有产生选中存储单元的接通或骤回时，可以再次对选中存储单元执行预选择操作。
在步骤S140中，写入控制单元150、第一控制电路160和第二控制电路170可以基于选中存储单元的接通或骤回以及写入数据WDT来对选中存储单元执行写入操作。
执行写入操作可以包括：在步骤S142中识别写入数据WDT是对应于复位数据还是对应于置位数据，以及在步骤S144中，当写入数据WDT对应于复位数据时，将复位电流Ireset施加到选中存储单元以将复位数据写入选中存储单元中。
相反，在步骤S146中，当写入数据WDT对应于置位数据时，可以将置位电流Iset施加到选中存储单元以将置位数据写入到选中存储单元中。
在步骤S150中，当选中存储单元位于第二组110b中时，位置信号PO可以被禁止。写入控制单元150可以响应于被禁止为低电平的位置信号PO来将预充电置位信号PC使能。可以通过将预充电置位信号PC使能来对选中存储单元执行预充电操作。
在步骤S160中，检测电路180可以检测被执行了预充电操作的选中存储单元的接通或骤回的时间点，以输出被使能的检测信号DOUT。相反，当没有产生选中存储单元的接通或骤回时，可以再次对选中存储单元执行预充电操作。
在步骤S170中，写入控制单元150、第一控制电路160和第二控制电路170可以基于选中存储单元的接通或骤回和写入数据WDT来对选中存储单元选择性地执行复位写入操作和置位写入操作。
被预充电的存储单元的写入操作可以与被预选择的存储单元的写入操作基本相同。
图11是示出根据示例性实施例的预选择操作和预充电操作的视图。在示例性实施例中，写入数据可以对应于复位数据。在图11中，线(a)可以代表预选择操作，而线(b)可以代表预充电操作。
参考图11，如线(a)所示，当相变存储器件PCM的写入操作被执行并且选中存储单元位于第一组110a中时，第二控制电路170可以基于预选择置位信号PS来将第二预选择电压施加到全局字线GWL。第二控制电路170可以通过全局字线GWL将预选择电流Isel传输到存储单元。第一控制电路160可以基于预选择置位信号PS来将第一预选择电压施加到全局位线GBL。在第一预选择电压与第二预选择电压之间的差可以对应于用于接通存储单元的最小电压。
当在预选择电流流过选中存储单元的情况下第一预选择电压与第二预选择电压之间的差达到最小电压时，可能会产生选中存储单元的接通或骤回。
当产生选中存储单元的接通或骤回时，瞬时尖峰电流Ispike会流过选中存储单元。检测电路180可以在尖峰电流Ispike的产生点将检测信号DOUT使能。
在产生尖峰电流Ispike之后，预选择电流Isel可以流过存储单元，直到可以将复位电流施加到存储单元为止。在施加预选择电流Isel的期间，可以减小全局位线GBL的电压电平并且可以增大全局字线GWL的电压电平。
写入控制单元150可以通过将检测信号DOUT使能来将复位写入信号RWT使能。第一控制电路160可以将第一复位电压VH1施加到全局位线GBL。第二控制电路170可以将第二复位电压VL1施加到全局字线GWL以向全局字线GWL提供复位电流Ireset。在第一复位电压VH1与第二复位电压VL1之间的差可以对应于用于将存储单元复位的复位电压。因此，复位电流Ireset可以流过选中存储单元，使得选中存储单元可以被编程为高电阻状态。
如上所述，因为全局位线GBL的电压可能会在选中存储单元被接通并施加第一复位电压VH1的期间暂时下降，所以可以减小在第一预选择电压与第一复位电压VH1之间因电压的快速变化而引起的与控制电路块CB邻近的存储单元中的尖峰和过冲。
当复位写入信号RWT被禁止时，全局位线GBL的电压电平可以减小，并且全局字线GWL的电压电平可以增大。当写入信号WT被禁止时，写入操作可以完成。
如线(b)所示，当相变存储器件PCM的写入操作被执行并且选中存储单元位于第二组110b中时，第二控制电路170可以基于预充电置位信号PC来向全局字线GWL施加第二预充电电压VL4。第二控制电路170可以通过全局字线GWL将预充电电流Ipcg传输到存储单元。第一控制电路160可以基于预充电置位信号PC来向全局位线GBL施加第一预充电电压。在第一预充电电压与第二预充电电压之间的差(在下文中，被称为预充电电压)可以高于最小电压并且低于复位电压。
当在预充电电流流过选中存储单元的情况下第一预充电电压与第二预充电电压之间的差不小于最小电压时，可能会产生选中存储单元的接通或骤回。
当产生选中存储单元的接通或骤回时，瞬时尖峰电流Ispike会流过选中存储单元。检测电路180可以在尖峰电流Ispike的产生点将检测信号DOUT使能。
写入控制单元150可以通过将检测信号DOUT使能来将复位写入信号RWT使能。第一控制电路160可以将第一复位电压VH1施加到全局位线GBL。第二控制电路170可以将第二复位电压VL1施加到全局字线GWL以向全局字线GWL提供复位电流Ireset。因此，复位电流Ireset可以流过选中存储单元，使得选中存储单元可以被编程为高电阻状态。
因为第一预充电电压可以被施加到全局位线GBL，所以电压电平可以被迅速改变为第一复位电压VH1。此外，因为可以通过向选中存储单元施加预充电电流来接通选中存储单元，所以电流电平也可以迅速地变为复位电流。
因此，可以提高相对于控制电路块CB而言较远的第二组110b中的存储单元的复位转换速度。
当复位写入信号RWT被禁止时，全局位线GBL的电压电平可以减小，并且全局字线GWL的电压电平可以增大。当写入信号WT被禁止时，写入操作可以完成。
在示例性实施例中，上述操作可以应用于置位操作以及复位操作。
根据示例性实施例，可以对与控制电路块邻近的存储单元执行使用预选择方式的写入操作。相反，可以对相对于控制电路块而言较远的存储单元执行使用预充电方式的写入操作。
因此，可以减少在将复位电压施加到与控制电路块邻近的存储单元时由快速电压变化而引起的故障和干扰。可以在将电压施加到远的存储单元的过程中对相对于控制电路块而言较远的存储单元执行复位操作，以确保信号延迟和复位时间。结果，可以解决由存储单元的位置引起的写入操作不均匀的问题。
本发明的上述实施例旨在说明而不是限制本发明。各种替代方案和等效方案是可能的。本发明不受本文中所描述的实施方案的限制。本发明也不限于任何特定类型的半导体器件。鉴于本公开，其他的增加、减少或修改是显而易见的，并且旨在落入所附权利要求的范围内。

Claims (20)

1.一种可变电阻式存储器件，包括：
具有多个存储单元的存储单元阵列，所述多个存储单元被连接在全局字线与全局位线之间；以及
控制电路块，其位于所述存储单元阵列的至少一个边缘部分上，
其中，所述存储单元阵列被分类为具有与所述控制电路块邻近的存储单元的第一组和具有相对于所述控制电路块而言较远的存储单元的第二组，其中所述第二组比所述第一组离所述控制电路块远，以及
其中，所述控制电路块包括写入控制单元，所述写入控制单元被配置为产生控制信号，以用于与对所述第二组中的存储单元进行写入相比，以不同的方式对所述第一组中的存储单元进行写入。
2.根据权利要求1所述的可变电阻式存储器件，其中，所述写入控制单元被配置为当选择所述第一组中的存储单元时输出预选择置位信号，并且被配置为当选择所述第二组中的存储单元时输出预充电置位信号。
3.根据权利要求1所述的可变电阻式存储器件，其中，所述控制电路块还包括检测电路，所述检测电路被配置为基于选中存储单元的电流来检测所述选中存储单元的接通以及输出检测信号。
4.根据权利要求3所述的可变电阻式存储器件，其中，当选择所述第一组中的存储单元时，所述写入控制单元被配置为在将所述检测信号使能之后输出预选择置位信号，并且被配置为在将所述检测信号使能之前输出写入信号，以及
其中，当选择所述第二组中的存储单元时，所述写入控制单元被配置为在将所述检测信号使能之后输出预充电置位信号，并且被配置为在将所述检测信号使能之前输出所述写入信号。
5.根据权利要求4所述的可变电阻式存储器件，其中，所述控制电路块还包括写入驱动器，所述写入驱动器被配置为响应于所述写入控制单元的所述预选择置位信号、所述预充电置位信号和所述写入信号来向所述存储单元施加用于写入操作的电压和电流。
6.根据权利要求5所述的可变电阻式存储器件，其中，所述写入驱动器包括第一控制电路，所述第一控制电路连接在所述控制电路块与所述全局位线之间，以基于所述写入控制单元的所述预选择置位信号、所述预充电置位信号和所述写入信号来选择性地将第一复位电压、第一置位电压、第一预选择电压以及第一预充电电压输出到所述全局位线，以及
其中，所述第一复位电压、所述第一置位电压、所述第一预选择电压和所述第一预充电电压具有不同的正电平。
7.根据权利要求6所述的可变电阻式存储器件，其中，所述写入驱动器包括第二控制电路，所述第二控制电路连接在所述控制电路块与所述全局字线之间，以基于所述写入控制单元的所述预选择置位信号、所述预充电置位信号和所述写入信号来选择性地将第二复位电压、第二置位电压、第二预选择电压和第二预充电电压施加到所述全局字线，以及向所述全局字线提供复位电流、置位电流、预选择电流和预充电电流中的任意一个，以及
其中，所述第二复位电压、所述第二置位电压、所述第二预选择电压和所述第二预充电电压具有不同的负电平。
8.根据权利要求7所述的可变电阻式存储器件，其中，与所述第一预选择电压和所述第二预选择电压之间的差相对应的预选择电压对应于用于接通所述存储单元的最小电压。
9.根据权利要求7所述的可变电阻式存储器件，其中，与所述第一预充电电压和所述第二预充电电压之间的差相对应的预充电电压低于所述第一复位电压与所述第二复位之间的差，并且高于所述第一预选择电压与所述第二预选择电压之间的差。
10.一种可变电阻式存储器件，包括：
具有多个存储单元的存储单元阵列，所述多个存储单元被连接在全局字线与全局位线之间连接；以及
控制电路块，其被配置为控制所述多个存储单元的操作，
其中，所述控制电路块包括：
写入电路，其被配置为基于选中存储单元的位置而将预选择电流施加到存储单元以及在接通所述存储单元之后向所述存储单元施加写入电流，或者基于选中存储单元的位置而将与所述预选择电流不同的预充电电流施加到所述存储单元以及在接通所述存储单元之后向所述存储单元施加所述写入电流；以及
检测电路，其被连接到所述全局字线，以检测所述选中存储单元的电流并且在接通所述选中存储单元时将检测信号使能。
11.根据权利要求10所述的可变电阻式存储器件，其中，所述预选择电流是用于接通所述存储单元的最小电流，以及
其中，所述预充电电流高于所述最小电流且低于所述写入电流。
12.根据权利要求10所述的可变电阻式存储器件，其中，所述写入电路包括：
写入控制单元，其被配置为基于所述选中存储单元的位置来选择性地输出预选择置位信号和预充电置位信号，并且被配置为响应于被使能的检测信号来输出写入信号；以及
写入驱动器，其被配置为响应于所述预选择置位信号来将所述预选择电流和所述预选择电压施加到所述选中存储单元，被配置为响应于所述预充电置位信号来将所述预充电电流和所述预充电电压施加到所述选中存储单元，以及被配置为响应于所述写入信号来将写入电压施加到所述选中存储单元；
其中，所述写入信号包括复位写入信号和置位写入信号，并且所述写入电压包括复位写入电压和低于所述复位写入电压的置位写入电压。
13.根据权利要求12所述的可变电阻式存储器件，其中，所述写入控制单元包括：
写入脉冲发生器，其被配置为基于所述写入信号来产生复位脉冲信号和置位脉冲信号；
复位写入信号发生器，其被配置为响应于写入数据、所述复位脉冲信号和所述检测信号来产生所述复位写入信号；
置位写入信号发生器，其被配置为响应于所述写入数据、所述置位脉冲信号和所述检测信号来产生所述置位写入信号；
预选择置位信号发生器，其被配置为响应于所述写入信号、被反相的置位脉冲信号和位置信号来产生所述预选择置位信号，所述位置信号表示所述选中存储单元的位置；以及
预充电置位信号发生器，其被配置为响应于所述写入信号、被反相的置位脉冲信号和所述位置信号来产生所述预充电置位信号。
14.根据权利要求13所述的可变电阻式存储器件，其中，所述写入驱动器包括：
第一控制电路，其被配置为：基于所述复位写入信号、所述置位写入信号、所述预选择置位信号和所述预充电置位信号来选择性地将第一复位电压、第一置位电压、第一预选择电压以及第一预充电电压输出到所述全局位线；以及
第二控制电路，其被配置为基于所述复位写入信号、所述置位写入信号、所述预选择置位信号和所述预充电置位信号来选择性地将第二复位电压、第二置位电压、第二预选择电压和第二预充电电压施加到所述全局字线，以及向所述全局字线提供复位电流、置位电流、预选择电流、预充电电流和第二复位电压中的任意一个，
其中，所述第一复位电压、所述第一置位电压、所述第一预选择电压和所述第一预充电电压具有不同的正电平，而所述第二复位电压、所述第二置位电压、所述第二预选择电压和所述第二预充电电压具有不同的负电平。
15.根据权利要求14所述的可变电阻式存储器件，其中，与所述第一预选择电压和所述第二预选择电压之间的差相对应的预选择电压对应于用于接通所述存储单元的最小电压。
16.根据权利要求14所述的可变电阻式存储器件，其中，与所述第一预充电电压和所述第二预充电电压之间的差相对应的预充电电压低于所述第一复位电压与所述第二复位之间的差，并且高于所述第一预选择电压与所述第二预选择电压之间的差。
17.一种操作可变电阻式存储器件的方法，所述方法包括：
当启动写入操作时，识别选中存储单元的位置；
当所述选中存储单元位于第一组中时，向所述选中存储单元提供预选择电压和预选择电流；
当在所述选中存储单元中产生接通或骤回时，停止提供所述预选择电压和所述预选择电流，并向选中存储单元提供写入电压和写入电流；
当所述选中存储单元位于第二组中时，向所述选中存储单元提供预充电电压和预充电电流；以及
当在所述选中存储单元中产生接通或骤回时，停止提供所述预充电电压和所述预充电电流，并向所述选中存储单元提供所述写入电压和所述写入电流，
其中，所述预选择电压与所述预充电电压不同。
18.根据权利要求17所述的方法，其中，所述预选择电压是用于接通所述选中存储单元的最小电压，以及
其中，所述第一预充电电压高于所述预选择电压且低于所述写入电压。
19.根据权利要求17所述的方法，其中，所述第一组与被配置为驱动所述存储单元的控制电路块邻近，而所述第二组相对于所述控制电路块而言较远。
20.根据权利要求18所述的方法，其中，所述写入电压包括复位写入电压和低于所述复位写入电压的置位写入电压，并且所述写入电流包括复位电流和低于所述复位电流的置位电流。
CN202010826578.8A 2020-02-25 2020-08-17 可变电阻式存储器件以及操作其的方法 Active CN113380295B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200022771A KR20210108054A (ko) 2020-02-25 2020-02-25 저항 변화 메모리 장치 및 그 구동방법
KR10-2020-0022771 2020-02-25

Publications (2)

Publication Number Publication Date
CN113380295A true CN113380295A (zh) 2021-09-10
CN113380295B CN113380295B (zh) 2024-05-31

Family

ID=77366766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010826578.8A Active CN113380295B (zh) 2020-02-25 2020-08-17 可变电阻式存储器件以及操作其的方法

Country Status (3)

Country Link
US (1) US11342020B2 (zh)
KR (1) KR20210108054A (zh)
CN (1) CN113380295B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9058857B2 (en) * 2011-10-10 2015-06-16 Micron Technology, Inc. Cross-point memory compensation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819817A (zh) * 2009-02-26 2010-09-01 索尼公司 存储设备及其操作方法
JP2015018591A (ja) * 2013-07-12 2015-01-29 株式会社東芝 不揮発性半導体記憶装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8319204B2 (en) * 2006-07-21 2012-11-27 Renesas Electronics Corporation Semiconductor device
US8953387B2 (en) 2013-06-10 2015-02-10 Micron Technology, Inc. Apparatuses and methods for efficient write in a cross-point array
KR20180043431A (ko) 2016-10-19 2018-04-30 에스케이하이닉스 주식회사 저항성 메모리 장치 및 이를 포함하는 메모리 시스템
US9911473B1 (en) * 2016-11-29 2018-03-06 Taiwan Semiconductor Manufacturing Company Ltd. Circuit with self-adjust pre-charged global data line
KR20190053646A (ko) * 2017-11-10 2019-05-20 에스케이하이닉스 주식회사 메모리 콘트롤러, 이를 포함하는 반도체 메모리 시스템 및 그 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819817A (zh) * 2009-02-26 2010-09-01 索尼公司 存储设备及其操作方法
JP2015018591A (ja) * 2013-07-12 2015-01-29 株式会社東芝 不揮発性半導体記憶装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DAVID LILJA: "Modeling and Design Space Exploration of Storage Processing Unit for Energy EffiIciency", 《CITESEER》, pages 1 - 77 *
梁雪: "磁性斯格明子的赛道存储", 《物理学报》, pages 240 - 271 *

Also Published As

Publication number Publication date
US20210264979A1 (en) 2021-08-26
US11342020B2 (en) 2022-05-24
KR20210108054A (ko) 2021-09-02
CN113380295B (zh) 2024-05-31

Similar Documents

Publication Publication Date Title
US7349245B2 (en) Non-volatile phase-change memory device and associated program-suspend-read operation
KR102264162B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
CN101101791B (zh) 非易失性存储器及其控制方法
US7227776B2 (en) Phase change random access memory (PRAM) device
US7940552B2 (en) Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
CN111816238B (zh) 阻变存储器件
US20070014150A1 (en) Phase change random access memory (PRAM) device having variable drive voltages
KR100887069B1 (ko) 상 변화 메모리 장치
EP1835508A2 (en) Pram and associated operation method and system
US11482283B2 (en) Variable resistive memory device and method of driving a variable resistive memory device
KR102559577B1 (ko) 저항성 메모리 장치
EP2559035A1 (en) Phase change memory with double write drivers
US11217309B2 (en) Variably resistive memory device
CN113380295B (zh) 可变电阻式存储器件以及操作其的方法
KR20100035446A (ko) 비휘발성 메모리 장치 및 그 구동 방법
US10340000B2 (en) Operating method of memory device
KR20090100110A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR102684076B1 (ko) 저항성 메모리 장치
TW202244928A (zh) 可變電阻記憶體裝置、包括其的記憶體系統及驅動其的方法
CN112309464A (zh) 电阻式存储器设备
KR20090016198A (ko) 상 변화 메모리 장치 및 그 동작방법
KR20130015925A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant