CN113364442A - 启动电路及芯片 - Google Patents

启动电路及芯片 Download PDF

Info

Publication number
CN113364442A
CN113364442A CN202010134506.7A CN202010134506A CN113364442A CN 113364442 A CN113364442 A CN 113364442A CN 202010134506 A CN202010134506 A CN 202010134506A CN 113364442 A CN113364442 A CN 113364442A
Authority
CN
China
Prior art keywords
transistor
circuit
bias
gate
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010134506.7A
Other languages
English (en)
Other versions
CN113364442B (zh
Inventor
张伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Shengbang Microelectronics Co.,Ltd.
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN202010134506.7A priority Critical patent/CN113364442B/zh
Publication of CN113364442A publication Critical patent/CN113364442A/zh
Application granted granted Critical
Publication of CN113364442B publication Critical patent/CN113364442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种启动电路及芯片，启动电路包括：启动模块，用于根据所述芯片的工作状态启动或关断，并启动时输出第一电流；偏置模块，与所述启动模块连接，用于接收所述第一电流，并根据所述第一电流输出多个偏置电流；以及控制信号产生模块，分别与所述启动模块和所述偏置模块连接，接收关机信号，根据所述关机信号产生多个控制信号，所述多个控制信号用以在所述关机信号有效时控制所述启动模块和部分所述偏置模块延时关断。该启动电路具有延迟关断功能，能够保证芯片关断时需要电流的支路能够正常工作，以实现后续电路关断逻辑的正确性。

Description

启动电路及芯片
技术领域
本发明涉及集成电路技术领域，具体涉及一种启动电路及芯片。
背景技术
芯片(如电源控制芯片等)是集成电路的核心组成部分，芯片的正常运行对保证电路的整体工作效果有着重要的作用。随着芯片的广泛应用，人们对芯片的启动及关断的要求越来越高，通常在芯片中会设置有启动电路，以控制实现芯片内部电路及其他偏置电路的启动和关断。
启动电路在芯片shutdown(关机)时有两种处理方式，一是为了芯片再次开启时的速度或者某些支路关断时的电流需要考虑，不关断启动电路；二是和其他偏置电路同步关断。如果不关断启动电路，在芯片关机状态会有静态功耗。如果同步关断，对于依然需要电流或者偏置才能实现快速彻底关断的支路来说，就无法实现。
因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。
发明内容
为了解决上述技术问题，本发明提供了一种启动电路及芯片，具有延迟关断功能，能够保证在芯片关断时内部需要电流的支路能够正常工作，以实现后续电路关断逻辑的正确性。
根据本发明提供的一种启动电路，用于实现芯片内部电路的启动和关断，包括：启动模块，用于根据所述芯片的工作状态启动或关断，并启动时输出第一电流；偏置模块，与所述启动模块连接，用于接收所述第一电流，并根据所述第一电流输出多个偏置电流；以及控制信号产生模块，分别与所述启动模块和所述偏置模块连接，接收关机信号，根据所述关机信号产生多个控制信号，所述多个控制信号用以在所述关机信号有效时控制所述启动模块和部分所述偏置模块延时关断。
优选地，所述偏置模块包括：第一偏置单元，与所述启动模块连接，用以在启动电路启动时输出第一偏置电流；第二偏置单元，与所述启动模块连接，接收所述第一电流，并根据所述第一电流输出第二偏置电流。
优选地，所述控制信号产生模块包括：第一反相器，输入端接收所述关机信号；第二反相器，输入端与所述第一反相器的输出端连接，所述第二反相器的输出端输出第一控制信号；第三反相器，输入端与所述第二反相器的输出端连接，所述第三反相器的输出端依次通过第三电阻和第一电容与接地端连接；第四反相器，输入端与所述第三电阻和所述第一电容的连接点连接；与非门，第一输入端与所述第四反相器的输出端连接，第二输入端与所述第二反相器的输出端连接，所述与非门的输出端输出第三控制信号；第五反相器，输入端与所述与非门的输出端连接，所述第五反相器的输出端输出第二控制信号。
优选地，所述启动模块包括：第一晶体管，漏极通过第一电阻与电源端连接，源极与接地端连接，栅极通过第二电阻与接地端连接；第三晶体管，源极与电源端连接，栅极与漏极连接；第四晶体管，源极与电源端连接，栅极与所述第三晶体管的栅极连接，漏极输出所述第一电流；第十晶体管，栅极接收所述第三控制信号，源极与电源端连接，漏极与所述第三晶体管的栅极连接；第十一晶体管，栅极接收所述第三控制信号，漏极与所述第三晶体管的漏极连接；第二晶体管，漏极与所述第十一晶体管的源极连接，栅极与所述第一晶体管的漏极连接，所述第二晶体管的源极通过所述第二电阻与接地端连接；以及第八晶体管，栅极接收所述第二控制信号，漏极与所述第一晶体管的栅极连接，源极与接地端连接。
优选地，所述第一晶体管、所述第十一晶体管、所述第二晶体管和所述第八晶体管均为NMOS晶体管；所述第三晶体管、所述第四晶体管和所述第十晶体管均为PMOS晶体管。
优选地，所述第一偏置单元包括：第七晶体管，源极与电源端连接，栅极与所述第三晶体管的栅极连接，漏极输出所述第一偏置电流。
优选地，所述第七晶体管为PMOS晶体管。
优选地，所述第二偏置单元包括：第五晶体管，漏极接收所述第一电流，源极与接地端连接，栅极与漏极连接；第六晶体管，栅极与所述第五晶体管的栅极连接，所述第六晶体管的源极与接地端连接，漏极输出所述第二偏置电流；第九晶体管，漏极与所述第五晶体管的栅极连接，源极与接地端连接，栅极接收所述第一控制信号。
优选地，所述第五晶体管、所述第六晶体管和所述第九晶体管均为NMOS晶体管。
根据本发明提供的一种芯片，包括如上述的启动电路，该启动电路产生多个偏置电流，用于实现芯片内部电路的启动和关断。
本发明的有益效果是：本发明公开了一种启动电路，通过在启动电路中增加一个可以控制启动模块同步开启，并延迟关断的控制信号产生模块，能够确保在芯片的关机信号无效(如为低电平)时，启动模块和芯片内部电路同步开启，而在关机信号有效(如为高电平)时，芯片内部电路和启动电路的一部分偏置单元先关断，启动电路的启动模块和另一部分偏置单元延迟一段时间后再关断，既保证了开启的同步性，又保证了在芯片关断时内部需要电流的支路能够正常工作。在所有内部电路完全关断状态确定以后，启动电路和另一部分偏置单元再关断，进一步降低静态功耗。
同时，电路结构简单，成本低。
应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出本发明实施例提供的一种启动电路的结构框图；
图2示出现有的一种启动电路的电路结构图；
图3(a)和图3(b)示出现有的另一种启动电路的电路结构图；
图4(a)和图4(b)示出本发明实施例提供的启动电路的电路结构图；
图5示出本发明实施例提供的启动电路的信号波形图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面，参照附图对本发明进行详细说明。
图1示出本发明实施例提供的一种启动电路的结构框图。
启动电路作为芯片内部的一种控制电路，用于实现芯片内部各电路的稳定、快速的启动和关断。如图1所示，本实施例中，启动电路包括启动模块100、偏置模块200和控制信号产生模块300。
其中，启动模块100用于根据芯片的工作状态启动或关断，且在启动时输出第一电流。
在芯片上电时，芯片的供电端电压从0V开始上升，启动模块100开始启动。在芯片正常工作期间，启动模块100输出稳定的第一电流，以供后续的芯片内各电路能够稳定工作。
在芯片停止工作时的一段时间内，启动模块100仍然启动并输出稳定的第一电流。在芯片停止工作的一段时间后，启动模块100关断，停止输出第一电流。
偏置模块200与启动模块100连接，用于接收第一电流，并根据该第一电流输出多个偏置电流。
偏置模块200包括多个偏置单元(如第一偏置单元210、第二偏置单元220等)，每个偏置单元均输出一路偏置电流，并提供至芯片内部的多个电路，以实现芯片内多个电路的正常工作。如第一偏置单元210输出第一偏置电流，第二偏置单元220根据第一电流输出第二偏置电流，该第一偏置电流和第二偏置电流用以满足芯片内部不同电路的工作需求。
需要说明的是，本文中将以具有两个偏置单元(210、220)的偏置模块200为例进行说明，但可以理解的是，偏置模块200内的偏置单元数量还可以是3个或3个以上，其不能成为对本发明的限定。
控制信号产生模块300分别与启动模块100和偏置模块200连接，接收关机信号，根据关机信号产生多个控制信号，该多个控制信号用以在关机信号有效时实现启动模块100和部分偏置模块200的延时关断。
在芯片正常工作期间，关机信号为无效状态，控制信号产生模块300根据该无效状态下的关机信号产生的多个控制信号能够实现启动模块100、偏置模块200以及芯片内部电路的同步启动。
当芯片需要停止工作时，关机信号为有效状态，控制信号产生模块300根据该有效状态下的关机信号产生的多个控制信号能够控制偏置模块200的部分偏置单元先关断(即该部分偏置单元不输出偏置电流)，进而控制需要该偏置电流才能正常工作的芯片内的部分电路关断。同时控制信号产生模块300根据该有效状态下的关机信号产生的多个控制信号也能够控制启动模块100以及偏置模块200的另一部分偏置单元延时关断，以保证在芯片关断时，芯片内部需要电流的支路能够正常工作。
本实施例中，通过在启动电路中增加一个可以控制启动模块同步开启，并延迟关断的控制信号产生模块，能够确保在芯片的关机信号无效(如为低电平)时，启动模块和芯片内部电路同步开启，而在关机信号有效(如为高电平)时，芯片内部电路和启动电路的部分偏置单元先关断，启动电路的启动模块延迟一段时间后再关断。这样既保证了开启的同步性，又保证了在关断时芯片内需要电流的支路能够正常工作。在所有电路完全关断状态确定以后，启动电路内的启动模块和另一部分偏置单元再关断，进而进一步降低静态功耗。
图2所示为现有的一种启动电路的电路结构图，图3(a)和图3(b)所示为现有的另一种启动电路的电路结构图。
如图2所示，现有的启动电路包括晶体管M1～M7、电阻R1和电阻R2。其中，晶体管M3、晶体管M2以及电阻R2依次串联于电源端VCC与接地端之间，电阻R1与晶体管M1也依次串联于电源端VCC与接地端之间，晶体管M4和晶体管M5同样依次串联于电源端VCC与接地端之间。进一步的，晶体管M3的栅极与晶体管M3的漏极(节点C)连接，晶体管M2的栅极与电阻R1和晶体管M1的连接节点(节点A)连接，晶体管M1的栅极与晶体管M2和电阻R2的连接节点(节点B)连接。同时晶体管M4的栅极与晶体管M3的栅极连接，晶体管M7的栅极与晶体管M3的栅极连接，晶体管M7的源极与电源端VCC连接。晶体管M5的栅极与晶体管M5的漏极连接，同时与晶体管M6的栅极连接，晶体管M5的源极以及晶体管M6的源极与接地端连接。
芯片上电时，电源端VCC电压从0V开始增加。初始节点B电位为0V，因此晶体管M1截止，所以节点A电位跟随电源端VCC电压。当节点A的电位升高到一定值时，晶体管M2导通，进而节点C电位被拉低，使得晶体管M3导通，此时晶体管M2、晶体管M3和电阻R2所形成的支路导通，其上电流在电阻R2上产生压降，当节点B电位接近晶体管M1的阈值电压Vth_M1时，晶体管M1导通，进而晶体管M1和晶体管M2所构成的环路确定了节点A的电位为Vgs_M1+Vgs_M2。
由上述可知，晶体管M3和晶体管M4构成电流镜结构，因此晶体管M4的漏极输出电流I1。晶体管M5和晶体管M6构成电流镜接收，接收第一电流I1，由晶体管M6的漏极输出偏置电流I2。晶体管M7与晶体管M3也构成电流镜结构，由晶体管M7的漏极输出偏置电流I3。其中，偏置电流I2和I3用于为后续电路提供电流偏置，实现芯片内电路的正常工作。
为进一步的降低功耗，现有的另一种启动电路在上述图2所示的启动电路的基础上增加了控制晶体管。如图3(a)所示，启动电路还包括：晶体管M8～M11。其中，晶体管M8连接于晶体管M1的栅极与源极之间，晶体管M8的栅极接收控制信号nen。晶体管M9连接于晶体管M5的栅极与源极之间，晶体管M9的栅极接收控制信号nen。晶体管M10连接于晶体管M3的源极与栅极之间，晶体管M10的栅极接收控制信号pen。晶体管M11连接于晶体管M3的漏极与晶体管M2的漏极之间，晶体管M11的栅极接收控制信号pen。
如图3(b)所示，现有的启动电路中，控制信号产生模块包括：反相器U1和反相器U2。反相器U1的输入端接收关机信号，反相器U1的输出端输出控制信号pen。反相器U2的输入端与反相器U1的输出端连接，反相器U2的输出端输出控制信号nen。
由上述可知，当关机信号为低电平时，控制信号nen和控制信号pen分别为低电平和高电平，此时晶体管M8～M10关断，晶体管M11导通，启动电路中启动部分和偏置部分正常工作。
当关机信号为高电平时，控制信号nen和控制信号pen分别为高电平和低电平，此时晶体管M8～M10导通，晶体管M11关断，启动电路中启动部分关断，以及偏置部分也无法输出偏置电流I2和偏置电流I3，启动电路被同时关断。
因此，若芯片的某个支路或者某个模块电路，在关机的过程中需要有持续的电流才能保证逻辑的正确性，则现有的启动电路无法实现对电路的关断或者电容快速放电。
图4(a)和图4(b)示出本发明实施例提供的启动电路的电路结构图，图5示出本发明实施例提供的启动电路的信号波形图。
如图4(a)所示，本实施例所公开的启动电路中，启动模块100包括：第一晶体管M12、第二晶体管M13、第三晶体管M14、第四晶体管M15、第八晶体管M19、第十晶体管M21、第十一晶体管M22、第一电阻R3以及第二电阻R4。其中，第三晶体管M14、第十一晶体管M22、第二晶体管M13以及第二电阻R4依次串联于电源端VCC与接地端之间，第一电阻R3与第一晶体管M12也依次串联于电源端VCC与接地端之间。进一步的，第三晶体管M14的栅极与第三晶体管M14的漏极(节点F)连接，第二晶体管M13的栅极与第一电阻R3和第一晶体管M12的连接节点(节点D)连接，第一晶体管M12的栅极与第二晶体管M13和第二电阻R4的连接节点(节点E)连接。同时第四晶体管M15的栅极与第三晶体管M14的栅极连接，第四晶体管M15的源极与电源端VCC连接，第四晶体管M15的漏极输出第一电流I1。第八晶体管M19连接于第一晶体管M12的栅极与接地端之间，第八晶体管M19的栅极接收第二控制信号nend。第十晶体管M21连接于第三晶体管M14的源极与栅极之间，第十晶体管M21的栅极接收第三控制信号pend。第十一晶体管M22连接于第三晶体管M14的漏极与第二晶体管M13的漏极之间，第十一晶体管M22的栅极接收第三控制信号pend。
优选地，第一晶体管M12、第二晶体管M13、第八晶体管M19以及第十一晶体管M22为NMOS晶体管。第三晶体管M14、第四晶体管M15以及第十晶体管M21为PMOS晶体管。且第三晶体管M14和第四晶体管M15构成电流镜结构。
第一偏置单元210包括第七晶体管M18。第七晶体管M18的栅极与第三晶体管M14的栅极连接，第七晶体管M18的源极与电源端VCC连接，第七晶体管M18的漏极输出第一偏置电流I3。
优选地，第七晶体管M18为PMOS晶体管。
第二偏置单元220包括：第五晶体管M16、第六晶体管M17和第九晶体管M20。其中，第五晶体管M16的漏极接收第一电流I1，第五晶体管M16的源极与接地端连接，第五晶体管M16的栅极与第五晶体管M16的漏极连接。第六晶体管M17的栅极与第五晶体管M16的栅极连接，第六晶体管M17的源极与接地端连接，第六晶体管M17的漏极输出第二偏置电流I2。第九晶体管M20连接于第五晶体管M16的栅极与接地端之间，第九晶体管M20的栅极接收第一控制信号nen。
优选地，第五晶体管M16、第六晶体管M17和第九晶体管M20为NMOS晶体管。且第五晶体管M16和第六晶体管M17构成电流镜结构。
可以理解的是，当偏置模块中偏置单元的数量为多个时，该多个偏置单元的电路结构与上述第二偏置单元220的第六晶体管M17的电路结构相同，均分别与第五晶体管M16组成电流镜结构(可根据实际情况选择是否添加控制用的晶体管，如第二偏置单元220中的第九晶体管M20)，且多个偏置单元依次并联于第二偏置单元220与接地端之间，以产生多个偏置电流。本实施例所公开的电路结构仅为其中的一个优选实施例，以便于简化电路结构。
进而可以理解的是，第一偏置单元210与启动模块100共用第三晶体管M14，进而组成电流镜结构。本实施例所公开的电路结构也仅为其中的一个优选实施例，以便于进一步的简化电路结构。
本实施例中，如图4(b)所示，控制信号产生模块300包括：第一反相器U3、第二反相器U4、第三反相器U5、第四反相器U6、第五反相器U8、与非门U7、第三电阻R5以及第一电容C1。其中，第一反相器U3的输入端接收关机信号，第一反相器U3的输出端输出控制信号pen。第二反相器U4的输入端与第一反相器U3的输出端连接，第二反相器U4的输出端输出第一控制信号nen。第三反相器U5的输入端与第二反相器U4的输出端连接，第三反相器U5的输出端通过第三电阻R5和第一电容C1与接地端连接。第四反相器U6的输入端与第三电阻R5和第一电容C1的连接节点连接，第四反相器U6的输出端输出控制信号nenb。与非门U7的第一输入端与第四反相器U6的输出端连接，与非门U7的第二输入端与第二反相器U4的输出端连接，与非门U7的输出端输出第三控制信号pend。第五反相器U8的输入端和与非门U7的输出端连接，第五反相器U8的输出端输出第二控制信号nend。
其中，第三电阻R5与第一电容C1组成延时单元，以实现对相应控制信号的延时输出。
参考图5，本实施例中，当关机信号由高电平变为低电平时，第四控制信号pen和第三控制信号pend同步上升，第一控制信号nen和第二控制信号nend同步下降，此启动电路中启动模块与偏置模块开始工作，生成第一偏置电流I3和第二偏置电流I2，进而实现芯片内电路的正常工作。
当关机信号由低电平变为高电平时，第四控制信号pen和第一控制信号nen首先分别变为低电平和高电平，第九晶体管M20导通，从而关断第二偏置电流I2的输出，实现对芯片内一部分电路的关断。此时由于第三控制信号pend和第二控制信号nend电平并未发生翻转，所以启动电路中启动模块和部分偏置单元仍正常工作，第一偏置电流I3正常输出，能够为芯片的某个支路或者某个模块提供电流，以实现后续电路关断逻辑的正确性，或者能够将电容快速放电。当第三控制信号pend和第二控制信号nend发生翻转以后，启动电路中启动模块和部分偏置单元也被关断，进而进一步降低静态功耗。
需要说明的是，本发明启动电路在芯片上电开始到稳定工作时的工作原理可参考图2中的相关描述，此处不再赘述。
基于同一发明构思，本发明还公开了一种芯片，该芯片中设置有如上述的启动电路，该启动电路产生多个偏置电流，用于实现芯片内部电路的启动和关断。
综上，本发明公开了一种启动电路及芯片，通过在启动电路中增加一个可以控制启动模块同步开启，并延迟关断的控制信号产生模块，能够确保在芯片的关机信号无效(如为低电平)时，启动模块和芯片内部电路同步开启，而在关机信号有效(如为高电平)时，芯片内部电路和启动电路的一部分偏置单元先关断，启动电路的启动模块和另一部分偏置单元延迟一段时间后再关断。这样既保证了开启的同步性，又保证了在关断时芯片内需要电流的支路能够正常工作。在所有电路完全关断状态确定以后，启动电路内的启动模块和另一部分偏置单元再关断，进而进一步降低静态功耗。同时电路结构简单，成本低。
应当说明的是，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (10)

1.一种启动电路，用于实现芯片内部电路的启动和关断，其特征在于，包括：
启动模块，用于根据所述芯片的工作状态启动或关断，并启动时输出第一电流；
偏置模块，与所述启动模块连接，用于接收所述第一电流，并根据所述第一电流输出多个偏置电流；以及
控制信号产生模块，分别与所述启动模块和所述偏置模块连接，接收关机信号，根据所述关机信号产生多个控制信号，所述多个控制信号用以在所述关机信号有效时控制所述启动模块和部分所述偏置模块延时关断。
2.根据权利要求1所述的启动电路，其特征在于，所述偏置模块包括：
第一偏置单元，与所述启动模块连接，用以在启动电路启动时输出第一偏置电流；
第二偏置单元，与所述启动模块连接，接收所述第一电流，并根据所述第一电流输出第二偏置电流。
3.根据权利要求2所述的启动电路，其特征在于，所述控制信号产生模块包括：
第一反相器，输入端接收所述关机信号；
第二反相器，输入端与所述第一反相器的输出端连接，所述第二反相器的输出端输出第一控制信号；
第三反相器，输入端与所述第二反相器的输出端连接，所述第三反相器的输出端依次通过第三电阻和第一电容与接地端连接；
第四反相器，输入端与所述第三电阻和所述第一电容的连接点连接；
与非门，第一输入端与所述第四反相器的输出端连接，第二输入端与所述第二反相器的输出端连接，所述与非门的输出端输出第三控制信号；
第五反相器，输入端与所述与非门的输出端连接，所述第五反相器的输出端输出第二控制信号。
4.根据权利要求3所述的启动电路，其特征在于，所述启动模块包括：
第一晶体管，漏极通过第一电阻与电源端连接，源极与接地端连接，栅极通过第二电阻与接地端连接；
第三晶体管，源极与电源端连接，栅极与漏极连接；
第四晶体管，源极与电源端连接，栅极与所述第三晶体管的栅极连接，漏极输出所述第一电流；
第十晶体管，栅极接收所述第三控制信号，源极与电源端连接，漏极与所述第三晶体管的栅极连接；
第十一晶体管，栅极接收所述第三控制信号，漏极与所述第三晶体管的漏极连接；
第二晶体管，漏极与所述第十一晶体管的源极连接，栅极与所述第一晶体管的漏极连接，所述第二晶体管的源极通过所述第二电阻与接地端连接；以及
第八晶体管，栅极接收所述第二控制信号，漏极与所述第一晶体管的栅极连接，源极与接地端连接。
5.根据权利要求4所述的启动电路，其特征在于，所述第一晶体管、所述第十一晶体管、所述第二晶体管和所述第八晶体管均为NMOS晶体管；
所述第三晶体管、所述第四晶体管和所述第十晶体管均为PMOS晶体管。
6.根据权利要求5所述的启动电路，其特征在于，所述第一偏置单元包括：
第七晶体管，源极与电源端连接，栅极与所述第三晶体管的栅极连接，漏极输出所述第一偏置电流。
7.根据权利要求6所述的启动电路，其特征在于，所述第七晶体管为PMOS晶体管。
8.根据权利要求7所述的启动电路，其特征在于，所述第二偏置单元包括：
第五晶体管，漏极接收所述第一电流，源极与接地端连接，栅极与漏极连接；
第六晶体管，栅极与所述第五晶体管的栅极连接，所述第六晶体管的源极与接地端连接，漏极输出所述第二偏置电流；
第九晶体管，漏极与所述第五晶体管的栅极连接，源极与接地端连接，栅极接收所述第一控制信号。
9.根据权利要求8所述的启动电路，其特征在于，所述第五晶体管、所述第六晶体管和所述第九晶体管均为NMOS晶体管。
10.一种芯片，其特征在于，包括：如权利要求1-9中任一项所述的启动电路，所述启动电路产生多个偏置电流，用于实现所述芯片内部电路的启动和关断。
CN202010134506.7A 2020-03-02 2020-03-02 启动电路及芯片 Active CN113364442B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010134506.7A CN113364442B (zh) 2020-03-02 2020-03-02 启动电路及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010134506.7A CN113364442B (zh) 2020-03-02 2020-03-02 启动电路及芯片

Publications (2)

Publication Number Publication Date
CN113364442A true CN113364442A (zh) 2021-09-07
CN113364442B CN113364442B (zh) 2022-10-14

Family

ID=77523052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010134506.7A Active CN113364442B (zh) 2020-03-02 2020-03-02 启动电路及芯片

Country Status (1)

Country Link
CN (1) CN113364442B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115942549A (zh) * 2022-12-28 2023-04-07 珠海巨晟科技股份有限公司 一种恒流驱动io电路及恒流驱动io芯片
WO2023178781A1 (zh) * 2022-03-25 2023-09-28 长鑫存储技术有限公司 控制电路以及半导体存储器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202818097U (zh) * 2009-05-19 2013-03-20 罗姆股份有限公司 电源装置和提供了它的电子设备
CN103929861A (zh) * 2014-04-29 2014-07-16 武汉大学 一种led驱动中的新型软启动电路
CN104092451A (zh) * 2014-06-18 2014-10-08 无锡芯响电子科技有限公司 一种功耗切换控制电路
US20150318779A1 (en) * 2014-04-30 2015-11-05 Samsung Electro-Mechanics Co., Ltd. Start-up circuit and power device using the same
JP2017060383A (ja) * 2015-09-08 2017-03-23 ローム株式会社 Ｄｃ／ｄｃコンバータ、スイッチング電源装置
CN110262612A (zh) * 2019-07-15 2019-09-20 上海晶丰明源半导体股份有限公司 一种芯片的低功耗待机的实现方法及其结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202818097U (zh) * 2009-05-19 2013-03-20 罗姆股份有限公司 电源装置和提供了它的电子设备
CN103929861A (zh) * 2014-04-29 2014-07-16 武汉大学 一种led驱动中的新型软启动电路
US20150318779A1 (en) * 2014-04-30 2015-11-05 Samsung Electro-Mechanics Co., Ltd. Start-up circuit and power device using the same
CN104092451A (zh) * 2014-06-18 2014-10-08 无锡芯响电子科技有限公司 一种功耗切换控制电路
JP2017060383A (ja) * 2015-09-08 2017-03-23 ローム株式会社 Ｄｃ／ｄｃコンバータ、スイッチング電源装置
CN110262612A (zh) * 2019-07-15 2019-09-20 上海晶丰明源半导体股份有限公司 一种芯片的低功耗待机的实现方法及其结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
沈健雄: "一种电流型PWM控制芯片的设计", 《黑龙江科技信息》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023178781A1 (zh) * 2022-03-25 2023-09-28 长鑫存储技术有限公司 控制电路以及半导体存储器
CN115942549A (zh) * 2022-12-28 2023-04-07 珠海巨晟科技股份有限公司 一种恒流驱动io电路及恒流驱动io芯片
CN115942549B (zh) * 2022-12-28 2023-10-31 珠海巨晟科技股份有限公司 一种恒流驱动io电路及恒流驱动io芯片

Also Published As

Publication number Publication date
CN113364442B (zh) 2022-10-14

Similar Documents

Publication Publication Date Title
JP3650186B2 (ja) 半導体装置および比較回路
CN100573710C (zh) 半导体装置的振荡器以及半导体装置
KR100562501B1 (ko) 파워-온 초기화 회로 및 그를 포함하는 반도체 집적 회로장치
US6160392A (en) Start-up circuit for voltage reference generator
KR100240423B1 (ko) 반도체 장치의 레벨 검출 회로
JPH1168538A (ja) 起動回路及び半導体集積回路装置
JPH1117451A (ja) 発振回路
CN113364442B (zh) 启动电路及芯片
JP4225630B2 (ja) 電圧発生回路
JP2000165220A (ja) 起動回路及び半導体集積回路装置
CN113641208B (zh) 带隙基准电路
KR100644496B1 (ko) 기준전압 발생회로
JPH0554650A (ja) 半導体集積回路
CN116015267B (zh) 一种用于保护芯片低压器件的上下电复位方法及装置
JP3323045B2 (ja) 情報処理装置
WO1998024015A1 (en) Zero-current start-up circuit
JP4115727B2 (ja) 電源電圧検出回路
KR20010076175A (ko) 반도체 장치
JP2002271185A (ja) パワーオンリセット回路
JP3764176B2 (ja) 半導体装置
KR100221658B1 (ko) 다이나믹 바이어스 회로
JP7018095B2 (ja) 電源制御回路
KR0182949B1 (ko) 파워-업 구동회로의 안정적인 파워-업 구동방법
JP3530420B2 (ja) 基準電圧発生回路
KR100340051B1 (ko) 반도체소자의백바이어스전압발생회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240523

Address after: Room 162, 1st Floor, East Zone, Building 2, Science and Technology Innovation Headquarters, Shenzhen (Harbin) Industrial Park, No. 288 Zhigu Street, Songbei District, Harbin City, Heilongjiang Province, 150029

Patentee after: Harbin Shengbang Microelectronics Co.,Ltd.

Country or region after: China

Address before: 100089 Beijing Haidian District West Third Ring Road 87 13 13 3-1301

Patentee before: SG MICRO Corp.

Country or region before: China