CN113359008A - 测试保护电路及其控制方法、测试电路及芯片测试电路 - Google Patents
测试保护电路及其控制方法、测试电路及芯片测试电路 Download PDFInfo
- Publication number
- CN113359008A CN113359008A CN202110609539.7A CN202110609539A CN113359008A CN 113359008 A CN113359008 A CN 113359008A CN 202110609539 A CN202110609539 A CN 202110609539A CN 113359008 A CN113359008 A CN 113359008A
- Authority
- CN
- China
- Prior art keywords
- sensing
- test
- protection
- connection end
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种测试保护电路、测试电路、芯片测试电路及测试保护电路的控制方法,测试保护电路包括:第一电连接端,与测试机的驱动线连接;驱动线通过探针与被测器件连接,以为被测器件提供电源电压,测试机用于对被测器件进行开尔文电性测试;第二电连接端,与测试机的感测线连接;感测线通过感测引脚与被测器件连接,以感测被测器件的电源电压;及保护模块,与第一电连接端及第二电连接端连接,用于在感测引脚异常时将被测器件的电源电压反馈给测试机。上述测试保护电路、测试电路、芯片测试电路及测试保护电路的控制方法能避免测试机在感测引脚异常通过驱动线向被测器件输出过高电压,从而避免烧针。
Description
技术领域
本申请涉及集成电路技术领域,特别是涉及一种测试保护电路、测试电路、芯片测试电路及测试保护电路的控制方法。
背景技术
传统的开尔文连接通常由测试机引出探针卡,探针卡上的探针与被测器件表面的焊垫(PAD)连接,测试机通过驱动线和探针将驱动(force)电压信号传输到被测器件表面的焊垫上。测试机的感测(sense)线通过感测引脚与被测器件表面的焊垫连接,感测线用于将焊垫的电压反馈给测试机。焊垫的电压由于压降已经低于驱动电压,使得感测线所反馈的电压低于驱动电压,从而测试机将提高驱动电压来使得焊垫的电压达到实际想要的测试的电压。
感测引脚在制作初期,水平度比较好,所有的针尖接触都较好,在芯片测试时,感测线能够感测到焊垫的实际电压再反馈给测试机,使得测试机输出合适的电压到焊垫端进行测试。
然而,在量产时感测引脚测试到一定的接触次数时(touch down),针尖会逐渐磨损或沾污,使得感测引脚异常(包括感测引脚接触不到焊盘或接触电阻过大等),从而感测线不能正常感测到实际的焊垫电压,此时测试机将会不断改变(提高)驱动电压,直至达到驱动上限,电流上升,产生大量热量,形成烧针(烧毁探针卡和感测引脚)现象。
发明内容
基于此,有必要针对现有技术中的感测引脚异常导致烧针的问题提供一种测试保护电路、测试电路、芯片测试电路及测试保护电路的控制方法。
为了实现上述目的,一方面,本发明提供了一种测试保护电路,包括:
第一电连接端,与测试机的驱动线连接;所述驱动线通过探针与被测器件连接,以为所述被测器件提供电源电压,所述测试机用于对所述被测器件进行开尔文电性测试;
第二电连接端,与所述测试机的感测线连接;所述感测线通过感测引脚与所述被测器件连接,以感测所述被测器件的电源电压;及
保护模块,与所述第一电连接端及所述第二电连接端连接,用于在所述感测引脚异常时将所述被测器件的电源电压反馈给所述测试机。
在其中一个实施例中,所述第一电连接端包括驱动线连接端及驱动地线连接端,所述第二电连接端包括感测线连接端及感测地线连接端;所述驱动线包括电源驱动线及驱动地线,所述感测线包括电源感测线及感测地线;所述保护模块包括第一保护子模块及第二保护子模块;所述感测引脚包括第一感测引脚及第二感测引脚;
所述第一保护子模块的两端分别与所述驱动线连接端及所述感测线连接端连接,所述驱动线连接端还与所述电源驱动线连接,所述感测线连接端还与所述电源感测线连接,所述第一保护子模块具有第一预设电阻值;所述电源感测线通过所述第一感测引脚与所述被测器件连接,当所述第一感测引脚与所述被测器件之间接触正常时,所述第一预设电阻值大于所述第一感测引脚和所述被测器件之间的电阻值,当所述第一感测引脚与所述被测器件之间接触异常时,所述第一预设电阻值小于所述第一感测引脚和所述被测器件之间的电阻值;
所述第二保护子模块的两端分别与所述驱动地线连接端及所述感测地线连接端连接,所述驱动地线连接端还与所述驱动地线连接,所述感测地线连接端还与所述感测地线连接,所述第二保护子模块具有第二预设电阻值,所述感测地线通过所述第二感测引脚与所述被测器件连接,当所述第二感测引脚与所述被测器件之间接触正常时,所述第二预设电阻值大于所述第二感测引脚和所述被测器件之间的电阻值,当所述第二感测引脚与所述被测器件之间接触异常时,所述第二预设电阻值小于所述第二感测引脚和所述被测器件之间的电阻值。
在其中一个实施例中,所述第一保护子模块包括第一保护电阻,所述第一保护电阻的两端分别与所述驱动线连接端及所述感测线连接端连接;和/或
所述第二保护子模块包括第二保护电阻,所述第二保护电阻的两端分别与所述驱动地线连接端及所述感测地线连接端连接。
在其中一个实施例中,所述第一保护电阻和所述第二保护电阻的尺寸范围为0.5cm*1cm至2cm*3cm。
在其中一个实施例中,所述第一预设电阻值及所述第二预设电阻值相等。
在其中一个实施例中,所述第一预设电阻值和所述第二预设电阻值均为NkΩ,N大于1。
在其中一个实施例中,所述第一预设电阻值和所述第二预设电阻值的范围均为5kΩ至10kΩ。
一种测试电路,包括:测试机、探针、感测引脚及如上述任一项所述的测试保护电路。
在其中一个实施例中,所述测试机包括:
所述驱动线;
所述感测线;
负反馈模块,所述负反馈模块的输入端与所述感测线连接,用于反馈所述被测器件的电源电压;及
器件电源,与所述驱动线和所述负反馈模块的输出端连接,用于根据所述负反馈模块或者所述保护模块反馈的所述被测器件的电源电压,调节通过所述驱动线输出给所述被测器件的电压,以控制所述被测器件的电源电压为预设电源电压。
在其中一个实施例中,当测试的所述被测器件的数量为多个时,所述测试保护电路的数量与所述被测器件的数量相等且一一对应。
在其中一个实施例中,所述探针和所述感测引脚包括悬臂针或垂直针。
一种芯片测试电路,包括:所述被测器件及如上述任一项所述的测试电路,所述被测器件包括被测芯片。
在其中一个实施例中,所述被测芯片包括DRAM芯片。
一种测试保护电路的控制方法,应用于测试保护电路,所述测试保护电路包括第一电连接端、第二电连接端及保护模块,所述第一电连接端与测试机的驱动线连接,所述驱动线通过探针与被测器件连接,以为所述被测器件提供电源电压,所述测试机用于对所述被测器件进行开尔文电性测试;所述第二电连接端与所述测试机的感测线连接,所述感测线通过感测引脚与所述被测器件连接,以感测所述被测器件的电源电压;所述保护模块与所述第一电连接端及所述第二电连接端连接;所述方法包括:
当所述感测引脚异常时,控制所述保护模块通过所述第一电连接端将所述被测器件的电源电压反馈给所述测试机;
当所述感测引脚正常时,控制所述保护模块停止通过所述第一电连接端将所述被测器件的电源电压反馈给所述测试机。
在其中一个实施例中,所述控制所述保护模块通过所述第一电连接端将所述被测器件的电源电压反馈给所述测试机包括:控制所述保护模块的电阻值小于所述感测引脚和所述被测器件之间的电阻值;
所述控制所述保护模块停止通过所述第一电连接端将所述被测器件的电源电压反馈给所述测试机包括:控制所述保护模块的电阻值大于所述感测引脚和所述被测器件之间的电阻值。
上述测试保护电路、测试电路、芯片测试电路及测试保护电路的控制方法通过保护模块在感测引脚异常时将被测器件的电源电压反馈给测试机,使得避免测试机在感测引脚异常通过驱动线向被测器件输出过高电压,从而避免烧针。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请一实施例中提供的测试电路的结构框图;
图2为本申请另一实施例中提供的测试电路的结构框图;
图3为本申请又一实施例中提供的测试电路的结构框图;
图4为本申请另一实施例中提供的测试保护电路控制方法的流程图。
附图标记说明:
10、测试保护电路;11、保护模块;111、第一保护子模块;112、第二保护子模块;20、测试机;21、驱动线;211、电源驱动线;212、驱动地线;22、感测线;221、电源感测线;222、感测地线;23、器件电源;24、负反馈模块;31、探针;32、感测引脚;321、第一感测引脚;40、被测器件。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分,这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分;举例来说,可以将第一掺杂类型成为第二掺杂类型,且类似地,可以将第二掺杂类型成为第一掺杂类型;第一掺杂类型与第二掺杂类型为不同的掺杂类型,譬如,第一掺杂类型可以为P型且第二掺杂类型可以为N型,或第一掺杂类型可以为N型且第二掺杂类型可以为P型。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外,器件也可以包括另外地取向(譬如,旋转90度或其它取向),并且在此使用的空间描述语相应地被解释。
在此使用时,单数形式的“一”、“一个”和“所述/该”也可以包括复数形式,除非上下文清楚指出另外的方式。还应明白,当术语“组成”和/或“包括”在该说明书中使用时,可以确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时,在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例,这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此,本发明的实施例不应当局限于在此所示的区的特定形状,而是包括由于例如制造技术导致的形状偏差。例如,显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度,而不是从注入区到非注入区的二元改变。同样,通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此,图中显示的区实质上是示意性的,它们的形状并不表示器件的区的实际形状,且并不限定本发明的范围。
请参阅图1,本申请一实施例提供一种测试保护电路10。测试保护电路10包括第一电连接端X1、第二电连接端X2及保护模块11。第一电连接端X1与测试机20的驱动线21连接。第二电连接端X2与测试机20的感测线22连接。
驱动线21通过探针31与被测器件40连接,以为被测器件40提供电源电压。感测线22通过感测引脚32与被测器件40连接,以感测被测器件40的电源电压(即被测器件40的表面焊垫的电压)。其中,探针31和感测引脚32都可以叫做测试针卡,测试针卡的类型不限,可以为悬臂针或垂直针等等。探针31和感测引脚32可以分别通过焊垫与被测器件40连接,被测器件40的表面上与探针31连接的焊垫和与感测引脚32连接的焊垫之间可以连接在一起或者属于一个整体的焊垫,使得感测线22感测的电压即为驱动线21输出至被测器件40表面的电源电压。
测试机20用于对被测器件40进行开尔文电性测试,具体为当感测线22感测到的被测器件的电源电压与预设电源电压不一致时,测试机20可以调整驱动线21向被测器件40输出的电压以使得被测器件40的电源电压与预设电源电压一致。譬如,当感测线22感测的电压小于预设电源电压时,测试机20可以提高驱动线21向被测器件40输出的电压,直到被测器件40的电源电压达到预设电源电压。
保护模块11与第一电连接端X1连接,即保护模块11的一端与驱动线21连接。保护模块11还与第二电连接端X2连接,即保护模块11的另一端与感测线22连接。保护模块11用于在感测引脚32异常时将被测器件40的电源电压反馈给测试机20。
具体的,保护模块11可以通过为本领域技术人员所熟知的任意方式判断感测引脚32是否异常。譬如,保护模块11可以通过判断感测引脚32与被测器件之间的电阻值是否在正常范围内来判断感测引脚32是否异常。在感测引脚32正常时,感测线22可以正常将被测器件40的电源电压反馈给测试机20,使得测试机20正常控制驱动线21输出给被测器件40的电压。在感测引脚32针尖被磨损或沾污而异常时,导致感测引脚32接触不到被测器件40或者接触电阻过大,从而感测线22不能正常感测被测器件40的电源电压,此时保护模块11将被测器件40的电源电压反馈给测试机20,使得测试机20能够在感测引脚32异常时仍然能够正常控制驱动线21输出给被测器件40的电压。虽然保护模块11所反馈的电源电压可能不如感测线22在感测引脚32正常时所反馈的电源电压准确,但至少能够保证测试机20不会通过驱动线21给被测器件40输出过高的电压,从而避免烧针。
上述测试保护电路10通过保护模块11在感测引脚32异常时将被测器件的电源电压反馈给测试机20,使得避免测试机20在感测引脚32异常通过驱动线21向被测器件40输出过高电压,从而避免烧针。
在一些示例中,请结合图1和图2,第一电连接端X1包括驱动线连接端X11及驱动地线连接端X12。第二电连接端X2包括感测线连接端X21及感测地线连接端X22。驱动线21包括电源驱动线211及驱动地线212。感测线22包括电源感测线221及感测地线222。保护模块11包括第一保护子模块111及第二保护子模块112。感测引脚32包括第一感测引脚321和第二感测引脚(图未示出)。
第一保护子模块111的两端分别与驱动线连接端X11及感测线连接端X21连接。驱动线连接端X11还与电源驱动线211连接。感测线连接端X21还与电源感测线221连接。第一保护子模块111具有第一预设电阻值。电源感测线221通过第一感测引脚311与被测器件40连接。当第一感测引脚321与被测器件40之间接触正常时,第一预设电阻值大于第一感测引脚321和被测器件40之间的电阻值,当第一感测引脚321与被测器件40之间接触异常时,第一预设电阻值小于第一感测引脚321的电阻值。
第二保护子模块112的两端分别与驱动地线连接端X12及感测地线连接端X22连接。驱动地线连接端X12还与驱动地线212连接,驱动地线212与测试机20的接地端相连。感测地线连接端X22还与感测地线222连接。第二保护子模块112具有第二预设电阻值。感测地线222通过第二感测引脚与被测器件40连接。当第二感测引脚与被测器件40之间接触正常时,第二预设电阻值大于第二感测引脚和被测器件40之间的电阻值。当第二感测引脚异常时,第二预设电阻值小于第二感测引脚和被测器件40之间的电阻值。
本实施例中,当第一感测引脚321的针尖被磨损或沾污,导致第一感测引脚321接触不到被测器件40上的焊垫或者与被测器件40上的焊垫接触不良时都能够反映为第一感测引脚321和被测器件40之间的电阻值变大,使得第一预设电阻值小于第一感测引脚321和被测器件40之间的电阻值,从而使得第一保护子模块111感知到第一感测引脚321异常。当第二感测引脚的针尖被磨损或沾污,导致第二感测引脚接触不到被测器件40上的焊垫或者与被测器件40上的焊垫接触不良时都能够反映为第二感测引脚和被测器件40之间的电阻值变大,使得第二预设电阻值小于第二感测引脚和被测器件40之间的电阻值,从而使得第二保护子模块112感知到第二感测引脚异常。
在一些示例中,请参阅图3,第一保护子模块111包括第一保护电阻R1,第一保护电阻R1的两端分别与驱动线连接端X11及感测线连接端X21连接。在另一示例中,请参阅图3,第二保护子模块112包括第二保护电阻R2,第二保护电阻R2的两端分别与驱动地线连接端X12及感测地线连接端X22连接。第一预设电阻值和第二预设电阻值可以相等。譬如,第一预设电阻值和第二预设电阻值可以均为N kΩ,N大于1。譬如,可以进一步配置第一预设电阻值和第二预设电阻值的范围为5kΩ至10kΩ。也即,第一保护电阻R1和第二保护电阻R2的电阻值均可以为kΩ级别的电阻。
当感测引脚32与被测器件40的焊垫之间接触正常时,保护模块11相对于感测引脚32是高阻路径,不会起到感测作用,对被测器件40的电源电压的反馈没有影响。当感测引脚32与被测器件40的焊垫之间接触异常时,保护模块11的kΩ级阻值形成了相对低阻的电压反馈路径,使得能够感测被测器件40的电源电压并反馈给测试机20,虽然不如感测线22在感测引脚32与被测器件40的焊垫之间接触正常时感测到的电压准确,但能够保证测试机20不会通过驱动线21向被测器件40输出过高电压,起到保护测试针卡的作用。
在一些示例中,第一保护电阻R1和第二保护电阻R2的尺寸范围为0.5cm*1cm至2cm*3cm。进一步的,可以配置第一保护电阻R1和第二保护电阻R2的尺寸为0.5cm*1cm、1cm*2cm或2m*3cm。本实施例中的第一保护电阻R1和第二保护电阻R2的尺寸能够更好的适应于测试针卡。本申请中不对第一保护电阻R1和第二保护电阻R2的材质、工艺及颜色等作特别限制。
本申请还提供一种测试电路。请参阅图1,测试电路包括测试机20、探针31、感测引脚32及如上述任一个实施例中的测试保护电路10。
在一些示例中,请参阅图1和2,测试机20包括驱动线21、感测线22、器件电源23及负反馈模块24。负反馈模块24的输入端与感测线22连接,具体包括与电源感测线221和感测地线222连接。负反馈模块24用于将感测线22反馈的被测器件40的电源电压输出给器件电源23。器件电源23与驱动线21(具体可以是与电源驱动线211连接)和负反馈模块24的输出端连接,用于根据负反馈模块24或者保护模块11反馈的被测器件40的电源电压,调节通过驱动线21输出给被测器件40的电压,以控制被测器件40的电源电压为预设电源电压。
在一些示例中,当测试的被测器件40的数量为多个时,测试保护电路10的数量与被测器件40的数量相等且一一对应,从而各测试保护电路10分别用于保护对应的测试针卡。
在一些示例中,探针31和感测引脚32可以包括悬臂针或垂直针等等。
本申请还提供一种芯片测试电路。请参阅图1,芯片测试电路包括被测器件40及如上述任一个实施例中的测试电路。被测器件40包括被测芯片。被测芯片的类型不限,可以为数字芯片或模拟芯片等等。譬如,被测芯片可以为DRAM芯片。
本申请还提供一种测试保护电路的控制方法。测试保护电路的控制方法应用于测试保护电路,测试保护电路包括第一电连接端、第二电连接端及保护模块,第一电连接端与测试机的驱动线连接,驱动线通过探针卡上的探针与被测器件连接,以为被测器件提供电源电压,测试机用于对被测器件进行开尔文电性测试;第二电连接端与测试机的感测线连接,感测线通过感测引脚与被测器件连接,以感测被测器件的电源电压;保护模块与第一电连接端及所述第二电连接端连接。测试保护电路的具体描述可以参阅上述任一个实施例中的测试保护电路。测试保护电路的控制方法包括:
步骤S41,判断感测引脚是否异常。
若是,则执行步骤S42,否则执行步骤S43。
步骤S42,控制保护模块通过第一电连接端将被测器件的电源电压反馈给测试机。
步骤S43,控制保护模块停止通过第一电连接端将被测器件的电源电压反馈给测试机。
在一些示例中,步骤S42包括:控制保护模块的电阻值小于感测引脚和被测器件之间的电阻值。步骤S43包括:控制保护模块的电阻值大于感测引脚和被测器件之间的电阻值。
在一些示例中,第一电连接端包括驱动线连接端及驱动地线连接端,第二电连接端包括感测线连接端及感测地线连接端;驱动线包括电源驱动线及驱动地线,感测线包括电源感测线及感测地线;保护模块包括第一保护子模块及第二保护子模块;感测引脚包括第一感测引脚及第二感测引脚;
第一保护子模块的两端分别与驱动线连接端及感测线连接端连接,驱动线连接端还与电源驱动线连接,感测线连接端还与电源感测线连接,第一保护子模块具有第一预设电阻值;电源感测线通过第一感测引脚与被测器件连接,当第一感测引脚与被测器件之间接触正常时,控制第一预设电阻值大于第一感测引脚和被测器件之间的电阻值,当第一感测引脚与被测器件之间接触异常时,控制第一预设电阻值小于第一感测引脚和被测器件之间的电阻值;
第二保护子模块的两端分别与驱动地线连接端及感测地线连接端连接,驱动地线连接端还与驱动地线连接,感测地线连接端还与感测地线连接,第二保护子模块具有第二预设电阻值,感测地线通过第二感测引脚与被测器件连接,当第二感测引脚与被测器件之间接触正常时,控制第二预设电阻值大于第二感测引脚和被测器件之间的电阻值,当第二感测引脚与被测器件之间接触异常时,控制第二预设电阻值小于第二感测引脚和被测器件之间的电阻值。
在一些示例中,第一保护子模块包括第一保护电阻,第一保护电阻的两端分别与驱动线连接端及感测线连接端连接;和/或第二保护子模块包括第二保护电阻,第二保护电阻的两端分别与驱动地线连接端及感测地线连接端连接。可选的,第一预设电阻值及第二预设电阻值相等。可选的,第一预设电阻值和第二预设电阻值均为NkΩ,N大于1。可选的,第一预设电阻值和第二预设电阻值的范围均为5kΩ至10kΩ。可选的,第一保护电阻和第二保护电阻的尺寸范围为0.5cm*1cm至2cm*3cm。
应该理解的是,虽然图4的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,图4中的至少一部分步骤可以包括多个步骤或者多个阶段,这些步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (15)
1.一种测试保护电路,其特征在于,包括:
第一电连接端,与测试机的驱动线连接;所述驱动线通过探针与被测器件连接,以为所述被测器件提供电源电压,所述测试机用于对所述被测器件进行开尔文电性测试;
第二电连接端,与所述测试机的感测线连接;所述感测线通过感测引脚与所述被测器件连接,以感测所述被测器件的电源电压;及
保护模块,与所述第一电连接端及所述第二电连接端连接,用于在所述感测引脚异常时将所述被测器件的电源电压反馈给所述测试机。
2.根据权利要求1所述的测试保护电路,其特征在于,所述第一电连接端包括驱动线连接端及驱动地线连接端,所述第二电连接端包括感测线连接端及感测地线连接端;所述驱动线包括电源驱动线及驱动地线,所述感测线包括电源感测线及感测地线;所述保护模块包括第一保护子模块及第二保护子模块;所述感测引脚包括第一感测引脚及第二感测引脚;
所述第一保护子模块的两端分别与所述驱动线连接端及所述感测线连接端连接,所述驱动线连接端还与所述电源驱动线连接,所述感测线连接端还与所述电源感测线连接,所述第一保护子模块具有第一预设电阻值;所述电源感测线通过所述第一感测引脚与所述被测器件连接,当所述第一感测引脚与所述被测器件之间接触正常时,所述第一预设电阻值大于所述第一感测引脚和所述被测器件之间的电阻值,当所述第一感测引脚与所述被测器件之间接触异常时,所述第一预设电阻值小于所述第一感测引脚和所述被测器件之间的电阻值;
所述第二保护子模块的两端分别与所述驱动地线连接端及所述感测地线连接端连接,所述驱动地线连接端还与所述驱动地线连接,所述感测地线连接端还与所述感测地线连接,所述第二保护子模块具有第二预设电阻值,所述感测地线通过所述第二感测引脚与所述被测器件连接,当所述第二感测引脚与所述被测器件之间接触正常时,所述第二预设电阻值大于所述第二感测引脚和所述被测器件之间的电阻值,当所述第二感测引脚与所述被测器件之间接触异常时,所述第二预设电阻值小于所述第二感测引脚和所述被测器件之间的电阻值。
3.根据权利要求2所述的测试保护电路,其特征在于,所述第一保护子模块包括第一保护电阻,所述第一保护电阻的两端分别与所述驱动线连接端及所述感测线连接端连接;和/或
所述第二保护子模块包括第二保护电阻,所述第二保护电阻的两端分别与所述驱动地线连接端及所述感测地线连接端连接。
4.根据权利要求3所述的测试保护电路,其特征在于,所述第一保护电阻和所述第二保护电阻的尺寸范围为0.5cm*1cm至2cm*3cm。
5.根据权利要求2至4任一项所述的测试保护电路,其特征在于,所述第一预设电阻值及所述第二预设电阻值相等。
6.根据权利要求5所述的测试保护电路,其特征在于,所述第一预设电阻值和所述第二预设电阻值均为NkΩ,N大于1。
7.根据权利要求6所述的测试保护电路,其特征在于,所述第一预设电阻值和所述第二预设电阻值的范围均为5kΩ至10kΩ。
8.一种测试电路,其特征在于,包括:测试机、探针、感测引脚及如权利要求1至7任一项所述的测试保护电路。
9.根据权利要求8所述的测试电路,其特征在于,所述测试机包括:
所述驱动线;
所述感测线;
负反馈模块,所述负反馈模块的输入端与所述感测线连接,用于反馈所述被测器件的电源电压;及
器件电源,与所述驱动线和所述负反馈模块的输出端连接,用于根据所述负反馈模块或者所述保护模块反馈的所述被测器件的电源电压,调节通过所述驱动线输出给所述被测器件的电压,以控制所述被测器件的电源电压为预设电源电压。
10.根据权利要求8所述的测试电路,其特征在于,当测试的所述被测器件的数量为多个时,所述测试保护电路的数量与所述被测器件的数量相等且一一对应。
11.根据权利要求8所述的测试电路,其特征在于,所述探针和所述感测引脚包括悬臂针或垂直针。
12.一种芯片测试电路,其特征在于,包括:所述被测器件及如权利要求8至11任一项所述的测试电路,所述被测器件包括被测芯片。
13.根据权利要求12所述的测试电路,其特征在于,所述被测芯片包括DRAM芯片。
14.一种测试保护电路的控制方法,其特征在于,应用于测试保护电路,所述测试保护电路包括第一电连接端、第二电连接端及保护模块,所述第一电连接端与测试机的驱动线连接,所述驱动线通过探针与被测器件连接,以为所述被测器件提供电源电压,所述测试机用于对所述被测器件进行开尔文电性测试;所述第二电连接端与所述测试机的感测线连接,所述感测线通过感测引脚与所述被测器件连接,以感测所述被测器件的电源电压;所述保护模块与所述第一电连接端及所述第二电连接端连接;所述方法包括:
当所述感测引脚异常时,控制所述保护模块通过所述第一电连接端将所述被测器件的电源电压反馈给所述测试机;
当所述感测引脚正常时,控制所述保护模块停止通过所述第一电连接端将所述被测器件的电源电压反馈给所述测试机。
15.根据权利要求14所述的测试保护电路的控制方法,其特征在于,
所述控制所述保护模块通过所述第一电连接端将所述被测器件的电源电压反馈给所述测试机包括:控制所述保护模块的电阻值小于所述感测引脚和所述被测器件之间的电阻值;
所述控制所述保护模块停止通过所述第一电连接端将所述被测器件的电源电压反馈给所述测试机包括:控制所述保护模块的电阻值大于所述感测引脚和所述被测器件之间的电阻值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110609539.7A CN113359008B (zh) | 2021-06-01 | 2021-06-01 | 测试保护电路及其控制方法、测试电路及芯片测试电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110609539.7A CN113359008B (zh) | 2021-06-01 | 2021-06-01 | 测试保护电路及其控制方法、测试电路及芯片测试电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113359008A true CN113359008A (zh) | 2021-09-07 |
CN113359008B CN113359008B (zh) | 2022-11-25 |
Family
ID=77530866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110609539.7A Active CN113359008B (zh) | 2021-06-01 | 2021-06-01 | 测试保护电路及其控制方法、测试电路及芯片测试电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113359008B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030042888A1 (en) * | 2001-08-28 | 2003-03-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit allowing proper detection of pin contact failure |
CN101937021A (zh) * | 2010-06-30 | 2011-01-05 | 上海华岭集成电路技术有限责任公司 | 探针接触电阻在线测量方法 |
US20160320429A1 (en) * | 2009-04-21 | 2016-11-03 | Johnstech International Corporation | Electrically Conductive Kelvin Contacts For Microcircuit Tester |
CN109243993A (zh) * | 2018-09-06 | 2019-01-18 | 长鑫存储技术有限公司 | 半导体芯片、半导体芯片电性测试电路及方法 |
CN110045224A (zh) * | 2019-05-09 | 2019-07-23 | 华峰测控技术(天津)有限责任公司 | 一种开尔文连接电路的测试电路及测试方法 |
CN209419922U (zh) * | 2018-09-25 | 2019-09-20 | 杰华特微电子(杭州)有限公司 | 一种开关电源及led驱动电路 |
CN110632494A (zh) * | 2018-06-21 | 2019-12-31 | 龙芯中科技术有限公司 | 芯片温度的测试方法、装置、设备及介质 |
CN210038116U (zh) * | 2019-05-09 | 2020-02-07 | 华峰测控技术(天津)有限责任公司 | 一种开尔文连接电路的测试电路 |
CN111208410A (zh) * | 2020-01-13 | 2020-05-29 | 北京华峰测控技术股份有限公司 | 一种电压电流源测试电路及测试方法 |
CN211741483U (zh) * | 2020-01-13 | 2020-10-23 | 北京华峰测控技术股份有限公司 | 热阻测试装置 |
-
2021
- 2021-06-01 CN CN202110609539.7A patent/CN113359008B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030042888A1 (en) * | 2001-08-28 | 2003-03-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit allowing proper detection of pin contact failure |
US20160320429A1 (en) * | 2009-04-21 | 2016-11-03 | Johnstech International Corporation | Electrically Conductive Kelvin Contacts For Microcircuit Tester |
CN101937021A (zh) * | 2010-06-30 | 2011-01-05 | 上海华岭集成电路技术有限责任公司 | 探针接触电阻在线测量方法 |
CN110632494A (zh) * | 2018-06-21 | 2019-12-31 | 龙芯中科技术有限公司 | 芯片温度的测试方法、装置、设备及介质 |
CN109243993A (zh) * | 2018-09-06 | 2019-01-18 | 长鑫存储技术有限公司 | 半导体芯片、半导体芯片电性测试电路及方法 |
CN209419922U (zh) * | 2018-09-25 | 2019-09-20 | 杰华特微电子(杭州)有限公司 | 一种开关电源及led驱动电路 |
CN110045224A (zh) * | 2019-05-09 | 2019-07-23 | 华峰测控技术(天津)有限责任公司 | 一种开尔文连接电路的测试电路及测试方法 |
CN210038116U (zh) * | 2019-05-09 | 2020-02-07 | 华峰测控技术(天津)有限责任公司 | 一种开尔文连接电路的测试电路 |
CN111208410A (zh) * | 2020-01-13 | 2020-05-29 | 北京华峰测控技术股份有限公司 | 一种电压电流源测试电路及测试方法 |
CN211741483U (zh) * | 2020-01-13 | 2020-10-23 | 北京华峰测控技术股份有限公司 | 热阻测试装置 |
Non-Patent Citations (2)
Title |
---|
林茂多: "基于开尔文四线法接插件接触电阻自动测试设计与实现", 《中国优秀硕士学位论文全文数据库 工程科技Ⅱ辑》 * |
林茂多: "基于开尔文四线法接插件接触电阻自动测试设计与实现", 《中国优秀硕士学位论文全文数据库 工程科技Ⅱ辑》, no. 02, 15 February 2020 (2020-02-15), pages 042 - 1711 * |
Also Published As
Publication number | Publication date |
---|---|
CN113359008B (zh) | 2022-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10629502B2 (en) | Apparatus and methods for through substrate via test | |
US20190204381A1 (en) | Sensing structure of alignment of a probe for testing integrated circuits | |
US7924035B2 (en) | Probe card assembly for electronic device testing with DC test resource sharing | |
US20030090288A1 (en) | Method of testing semiconductor integrated circuits and testing board for use therein | |
CN110763981A (zh) | 集成电路芯片的检测系统和方法 | |
WO2016017292A1 (ja) | デバイスの検査方法、プローブカード、インターポーザ及び検査装置 | |
US20190164851A1 (en) | Test interface board and system including the same | |
CN104204827A (zh) | Esd测试检查装置和esd测试检查方法 | |
US20110187396A1 (en) | Quiescent current (iddq) indication and testing apparatus and methods | |
CN113359008B (zh) | 测试保护电路及其控制方法、测试电路及芯片测试电路 | |
CN108172257A (zh) | 半导体装置及其调整方法 | |
CN1957444B (zh) | 用于fib电路修改的终点检测 | |
US8004297B2 (en) | Isolation circuit | |
CN103364679A (zh) | 部件内置基板的检查方法 | |
KR100904827B1 (ko) | 퓨즈 테스트 장치 | |
US20110133768A1 (en) | Test wafer unit and test system | |
JP2007240263A (ja) | 半導体集積回路及び動作試験方法 | |
CN104160500A (zh) | 包括输出驱动电路的半导体器件、封装半导体器件及关联方法 | |
CN116325104A (zh) | 半导体试验装置和半导体试验方法 | |
CN115825567A (zh) | 用于测试焊点的电阻值变化的装置以及方法 | |
KR100788501B1 (ko) | 키패드 검사 장치 및 검사 방법 | |
CN110323206A (zh) | 测试元件组和包括该测试元件组的半导体晶片 | |
KR100536803B1 (ko) | 3단자 켈빈 패턴 측정 방법 | |
TWI844179B (zh) | 測試裝置 | |
JPH07245330A (ja) | 集積回路評価装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |