CN113302747A - 太阳能电池制备方法 - Google Patents

太阳能电池制备方法 Download PDF

Info

Publication number
CN113302747A
CN113302747A CN202080008582.1A CN202080008582A CN113302747A CN 113302747 A CN113302747 A CN 113302747A CN 202080008582 A CN202080008582 A CN 202080008582A CN 113302747 A CN113302747 A CN 113302747A
Authority
CN
China
Prior art keywords
semiconductor substrate
conductive region
forming
layer
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080008582.1A
Other languages
English (en)
Inventor
张元宰
金圣辰
都荣九
郑柱和
安俊勇
曹海宗
高智洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shangrao Jingke Green Energy Technology Development Co ltd
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190002792A external-priority patent/KR102642663B1/ko
Priority claimed from KR1020190007668A external-priority patent/KR102660300B1/ko
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN113302747A publication Critical patent/CN113302747A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明涉及太阳能电池制备方法。其包括：多晶硅层形成步骤，用于在包括基区并由单晶硅材料形成的半导体基板的后表面上形成包含第一掺杂剂的多晶硅层；前表面纹理化步骤，用于对半导体基板的前表面进行纹理化并且还去除形成于前表面上的多晶硅层；第二导电区形成步骤，用于通过在半导体基板的前表面上扩散第二掺杂剂来形成第二导电区；钝化膜形成步骤，用于在形成于半导体基板的后表面上的多晶硅层上形成第一钝化膜，并且在半导体基板的前表面上的第二导电区上形成第二钝化膜；以及电极形成步骤，用于形成穿过第一钝化膜并且连接至多晶硅层的第一电极并且在第二导电区上形成穿过第二钝化膜的第二电极。

Description

太阳能电池制备方法
技术领域
本公开涉及太阳能电池制造方法，特别是涉及能够通过在太阳能电池制造过程期间对半导体基板的前表面进行纹理化时隔离第一导电区和第二导电区来简化太阳能电池的制造过程的太阳能电池制造方法。
背景技术
太阳能电池包括n型导电区和p型导电区，并且可以随着适合于每种导电类型的载流子向n型导电区和p型导电区移动而产生电能。
因此，当n型导电区和p型导电区短路时，太阳能电池的发电效率会显著降低。因此，需要将n型导电区和p型导电区彼此隔离。
作为形成隔离的方法，已知使用反应离子蚀刻(RIE)去除用于太阳能电池的半导体基板的侧表面的方法，反应离子蚀刻(RIE)使用六氟化硫(SF6)气体、氯(Cl2)气或氧(O2)气。
但是，在使用RIE形成隔离的情况下，六氟化硫(SF6)气体、氯(Cl2)气、氧(O2)气等留在半导体基板的表面上。在半导体基板转移过程中留在半导体基板表面上的六氟化硫(SF6)、氯(Cl2)、氧(O2)气等污染半导体装备的外壁，导致半导体装备操作错误。为了防止以上问题，应该在半导体装置中安装单独的附加辅助装置，由此增加太阳能电池的制造成本。
另外，在使用RIE形成隔离的情况下，在多个半导体基板布置在托盘中的状态下在每个半导体基板上形成隔离，并且在这里，在布置在托盘中的多个半导体基板当中的布置在托盘的外侧部分上的半导体基板上并没有形成如同期望那样多的隔离，由此太阳能电池的缺陷率增加并且成本增加。
发明内容
技术问题
本公开提供了一种制造太阳能电池的方法，其能够使对太阳能电池制造装备的影响最小化并且更稳定且更自然地实现隔离结构。
技术方案
根据本公开第一实施方式的形成太阳能电池的隔离结构的太阳能电池制造方法包括：多晶硅层形成操作，其在包括基区的由单晶硅材料形成的半导体基板的背表面上形成包含第一掺杂剂的多晶硅层；前表面纹理化操作，其去除形成于半导体基板的前表面上的多晶硅层并且对半导体基板的前表面进行纹理化；第二导电区形成操作，其在半导体基板的前表面上扩散第二掺杂剂以形成第二导电区；钝化层形成操作，其在形成于半导体基板的背表面上的多晶硅层上形成第一钝化层，并且在半导体基板的前表面上的第二导电区上形成第二钝化层；以及电极形成操作，其形成穿过第一钝化层连接至多晶硅层的第一电极并且在第二导电区形成穿过第二钝化层的第二电极。
第二导电区形成操作可以包括：掺杂剂层形成操作，其在半导体基板的前表面上形成具有第二掺杂剂的掺杂剂层；以及热处理操作，其对半导体基板进行热处理以将掺杂剂层的第二掺杂剂扩散至半导体基板的前表面。
可以选择性地在半导体基板的前表面上执行前表面纹理化操作。
该方法还可以包括在形成多晶硅层之前，对半导体基板执行锯损伤蚀刻(SDE)。
该方法还可以包括在形成多晶硅层之前，在半导体基板的整个表面上形成控制钝化层。
在前表面纹理化操作中可以同时去除形成于半导体基板的前表面上的控制钝化层和多晶硅层。
在多晶硅层形成操作中，可以在半导体基板的背表面上、半导体基板的侧表面上以及半导体基板的前表面的边缘部分处形成多晶硅层。
可以通过湿蚀刻执行前表面纹理化操作。
在示例中，在湿蚀刻中，在半导体基板的前表面与局部浸入纹理化蚀刻溶液的辊接触的状态下，当辊旋转时，存在于辊的表面上的纹理化蚀刻溶液可以蚀刻半导体基板的前表面，以在半导体基板的前表面上形成纹理化的凹陷部和突出部。
在此，纹理化蚀刻溶液可以包括氢氧化钾(KOH)和碱基去离子水(DI-水)。
掺杂剂层形成操作可以包括在半导体基板的前表面、侧表面和背表面的边缘部分处形成掺杂剂层、在掺杂剂层上形成未掺杂硅酸盐玻璃(USG)、以及去除形成于半导体基板的侧表面和背表面的边缘部分处的未掺杂硅酸盐玻璃和掺杂剂层。
在热处理操作中，可以激活第一掺杂剂以使多晶硅层形成为第一导电区，并且第二掺杂剂可以在半导体基板的前表面上扩散并被激活以在半导体基板的前表面上形成第二导电区。
该方法还可以包括在热处理操作之后去除掺杂剂层的清洗操作。
此外，该方法还可以包括：掩模形成操作，其在多晶硅层形成操作和前表面纹理化操作之间，在半导体基板的背表面的多晶硅层上形成用于防止纹理化蚀刻的掩模层。
掩模形成操作可以包括：在多晶硅层的整个表面上以及在半导体基板的整个前表面上形成掩模层；以及去除掩模层中除了形成于位于半导体基板的背表面上的多晶硅层上的部分之外的部分。
在掩模层形成在位于半导体基板的背表面上的多晶硅层上的状态下，可以在半导体基板的前表面上执行前表面纹理化操作，并且可以在前表面纹理化操作完成之后去除掩模层。
可以在掩模层形成于半导体基板的背表面上的状态下执行前表面纹理化操作，并且在其上形成有掩模层的半导体基板的前表面与局部浸入纹理化蚀刻溶液的辊接触的状态下，当辊旋转时，存在于辊上的纹理化蚀刻溶液可以蚀刻半导体基板的前表面，以在半导体基板的前表面上形成纹理化的凹陷部和突出部，或可以将具有掩膜层的半导体基板浸入填充在槽中的纹理化蚀刻溶液中，以在半导体基板的前表面上形成纹理化的凹陷部和突出部。
根据本公开第二实施方式的形成太阳能电池的隔离结构的太阳能电池制造方法包括：第一导电区形成操作，其在包括基区的半导体基板的一个表面上形成由掺杂有第一导电类型掺杂剂的多晶硅层形成的第一导电区；第二导电区形成操作，其在半导体基板的另一表面上形成掺杂有与第一导电区相反的第二导电类型掺杂剂的第二导电区；涂覆操作，其在第一导电区形成操作和第二导电区形成操作之间或者在第一导电区形成操作和第二导电区形成操作之后，将蚀刻膏涂布至与半导体基板的一个表面或另一表面的边缘相邻的部分；以及蚀刻操作，其用蚀刻膏蚀刻半导体基板的与边缘相邻的部分，以形成隔离线。
第一导电区形成操作可以包括多晶硅层沉积操作，其在半导体基板的一个表面上沉积多晶硅层，第二导电区形成操作可以包括掺杂剂层形成操作，其在半导体基板的另一表面上形成包含第二导电类型掺杂剂的掺杂剂层，并且第一导电区形成操作和第二导电区形成操作中的每一个包括热处理操作，其在多晶硅层沉积操作和掺杂剂层形成操作之后、在涂覆操作之前对半导体基板进行热处理。
该方法还可以在第一导电区形成操作和第二导电区形成操作之前包括：纹理化操作，其对半导体基板的一个表面和半导体基板的另一表面进行纹理化，以形成凹陷部和突出部；以及控制钝化层沉积操作，其在半导体基板的一个表面上形成控制钝化层，其中多晶硅层沉积在控制钝化层上。
在这种情况下，可以在热处理操作之后，在第一导电区形成操作和第二导电区形成操作之后执行涂覆操作和蚀刻操作，以及蚀刻膏被涂布为与位于半导体基板的一个表面上的第一导电区的边缘间隔开，或者被涂布为与位于半导体基板的另一表面上的第二导电区的边缘间隔开。
可以以距第一导电区或第二导电区的边缘2mm或更小的距离涂布蚀刻膏，蚀刻膏的纵横比可以为0.1至1，蚀刻膏的厚度可以为2um至500um，并且蚀刻膏的线宽可以为20um至500um。
蚀刻膏可以包括聚合物颗粒和蚀刻材料，并且聚合物颗粒可以包括聚苯乙烯、聚丙烯酸酯、聚酰胺、聚酰亚胺、聚甲基丙烯酸酯、三聚氰胺、聚氨酯、苯并鸟嘌呤、酚醛树脂、硅树脂、氟化聚合物和微粉化蜡中的至少一种，并且蚀刻材料可以包括二氟化铵(NH4HF2)和磷酸(H3PO4)中的至少一种。
通过蚀刻操作而蚀刻的隔离线的深度可以为2um至5um，并且隔离线的线宽可以为20um至500um。
因此，在蚀刻操作中可以蚀刻第一导电区或第二导电区的一部分，以暴露出半导体基板的基区。
此外，该方法还可以包括：清洗操作，其在蚀刻操作之后去除蚀刻膏；钝化层沉积操作，其在清洗操作之后，在第一导电区上沉积第一钝化层并且在第二导电区上沉积第二钝化层；以及电极形成操作，其形成穿过第一钝化层连接至第一导电区的第一电极并且形成穿过第二钝化层连接至第二导电区的第二电极。
因此，在钝化层沉积操作中，在蚀刻操作中暴露出的半导体基板的基区可以被第一钝化层或第二钝化层覆盖。
另外，可以在多晶硅层沉积操作和热处理操作之间执行掺杂剂层形成操作，并且可以在掺杂剂层形成操作和热处理操作之间，在半导体基板的一个表面和另一表面上执行隔离操作中包含的蚀刻操作和涂覆操作。
可以在多晶硅层沉积操作和热处理操作之间执行掺杂剂层形成操作，并且可以在多晶硅层沉积操作和掺杂剂层形成操作之间，在半导体基板的一个表面上执行隔离操作中包含的蚀刻操作和涂覆操作。
根据本公开实施方式的太阳能电池可以包括：半导体基板，其具有基区；第一导电区，其位于半导体基板的一个表面上并且由掺杂有第一导电类型掺杂剂的多晶硅层形成；第二导电区，其位于半导体基板的另一表面上并掺杂有与第一导电区相反的第二导电类型掺杂剂；第一电极，其连接至第一导电区；以及第二电极，其连接至第二导电区，其中通过去除第一导电区的一部分或第二导电区的一部分而形成的隔离线以线的形式提供，该线与第一电极或第二电极间隔开并平行于半导体基板的一个表面或另一表面的边缘。
此外，太阳能电池还可以包括位于第一导电区上的第一钝化层和位于第二导电区上的第二钝化层。
当隔离线位于半导体基板的一个表面上时，第一钝化层可以在隔离线所位于的部分处穿过第一导电区与半导体基板的基区接触，并且当隔离线位于半导体基板的另一表面上时，第二钝化层可以在隔离线所位于的部分处穿过第二导电区与半导体基板的基区接触。
控制钝化层还可以位于半导体基板和第一导电区之间。
隔离线可以位于半导体基板的一个表面上，并且第一钝化层可以在隔离线所位于的部分处穿过第一导电区和控制钝化层与半导体基板的基区接触。
在此，隔离线的位置可以比半导体基板的一个表面或另一表面的边缘的边界更靠近第一电极或第二电极的端部。
另外，从第一导电区或第二导电区的表面形成的隔离线的深度可以大于第一导电区或第二导电区的厚度，并且可以为3um至5um。
隔离线的线宽可以是20um或更大。
隔离线与边缘之间的距离可以大于隔离线的线宽，并且可以为2mm或更小。
技术效果
根据使用湿蚀刻形成隔离结构的方法，可以通过前表面纹理化操作和掺杂剂层形成操作来实现其中不同导电区彼此自然间隔开的隔离结构。因此，可以进一步简化和促进太阳能电池的制造工艺。
另外，由于本发明的制造太阳能电池的方法不使用反应离子蚀刻(RIE)方法来形成隔离结构，因此能够防止半导体装备的污染。另外，由于不需要用于防止装备的污染的单独辅助装置，因此能够进一步降低制造成本。
根据通过向半导体基板的一个表面或另一表面的边缘涂布蚀刻膏来蚀刻半导体基板的一部分从而形成隔离线的方法，可以使对半导体装备的污染最小化，并且由于将蚀刻膏涂布至每个太阳能电池，因此可以使边缘隔离结构的缺陷率最小化。
另外，由于通过涂布蚀刻膏执行蚀刻来形成边缘隔离结构，因此可以简化制造工艺。
附图说明
图1和图2是例示了根据本公开的太阳能电池的图。
图3是例示了根据本公开第一实施方式的太阳能电池的隔离结构的图。
图4至图14是例示了根据本公开第一实施方式的用于形成太阳能电池的隔离结构的太阳能电池制造方法的第一实施方式的图。
图15至图21是例示了根据本公开第一实施方式的用于形成太阳能电池的隔离结构的太阳能电池制造方法的第二实施方式的图。
图22是例示了图4和图15所示的前表面纹理化操作的另一示例的图。
图23是例示了根据本公开第二实施方式的太阳能电池的隔离结构的图。
图24是沿图23的II-II线截取的图23所示的隔离线的截面图。
图25至图35是示出根据本公开第二实施方式的用于形成太阳能电池的隔离结构的太阳能电池制造方法的第一实施方式的图。
图36至图39是例示了图25至图35所示的第一实施方式的变型的图。
图40至图43是例示了根据本公开第二实施方式的用于形成太阳能电池的隔离结构的太阳能电池制造方法的第二实施方式的图。
图44至图46是例示了图40至图43所示的第二实施方式的变型的图。
图47至图51是例示了根据本公开第二实施方式的用于形成太阳能电池的隔离结构的太阳能电池制造方法的第三实施方式的图。
具体实施方式
在下文中，将参照附图详细描述实施方式，使得本发明所属领域的技术人员能够容易地实践它们。如本领域技术人员将意识到的，所描述的实施方式可以在全部没有不脱离本发明的精神或范围的情况下以各种不同方式修改。在附图中，为了清晰起见，将省略与本发明的描述无关的部分。相似的附图标记始终指代相似的元件。
在附图中，为了清晰起见，夸大了层、膜、区、面板等的厚度。应当理解，当诸如层、膜、区或基板之类的元件被称为在另一元件“上”时，它可以直接在另一元件上或者也可以存在居间元件。相反，当元件被称为“直接”在另一元件“上”时，不存在居间元件。而且，当一个元件“整体”形成在另一元件上时，这意味着该元件并非形成在另一元件的边缘的一部分上，而是形成在另一元件的整个表面上。
另外，当元件的厚度或宽度等于另一元件的厚度或宽度时，这意味着它们在包含工艺误差的10％的范围内相同。
图1和图2是例示了根据本公开的太阳能电池的图。具体地，图1是太阳能电池的局部立体图，并且图2是沿I-I线截取的图1所示的太阳能电池的剖视图。
如图1和图2所示，根据本公开实施方式的太阳能电池可以包括半导体基板110、控制钝化层160、第一导电区170和第一钝化层180、第二导电区120、第二钝化层130、第一电极150和第二电极140。
这里，可以省略控制钝化层160、第一钝化层180和第二钝化层130，但是如果提供的话，可以进一步提高太阳能电池的效率，因此，将描述提供控制钝化层160、第一钝化层180和第二钝化层130的情况作为示例。
半导体基板110可以由晶体半导体形成。例如，半导体基板110可以由单晶或多晶半导体(例如，单晶或多晶硅)形成。具体而言，半导体基板110可以由单晶半导体(例如，单晶半导体晶圆，具体地，单晶硅晶圆)形成。因此，当半导体基板110由单晶半导体(例如，单晶硅)形成时，基于由具有高结晶度和更少缺陷的晶体半导体形成的半导体基板110的太阳能电池可以具有优异的电特性。
在本实施方式中，半导体基板110可以仅由基区10形成而没有单独的掺杂区。如此，当在半导体基板110中不形成单独的掺杂区时，可以防止在形成掺杂区时可能发生的对半导体基板110的损坏、缺陷的增加等，从而提供钝化特性优异的半导体基板110。结果，可以最小化在半导体基板110的表面上发生的表面复合。然而，本公开不限于此，并且除了基区10之外，半导体基板110还可以包括掺杂区。
在下文中，将描述基区10和第二导电区120一起设置在半导体基板110中的示例。
在本实施方式中，在半导体基板110或基区10上以低掺杂浓度掺杂第一导电类型或第二导电类型的掺杂剂。因此，半导体基板110或基区10可以具有第一导电类型或第二导电类型。在此，与具有相同导电类型的第一导电区170和第二导电区120中的一个相比，半导体基板110或基区10可以具有更低的掺杂浓度、更高的电阻或更低的载流子浓度。
用作第一导电类型掺杂剂或第二导电类型掺杂剂的p型掺杂剂可以包括III族元素，诸如硼(B)、铝(Al)、镓(Ga)和铟(In)。n型掺杂剂可以包括V族元素，诸如磷(P)、砷(As)、铋(Bi)和锑(Sb)。然而，本公开不限于此，可以使用各种掺杂剂作为第一导电类型掺杂剂或第二导电类型掺杂剂。
在下文中，将描述在半导体基板110中掺杂第一导电型掺杂剂且第一导电型掺杂剂为n型掺杂剂的情况作为示例。然而，本公开不限于此。
半导体基板110的背表面和/或前表面可以被纹理化，因此具有凹陷部和突出部。
纹理化的凹陷部和突出部可以包括例如半导体基板110的(111)面并且可以具有不规则尺寸的棱锥形状。如果表面粗糙度由于通过纹理化而在半导体基板110的前表面等上形成的凹陷部和突出部而增加，则可以降低通过半导体基板110的前表面等入射的光的反射率。因此，到达p-n结的光量可以增加，从而使光损失最小化。
然而，本公开不限于此，可以在半导体基板110的背表面和前表面二者上形成纹理化的凹陷部和突出部，并且可以在半导体基板110的背表面和前表面上不形成纹理化的凹陷部和突出部。
控制钝化层160通常可以位于半导体基板110的背表面上，并且可以由介电材料或硅材料形成，并且基本上对半导体基板110的背表面执行钝化功能。另外，控制钝化层160可以允许在半导体基板110中产生的载流子穿过其中，但不是必需的。
控制钝化层160可以由甚至在600℃或更高的高温工艺中也耐用的诸如SiCx或SiOx之类的介电材料形成，或者可以由a-Si、硅氮化物(SiNx)、氢化SiNx、铝氧化物(AlOx)、氮氧化硅(SiON)或氢化SiON形成。
因此，控制钝化层160的厚度可以形成为0.5nm至2.5nm。
第一导电区170可以与控制钝化层160的背表面直接接触并且可以位于控制钝化层160的背表面的整个区域上。例如，可以通过以比半导体基板110的浓度高的浓度在多晶硅层上掺杂第一导电类型掺杂剂来形成第一导电区170。例如，可以使用n型掺杂剂作为第一导电类型掺杂剂。
因此，当半导体基板110包含第一导电类型掺杂剂并且第一导电类型掺杂剂以比半导体基板110更高的浓度掺杂在第一导电区170中时，第一导电区170可以作为背表面场(BSF)操作。然而，本公开不限于此，并且当半导体基板110包含第二导电类型掺杂剂并且第一导电类型掺杂剂掺杂在第一导电区170中时，第一导电区170作为发射极操作。在下文中，将描述半导体基板110包含第一导电类型掺杂剂并且第一导电区170作为BSF操作的情况作为示例。
形成第一导电区170的多晶硅层可以通过在半导体基板110的背表面上沉积多晶硅形成，或者可以通过在半导体基板110的背表面上沉积非晶硅并进行热处理以将非晶硅转变为多晶硅而形成。
因此，由多晶硅形成的第一导电区170可以具有与由单晶硅形成的半导体基板110的晶体结构不同的晶体结构。
当第一导电区170具有与半导体基板110的晶体结构不同的晶体结构时，可以进一步提高太阳能电池的输出电压Voc并且可以进一步改善与连接至第一导电区170的第一电极150的欧姆接触。
如上所述，当在控制钝化层160形成在半导体基板110的背表面上的状态下在半导体基板110的背表面上形成由多晶硅形成的控制钝化层160时，就制造工艺而言，可以使半导体基板110的热损坏最小化并且可以实现高效太阳能电池。
第一导电区170的厚度T170可以是例如200nm至400nm。第一导电区170的厚度T170以半导体基板的中心为基准，并且在半导体基板的边缘处可以小于或大于200nm至400nm。
第一钝化层180可以位于第一导电区170上(即，在第一导电区170的背表面上)，可以由介电材料形成，并且可以比控制钝化层160具有更大的厚度。
第一钝化层180可以包括含有大量氢的SiNx、SiOx、SiOxNy、SiCx或AlOx中的至少一种，并且对第一导电区170的背表面执行钝化功能。
第二导电区120可以位于半导体基板110的前表面上，并且可以通过在半导体基板110的前表面内部掺杂第二导电类型掺杂剂来形成。
可以通过将第二导电类型掺杂剂扩散到半导体基板110的前表面中来形成第二导电区120。因此，第二导电区120可以由与半导体基板110的晶体硅材料相同的晶体硅材料形成。
例如，当半导体基板110由单晶硅形成时，第二导电区120也可以由单晶硅形成。另选地，当半导体基板110由多晶硅形成时，第二导电区120也可以由多晶硅形成。
第二导电区120的厚度T120可以约为1.5um至2.5um。然而，由于希望第二导电区120的厚度T120较小，因此第二导电区120的厚度T120可以减小至0.1nm至0.3nm。
当半导体基板110包含第一导电类型掺杂剂并且第二导电区120掺杂有第二导电类型掺杂剂时，第二导电区120可以作为发射极部分操作。然而，本公开不限于此，并且当半导体基板110包含第二导电类型掺杂剂并且第二导电区120以比半导体基板110更高的浓度掺杂时，第二导电区120可以作为前电场而操作。在下文中，将描述半导体基板110包含第一导电类型掺杂剂并且第二导电区120作为发射极部分而操作的情况。
第二钝化层130可以直接位于第二导电区120的前表面上，以对第二导电区120的整个表面执行钝化功能。第二钝化层130可以由含氢的介电材料形成。例如，第二钝化层130可以由SiNx、SiOx、SiOxNy或AlOx中的至少一种形成。
第二钝化层130可以提高入射到太阳能电池上的光的透光率并降低反射率，使得最大量的光可以入射到半导体基板110上。
第一电极150可以位于半导体基板110的背表面上并且可以通过第一钝化层180连接至第一导电区170。
第一电极150可以包括多个第一指状电极151和连接至多个第一指状电极151的多个第一汇流条152。
多个第一指状电极151可以电连接且物理连接至第一导电区170，并且可以在第二方向y上彼此间隔开并且在第一方向x上并排延伸。多个第一指状电极151可以收集朝向第一导电区170移动的载流子。
多个第一汇流条152可以电连接且物理连接至第一导电区170，并且可以在第一方向x上彼此间隔开并且在第二方向y上并排延伸。
在此，多个第一汇流条152可以与多个第一指状电极151位于相同层上并且可以在多个第一汇流条152与多个第一指状电极151交叉的点处分别电连接且物理连接至第一指状电极151。
在一些情况下，当多个第一汇流条152仅用于向外部传送从第一指状电极151收集的电荷时，多个第一汇流条152不可以与第一导电区170接触并且可以被配置为仅连接至第一指状电极151。在这种情况下，还可以使用与第一指状电极151不同的电极材料。
因此，如图1所示，多个第一指状电极151具有在第一方向x上延伸的条带形状并且多个第一汇流条152可以具有在第二方向y上延伸的条带形状，使得第一电极150可以以晶格形状位于半导体基板110的前表面上。
多个第一汇流条152不仅可以收集从第二导电区120移动的载流子，还可以收集由多个第一指状电极151收集和移动的载流子。
由于多个第一汇流条152应收集由多个第一指状电极151收集的电荷并在期望的方向上移动该电荷，因此每个第一汇流条152的宽度可以形成为大于第一指状电极151的宽度。然而，本公开不限于此，第一汇流条和第一指状电极可以具有相同的线宽。在这种情况下，第一汇流条152的宽度可以与第一指状电极151的宽度一样小。
多个第一汇流条152可以连接至外部装置并且向外部装置输出所收集的载流子(例如，电子)。
第一电极150的多个第一指状电极151和多个第一汇流条152可以由诸如银(Ag)之类的至少一种导电材料形成。
第二电极140可以位于半导体基板110的前表面上并且可以通过第二钝化层130连接至第二导电区120。
与第一电极150类似，第二电极140可以包括多个第二指状电极141和连接至多个第二指状电极141的多个第二汇流条142，如图1和图2所示。第二电极140可以与第一电极150以相同的图案形成。然而，第二电极140的图案可以形成为不同于第一电极150的图案。
例如，第二电极140可以具有晶格结构的第二指状电极141和第二汇流条142，而第一电极150可以包括位于半导体基板110的整个背表面上的电极层，除了形成第一汇流条152的部分。
第二电极140可以收集向第二导电区120移动的载流子。
此外，在太阳能电池中，第一导电区和第二导电区可以在半导体基板的一侧上彼此隔离。
如上所述，当在太阳能电池制造工艺期间对半导体基板的前表面进行纹理化时，可以在太阳能电池的侧表面上自然形成其中第一导电区和第二导电区被隔离的结构。
下文将详细描述形成在太阳能电池的侧表面上的隔离结构。
图3是例示了根据本公开第一实施方式的太阳能电池的隔离结构的图。
图3例示了太阳能电池的侧表面以解释形成在图1和图2所示的太阳能电池的侧表面上的隔离结构。
如图3所示，在根据本公开的太阳能电池中，第一导电区和第二导电区可以在半导体基板的侧表面上彼此间隔开以形成隔离结构。
更具体地，第一导电区可以形成在半导体基板的侧表面上并且相对于半导体基板的侧表面的中心(即，半导体基板在厚度方向上的中心)主要形成在半导体基板的背表面上，并且第二导电区可以相对于半导体基板的侧表面的中心主要形成在半导体基板的前表面上。
然而，本公开不限于此，并且第一导电区和第二导电区可以几乎不形成在半导体基板的侧表面上。
另外，第一导电区和第二导电区可以从半导体基板的侧表面在半导体基板的厚度方向上彼此间隔开，并且在第一导电区和第二导电区彼此间隔开的部分处可以暴露出半导体基板的基区。
如上所述，可以在暴露于半导体基板的侧表面的基区中进一步形成第一钝化层或第二钝化层。例如，如图3所示，第二钝化层可以进一步形成在暴露于半导体基板的侧表面的基区处，并且第一钝化层可以进一步形成在第二钝化层上，第二钝化层进一步形成在暴露于半导体基板的侧表面的基区处。
然而，本公开不限于此，第一钝化层和第二钝化层可以顺序地层叠在暴露在半导体基板的侧表面上的基区处。
在下文中，将更详细地描述用于形成太阳能电池的隔离结构的太阳能电池制造方法。
图4至图14是例示了根据本公开第一实施方式的用于形成太阳能电池的隔离结构的太阳能电池制造方法的示例的图。
具体来说，图4是例示了制造太阳能电池的方法的流程图，而图5至图14是例示了图4所示的每个步骤的图。
根据本实施方式的太阳能电池制造方法可以包括控制钝化层沉积步骤S1、第一导电区170形成步骤S2、S5、前表面纹理化步骤S3、第二导电区120形成步骤S4、S5、清洗步骤S6、钝化层沉积步骤S7和电极形成步骤S8。
第一导电区170形成步骤S2、S5可以包括多晶硅层沉积步骤S2和热处理步骤S5，而第二导电区120形成步骤S4、S5可以包括掺杂剂层形成步骤S4和热处理步骤S5。
这里，第一导电区170形成步骤的热处理步骤S5和第二导电区120形成步骤的热处理步骤S5可以在一个工艺中同时进行，如图4的流程图中所述。结果，可以进一步简化制造工艺。
这里，控制钝化层沉积步骤S1和清洗步骤S6在某些情况下可以省略。
另外，虽然在图4的流程图中没有描述，但是该方法还可以包括在控制钝化层沉积步骤S1之前对半导体基板110的整个表面进行纹理化或锯损伤蚀刻(SDE)。
例如，当在控制钝化层沉积步骤S1之前对半导体基板110进行锯损伤蚀刻时，半导体基板110的整个表面可以形成为基本上平坦的，如图5所示。然而，本公开不限于此，在控制钝化层沉积步骤S1之前SDE之后，可以对半导体基板110的整个表面进行纹理化。
为了便于说明，将描述在执行SDE之后执行控制钝化层沉积步骤S1的情况作为示例。
在控制钝化层沉积步骤S1中，控制钝化层160可以形成在半导体基板110的整个表面上。这里，控制钝化层160的材料和厚度可以与以上参照图1至图3描述的相同。例如，在控制钝化层沉积步骤S1中，通过使用热氧化工艺在半导体基板110的前表面、背表面和侧表面上沉积硅氧化物(SiOx)来形成控制钝化层160。
在多晶硅层沉积步骤S2中，如图7所示，可以使用CVD装备在半导体基板110的背表面110S1上(即，控制钝化层上)沉积多晶硅层170′以形成第一导电区170。这里，所沉积的多晶硅层170′的厚度可以在1um内。例如，多晶硅层170′可以沉积为具有300nm和400nm之间的厚度。
多晶硅层170′可以沉积在半导体基板110的侧表面上，以具有比形成于半导体基板110的背表面110S1上的厚度更小的厚度并且可以沉积至半导体基板110的前表面110S2的边缘部分。可以在多晶硅层170′处掺杂第一导电类型掺杂剂。
在本公开的多晶硅层沉积步骤S2中，已经描述了从一开始在半导体基板110的背表面110S1上沉积多晶硅层170′的情况作为示例，但不限于此。另选地，可以在半导体基板110的背表面110S1上沉积非晶硅层，并且可以在热处理步骤S5中进行热处理以形成多晶硅层。
在前表面纹理化步骤S3中，可以选择性地对半导体基板110的前表面进行纹理化。
即，在前表面纹理化步骤S3中，可以选择性地对半导体基板110的前表面和背表面当中的前表面进行纹理化，并且可以局部地或整体地对半导体基板110的侧表面进行纹理化。
例如，可以通过线上安装在太阳能电池制造工艺线上的蚀刻装备来执行前表面纹理化步骤S3。在此，作为蚀刻装备的一部分的辊R1可以在辊R1的一部分浸入纹理化蚀刻溶液EC1中的状态下沿着线上工艺的方向在箭头方向上移动半导体基板110。
更具体地，在前表面纹理化步骤S3中，如图8所示，在半导体基板的前表面与部分浸入纹理化蚀刻溶液EC1的辊R1接触的状态下，当辊R1旋转时，存在于辊R1的表面上的纹理化蚀刻溶液EC1蚀刻半导体基板110的前表面，以在半导体基板110的前表面上形成纹理化的凹陷部和突出部。
在这种情况下，如图9所示，形成于半导体基板110的侧表面上的多晶硅层170′和控制钝化层160可以被存在于辊的表面上的纹理化蚀刻溶液EC1蚀刻，并且可以在半导体基板110的前表面上形成纹理化的凹陷部和突出部。
即，当在半导体基板110的前表面上形成纹理化的凹陷部和突出部时，可以蚀刻在半导体基板110的形成有多晶硅层170′的侧表面和前表面的边缘部分当中、与存在于辊上的纹理化蚀刻溶液EC1接触的、在半导体基板110的侧表面的一部分和半导体基板110的前表面的边缘部分处形成的控制钝化层160和多晶硅层170′。
如上所述，形成于半导体基板110的侧表面的一部分和前表面的边缘部分处的多晶硅层170′可以被蚀刻，以在半导体基板110的侧表面上形成将第一导电区170和第一导电区170电分离的隔离部分。
在前表面纹理化步骤S3中通过纹理化蚀刻溶液EC1蚀刻的半导体基板110的前表面的蚀刻深度可以落在5um和20um之间。
这里，可以使用氢氧化钾(KOH)和碱基去离子水(DI-水)作为纹理化蚀刻溶液EC1。
如图9所示，可以执行掺杂剂层形成步骤S4以通过大气压力化学气相沉积(APCVD)或等离子体化学气相沉积(PECVD)在半导体基板110的前表面110S2上形成包含第二导电类型掺杂剂的掺杂剂层190从而形成第二导电区120。
掺杂剂层190例如可以是硼硅玻璃(BSG)膜。然而，本公开不限于此，掺杂剂层190可以仅包括与第一导电区170相对的导电类型掺杂剂。例如，磷硅玻璃(PSG)层或包含另一导电类型掺杂剂的层可以用作掺杂剂层190。
为了通过执行掺杂剂层形成步骤S4在如图9所示的半导体基板110的前表面上形成掺杂剂层190，可以在掺杂剂层形成步骤S4中在半导体基板110的背表面、侧表面和前表面的边缘部分上形成掺杂剂层190，然后，可以去除形成于半导体基板110的背表面和侧表面的边缘部分处的掺杂剂层190。
另外，为了防止在后续热处理步骤S5中杂质和氢从掺杂剂层190中扩散出来，可以在掺杂剂层形成步骤S4中在掺杂剂层上进一步形成未掺杂的硅酸盐玻璃(USG)，并且可以在热处理步骤S5之后将USG与掺杂剂层190一起去除。
在此，形成于半导体基板110的背表面和侧表面的边缘部分上的掺杂剂层190可以通过稀氢氟酸(DHF)蚀刻以被去除。另外，当使用氢氟酸稀释剂(DHF)去除了形成于半导体基板110的背表面和侧表面的边缘部分处的掺杂剂层190时，可以不蚀刻半导体基板110或多晶硅层170′。
因此，如图10所示，在半导体基板110的侧表面上用于形成第一导电区170的多晶硅层170′和用于形成第二导电区120的掺杂剂层190可以彼此间隔开以被隔离。
此后，在热处理步骤S5中，半导体基板110可以例如在800℃至1000℃的温度下进行热处理，并且如图11所示，掺杂剂层190的第二掺杂剂可以扩散到至半导体基板110的前表面，以形成可以形成在半导体基板110的基区10的一部分中作为扩散区的第二导电区120。
另外，如图11所示，包含于多晶硅层170′中的第一导电类型掺杂剂可以通过热处理步骤S5被激活，使得多晶硅层170′可以形成为第一导电区170。
在此，第一导电区170的厚度可以形成为落在300nm和400nm之间，并且第二导电区120的厚度可以形成为落在1.5um和2.5um之间。
在热处理步骤S5之后，在清洗步骤S6中，如图12所示，可以通过氢氟酸稀释剂(DHF)蚀刻掉设置在半导体基板110的前表面110S2上的残留掺杂剂层190，并且在此，可以不蚀刻半导体基板110或第一导电区170和第二导电区120。
在钝化层沉积步骤S7中，如图13所示，可以在第二导电区120上沉积第二钝化层130，并且可以在第一导电区170上沉积第一钝化层180。
在图13中，例示了首先沉积第二钝化层130然后沉积第一钝化层180的情况作为示例，但是第一钝化层180和第二钝化层130的沉积顺序不限于此。即，可以首先沉积第一钝化层180，然后可以沉积第二钝化层130。
因此，在半导体基板110的侧表面上，因为第一导电区170和第二导电区120彼此间隔开而暴露的基区10可以被第一钝化层180或第二钝化层130覆盖。
随后，在电极形成步骤S8中，如图14所示，可以形成穿过第一钝化层180连接至第一导电区170的第一电极150和穿过第二钝化层130连接至第二导电区120的第二电极140。因此，可以制造以上参照图1至图3描述的太阳能电池。
因此，在根据本公开的太阳能电池制造方法中，可以在通过前表面纹理化步骤S3对半导体基板110的前表面进行纹理化的同时自然形成隔离结构，而无需单独的隔离步骤。
另外，由于本公开的太阳能电池制造方法不使用反应离子蚀刻(RIE)来形成隔离结构，因此可以防止半导体装备的污染，并且由于不需要用于防止装备污染的辅助装置，因此可以进一步降低制造成本。
另外，由于本公开的太阳能电池制造方法没有使用反应离子蚀刻(RIE)，因此也可以解决隔离结构的均匀性问题。
另外，由于隔离结构是通过前表面纹理化步骤S3、掺杂剂层形成步骤S5和清洗步骤S6自然形成的，因此可以简化太阳能电池的制造工艺。
然而，本公开的太阳能电池制造方法不限于上述实施方式，而是可以在一些步骤中进行修改或添加。在下文中，将描述太阳能电池制造方法的其中一些部件与上述实施方式不同的另一实施方式。
图15至图21是例示了根据本公开第一实施方式的用于形成太阳能电池的隔离结构的太阳能电池制造方法的另一示例的图。
图15是流程图，而图16至图21是例示了图15的每个步骤的图。
根据本实施方式的太阳能电池制造方法可以在上述实施方式的前表面纹理化步骤S3之前另外包括掩模形成步骤S91(参见图4)，并且可以在前表面纹理化步骤S3之后另外包括掩模去除步骤S92。
因此，根据本实施方式的太阳能电池制造方法可以包括控制钝化层沉积步骤S1、多晶硅层沉积步骤S2、掩模形成步骤S91、前表面纹理化步骤S3、掩模去除步骤S92、掺杂剂层形成步骤S4、热处理步骤S5、清洗步骤S6、钝化层沉积步骤S7和电极形成步骤S8。
在本实施方式中，由于直至多晶硅层沉积步骤S2的工艺与以上参照图4描述的实施方式相同，因此将描述掩模形成步骤S91至掩模去除步骤S92，并且将用图4的实施方式代替与上述图4的实施方式相同的部分的描述，并且将省略其详细描述。
如图15所示，可以在多晶硅层沉积步骤S2和前表面纹理化步骤S3之间执行掩模形成步骤S91，并且如图18所示，可以在110的背表面的多晶硅层170′上形成用于防止纹理蚀刻的掩模层200。
为此，如图16所示，在掩模形成步骤S91中，在多晶硅层170′的整个表面和半导体基板110的整个前表面上形成掩模层200。如图17所示，可以通过掩模蚀刻溶液EC2去除掩模层200中除了其形成在位于半导体基板110的背表面上的多晶硅层170′上的部分之外的其余部分，使得掩模层200可以仅保留在半导体基板110的背表面上，如图18所示。
更具体地，为了形成图16所示的掩模层200，可以使用大气压力化学气相沉积(APCVD)或等离子体化学气相沉积(PECVD)，并且可以在多晶硅层170′的表面和半导体基板110的前表面上完整形成硅氧化物(SiOx)或硅氮化物(SiNx)。
此后，如图17所示，可以通过包括氢氟酸稀释剂(DHF)的掩模蚀刻溶液EC2去除除了形成在设置于半导体基板110的背表面上的多晶硅层170′上的部分之外的其余部分的掩模层200。
在这种情况下，为了使位于半导体基板110的背表面上的掩膜层200保留，如图17所示，可以在位于半导体基板110的背表面上的掩模层200上涂覆掩模蚀刻防止层220。掩模蚀刻防止层220可以由与掩模层200的材料不同的材料形成，并且可以是任何材料，只要它不被氢氟酸稀释剂(DHF)蚀刻。
为了工艺的方便，掩模蚀刻防止层220可以是例如可以简单地粘附至掩模层200的胶带的形式。
因此，在涂覆了掩模蚀刻防止层220的状态下，半导体基板110可以被浸入氢氟酸稀释剂(DHF)中，以去除除了形成在设置于半导体基板110的背表面上的多晶硅层170′上的部分之外的其余部分的掩模层200。
为了甚至在去除掩模层200的其余部分的工艺中也缩短处理时间，在线上设置的辊R2浸入氢氟酸稀释剂(DHF)中的状态下，辊R2可以移动以去除位于半导体基板110的前表面和侧表面上的掩模层200，以形成图18所示的结构。
随后，可以去除位于半导体基板110的背表面上的掩模蚀刻防止层220，使得掩模层200可以仅保留在半导体基板110的背表面上，如图19所示。
如图19所示，可以在掩模层200形成在位于半导体基板110的背表面上的多晶硅层170′上的状态下执行前表面纹理化步骤S3。在完成前表面纹理化步骤S3之后，可以去除掩模层200。
更具体地，在根据本实施方式的太阳能电池制造方法的前表面纹理化步骤S3中，(1)可以如在以上描述的图4的实施方式中那样使用线上设置的辊R1来执行前表面纹理化步骤S3，或者(2)可以通过将半导体基板110浸入槽(bath)中来执行前表面纹理化步骤S3。
更具体地，在根据本实施方式的太阳能电池制造方法的前表面纹理化步骤S3中，在掩模层200形成在半导体基板110的背表面上的状态下，(1)半导体基板110的形成有掩模层200的前表面与局部浸入纹理化蚀刻溶液EC1中的辊R1接触，如图19所示，并且使辊旋转以便存在于辊R1的表面上的纹理化蚀刻溶液EC1蚀刻半导体基板110的前表面，以在半导体基板110的前表面上形成如图20所示的纹理化的凹陷部和突出部；或者(2)将包括掩模层200的半导体基板110浸入填充在槽中的纹理化蚀刻溶液EC1中，以在半导体基板110的前表面上形成如图20所示的纹理化的凹陷部和突出部。
另外，在图20中，例示了仅在半导体基板110的前表面上形成纹理化的凹陷部和突出部的情况，但是，另选地，在前表面纹理化步骤S3中纹理化的凹陷部和突出部也可以形成在半导体基板110的侧表面以及半导体基板110的前表面上。
此后，在掩模去除步骤S92中，可以使用氢氟酸稀释剂(DHF)去除留在半导体基板110的背表面上的掩模层200，如图20所示。
此后，如在图4的实施方式中所描述的，可以执行掺杂剂层形成步骤S4、热处理步骤S5、清洗步骤S6、钝化层沉积步骤S7和电极形成步骤S8，以制造以上参照图1至图3描述的太阳能电池。
在根据本实施方式的太阳能电池制造方法中，在通过前表面纹理化步骤S3对半导体基板110的前表面进行纹理化的同时，可以自然形成隔离结构，无需单独的隔离步骤，从而可以使制造工艺更容易。
另外，由于本公开的太阳能电池制造方法没有使用反应离子蚀刻(RIE)来形成隔离结构，因此可以防止半导体装备的污染，并且由于无需用于防止装备污染的辅助装置，因此可以进一步降低制造成本。
另外，由于本公开的太阳能电池制造方法没有使用反应离子蚀刻(RIE)，因此也可以解决隔离结构的统一性问题。
在以上描述的图4的实施方式和图15的实施方式中，已经描述了以下情况作为示例：在前表面纹理化步骤中，当浸入纹理化蚀刻溶液EC1并与半导体基板110的前表面接触的辊R1旋转时，通过存在于辊R1上的纹理化蚀刻溶液EC1蚀刻半导体基板的前表面。
然而，本公开的太阳能电池制造方法中所包括的前表面纹理化步骤不限于上述方法并且可以通过其他方法来执行。以下将参照图22更详细地对此进行描述。
图22是例示了图4和图15所示的前表面纹理化步骤的另一示例的图。
例如，可以在执行如图7所示的多晶硅层沉积步骤S2之后，代替根据图4和图8的太阳能电池制造方法的前表面纹理化步骤S3，通过在如图22所示的半导体基板110的背表面与辊R1接触的状态下以喷涂方法选择性地对半导体基板110的前表面进行纹理化，来执行根据本公开的另一实施方式的前表面纹理化步骤。
更具体地，在根据本公开另一实施方式的前表面纹理化步骤中，辊R1不浸入纹理化蚀刻溶液中，并且可以通过喷嘴喷射纹理化蚀刻溶液。
因此，可以执行前表面纹理化步骤，以通过在由辊沿箭头方向传送半导体基板时经由喷嘴喷射在半导体基板的前表面上的纹理化蚀刻溶液来选择性地对半导体基板的前表面进行纹理化。
通过根据本公开的另一实施方式的前表面纹理化步骤(参见图22)，可以蚀刻并完全去除存在于半导体基板的前表面上的控制钝化层和多晶硅层，并且可以蚀刻存在于半导体基板的侧表面上的控制钝化层和多晶硅层的部分，以处于图9所示的状态。
另选地，与图9不同，可以完全蚀刻并去除存在于半导体基板的侧表面上的控制钝化层和多晶硅层。
尽管已经描述了根据本公开的另一实施方式的前表面纹理化步骤(参见图22)被应用于图4的太阳能电池制造方法的情况作为示例，但是本公开不限于此并且可以应用根据本公开另一示例的前表面纹理化步骤以代替图15的太阳能电池制造方法的前表面纹理化步骤S3。
即，在图15的太阳能电池制造方法中的掩模层形成步骤S91之后，可以通过如图22所示在半导体基板110的后表面与辊R1接触的状态下以喷涂方法选择性地对半导体基板110的前表面进行纹理化，来执行根据本公开另一示例的前表面纹理化步骤。
在下文中，将参照图23和图24描述根据本公开的第二实施方式的太阳能电池的隔离结构，并且将参照图25至图51描述根据本公开第二实施方式的用于形成太阳能电池的隔离结构的太阳能电池制造方法的各种实施方式。
根据第二实施方式的具有隔离结构的太阳能电池与图1和图2所示的太阳能电池具有相同的基本构造，但各层或膜的形成位置存在一些差异。在以下描述中，在指示每个元件的附图标记之后表示“A”。
因此，在例示根据上述第一实施方式的太阳能电池的隔离结构的附图和例示根据以下第二实施方式的太阳能电池的隔离结构的附图中具有相同附图标记的元件可以被认为是具有相同功能的相同元件。
图23是例示了根据本公开第二实施方式的太阳能电池的隔离结构的图，并且图24是沿图23的线II-II截取的图23中所示的隔离线200的截面图。图23中(a)示出了太阳能电池的一个表面或另一个表面中的任何一个的整个图案，图23中(b)是图23中(a)的放大部分，图24中(a)示出了隔离线200的截面的示例，并且图24中(b)示出了隔离线200的截面的变型。
如图23中(a)和(b)所示，隔离线200可以设置在第一电极150A所形成于的区域或第二电极140A所形成于的区域与半导体基板的边缘之间。
在此，半导体基板110A的一个表面可以是太阳能电池的前表面或背表面之一，并且半导体基板110A的另一表面可以是一个表面的相对表面。在下文中，将描述半导体基板110A的一个表面为太阳能电池的背表面而另一表面为太阳能电池的前表面的情况作为示例。然而，本公开不限于此，反之亦然。
隔离线200可以仅设置在半导体基板110A的一个表面或另一表面上。例如，当隔离线200设置在半导体基板110A的一个表面上时，隔离线200可以不设置在半导体基板110A的另一表面上，反之，当隔离线设置在半导体基板110A的另一表面上时，隔离线200可以不设置在半导体基板110A的一个表面上。
然而，本公开不限于此，并且隔离线200可以设置在半导体基板110A的一侧和另一侧二者上。
然而，为了简化工艺，将描述仅在半导体基板110A的一个表面或另一表面上设置隔离线200的情况作为示例。
隔离线200可以是通过去除第一导电区170A的一部分或第二导电区120A的一部分而形成的线，并且可以与第一电极150A或第二电极140A间隔开并设置为平行于半导体基板110A的一个表面或另一表面的边缘的线形式。
隔离线200可以防止第一导电区170A和第二导电区120A之间短路，从而防止太阳能电池的效率降低。
如图23中(b)所示，隔离线200的位置可以比半导体基板110A的一个表面或另一个表面的边缘更靠近指状电极151A和141A的端部。
例如，隔离线200与指状电极151A、141A之间的距离D1可以大于20um，并且可以小于隔离线200与半导体基板110A的边缘之间的距离D2。
在小于隔离线200与指状电极151A和141A之间的距离D1的范围内，隔离线200与半导体基板110A的边缘之间的距离D2可以为2mm或更小。
隔离线200与指状电极151A和141A的端部之间的距离D1可以大于隔离线200的线宽W200并且可以小于指状电极151A和141A之间的距离D3。在此，作为示例，指状电极151A和141A之间的距离D3可以形成为1mm至2mm。
隔离线200的线宽W200可以形成为20um或更大。这里，指状电极151A和141A的线宽可以是20um到40um。
隔离线200的截面如图24中(a)和(b)所示。
图24中(a)示出了设置在半导体基板的一个表面上的隔离线200的截面，而图24中(b)例示了设置在半导体基板的另一表面上的隔离线200。
可以设置根据图24中(a)和(b)的隔离线200中的任一种，或者可以设置根据图24中(a)和(b)的隔离线200中的二者。在下面的描述中，将描述仅隔离线之一的情况作为示例。
如图24中(a)和(b)所示，从第一导电区170A或第二导电区120A的表面形成的隔离线200的深度H200可以大于第一导电区170A的厚度T170A或第二导电区120A的厚度T120A，并且可以小于第一导电区170A的厚度T170A或第二导电区120A的厚度T120A的150倍。
例如，隔离线200的深度H200可以在大于第一导电区170A的厚度T170A或第二导电区120A的厚度T120A的范围内形成为2um至5um，并且更优选地，形成为3um至4um。
例如，如图24中(a)所示，当隔离线200被设置在半导体基板110A的一个表面上时，第一导电区170A的厚度T170A可以是300nm到400nm并且隔离线200的深度H200可以形成为2um至5um。
另外，如图24中(b)所示，当隔离线200设置在半导体基板110A的另一个表面上时，第二导电区120A的厚度T120A可以形成为大约1.5um至2.5um，并且隔离线200的深度H200可以在大于第二导电区120A的厚度的范围内形成为2um至5um。
这里，如图24中(a)所示，当隔离线200位于半导体基板110A的一个表面上时，第一钝化层180A可以在隔离线200所位于的部分处穿过第一导电区170A和控制钝化层160A与半导体基板110A的基区10A接触。即，第一钝化层180A可以与半导体基板110A的基区10A直接接触。
另选地，如图24中(b)所示，当隔离线200位于半导体基板110A的另一表面上时，第二钝化层130A可以在隔离线200所位于的部分处穿过第二导电区120A与半导体基板110A的基区10A接触。即，第二钝化层130A可以与半导体基板110A的基区10A直接接触。
在具有这种构造的隔离结构的太阳能电池中，由于通过蚀刻膏在半导体基板110A的一个表面或另一表面的边缘处形成隔离线200，因此可以在半导体基板110A的一个表面的整个区域或另一表面的整个区域中以深度H200均匀地形成隔离线200，同时最小化半导体装备的污染，从而最小化边缘隔离结构的缺陷率。
在下文中，将描述制造具有这种隔离线200的太阳能电池的方法。
图25至图35是例示了根据本公开第二实施方式的用于形成太阳能电池的隔离结构的太阳能电池制造方法的第一实施方式的图。
根据本实施方式的太阳能电池制造方法可以包括纹理化步骤S11、控制钝化层沉积步骤S12、第一导电区170A形成步骤S13、S15、第二导电区120A形成步骤S14、S15、隔离步骤S16、钝化层沉积步骤S17和电极形成步骤S18。
第一导电区170A形成步骤S13、S15可以包括多晶硅层沉积步骤S13和热处理步骤S15，而第二导电区120A形成步骤S14、S15可以包括掺杂剂层形成步骤S14和热处理步骤S15。隔离步骤S16可以在第一导电区形成步骤和第二导电区形成步骤完成之后执行，并且可以包括涂覆步骤S61、蚀刻步骤S62和清洗步骤S63。
在纹理化步骤S11中，可以通过对半导体基板110的一个表面110S1和半导体基板110的另一表面110S2或半导体基板110的另一表面110S2进行纹理化，来形成凹陷部和突出部。例如，如图26所示，在纹理化步骤S11中，可以在半导体基板110A的另一表面110S2上形成纹理化的凹陷部和突出部。
更具体地，在半导体基板110A的一个表面110S1和另一表面上形成纹理化的凹陷部和突出部之后，可以对半导体基板110的表面110S1进行抛光，以去除纹理化的凹陷部和突出部，从而仅在基板110A的另一表面110S2上形成纹理化的凹陷部和突出部。然而，纹理化步骤S11不限于图26所示的情况并且可以被修改。在下文中，为了便于描述，将描述如图26所示的情况作为示例。
在控制钝化层沉积步骤S17中，如图27所示，控制钝化层160A可以形成在半导体基板110A的一个表面110S1和侧表面上。为此，可以通过氧化膜沉积方法在半导体基板110A的一个表面110S1和侧表面上沉积控制钝化层160A。这里，对于单面沉积，可以将两个半导体基板110A折叠成彼此面对，然后可以沉积氧化膜。
在第一导电区170A形成步骤中，可以在位于半导体基板110A的具有基区10A的一个表面110S1上的多晶硅层170′上(即，在位于控制钝化层160A上的多晶硅层170A上)形成掺杂有第一导电类型掺杂剂的第一导电区170A。为此，第一导电区170A形成步骤可以包括多晶硅层沉积步骤S13和热处理步骤S15。
在第二导电区120A形成步骤中，可以在半导体基板110A的另一表面110S2上形成掺杂有与第一导电区170A相反的第二导电类型掺杂剂的第二导电区120A。为此，第二导电区120A形成步骤可以包括掺杂剂层形成步骤S14和热处理步骤S15。
另外，可以同时执行形成第一导电区170A形成步骤的热处理步骤S15和第二导电区120A形成步骤的热处理步骤S15。
在下文中，将描述在多晶硅层沉积步骤S13之后执行掺杂剂层形成步骤S14的情况作为示例，但是另选地，也可以在执行掺杂剂层形成步骤S14之后执行多晶硅层沉积步骤S13。
在多晶硅层沉积步骤S13中，如图28所示，为了形成第一导电区170A，可以使用CVD装备在半导体基板110A的一个表面110S1上(即，控制钝化层上)沉积厚度为200nm至400nm的多晶硅层170′A。这里，为了防止多晶硅层170′A沉积在不需要的表面上，对于单面沉积，可以在两个半导体晶圆被折叠成彼此面对的状态下沉积多晶硅层170′A。
在此，多晶硅层也可以形成在半导体基板110A的侧表面上以具有小于形成于半导体基板110A的一个表面110S1上的厚度的厚度，并且形成在半导体基板110A的一个表面110S1上，并且也可以局部地沉积在半导体基板110A的另一表面110S2的边缘部分上。在此，与在200nm至400nm的范围内沉积多晶硅层170′A的半导体基板的中心部分不同，在边缘部分处可以沉积多晶硅层170′A以具有大约1um的厚度。第一导电类型掺杂剂可以掺杂到多晶硅层170′A中。
另外，在本实施方式的多晶硅层沉积步骤S13中，将描述从一开始就在半导体基板110A的一个表面110S1上沉积多晶硅层170′A的情况作为示例，但是本公开不限于此。即，可以在半导体基板110A的一个表面110S1上沉积非晶硅层，并且可以在后续的热处理步骤S15中对非晶硅层进行热处理以形成多晶硅层170′A。然而，在此，非晶硅层应沉积得比多晶硅层厚约几微米。
如图29所示，在掺杂剂层形成步骤S14中，可以在半导体基板110A的另一表面110S2上形成包含第二导电类型掺杂剂的掺杂剂层190A以形成第二导电区120A。掺杂剂层190A可以是例如硼硅玻璃(BSG)膜。然而，本公开不限于此，掺杂剂层190A可以仅需要包括与第一导电区170A相反的导电类型掺杂剂。例如，可以包含磷硅玻璃(PSG)膜或另一导电类型掺杂剂。
如图29所示，通过掺杂剂层形成步骤在半导体基板110A的另一表面110S2上形成的掺杂剂层190A的两端可以以交叠方式连接至包含第一导电类型掺杂剂的多晶硅层170′A的端部。
例如，可以在多晶硅层沉积步骤S13和掺杂剂层形成步骤S14之后且隔离步骤S16的涂覆步骤S61之前执行热处理步骤S15。例如，半导体基板110A可以在800℃至1000℃进行热处理。
如图30所示，通过热处理步骤S15可以激活包含于多晶硅层170′A中的第一导电类型掺杂剂以便多晶硅层170′可以形成为第一导电区170A，并且包含于掺杂剂层190A中的第二导电类型掺杂剂可以扩散至半导体基板110A的另一表面110S2中，以在半导体基板110A的基区10A的一部分处形成第二导电区120A。
在此，第一导电区170A的厚度T170A可以为300nm至400nm，而第二导电区120A的厚度T120A可以为0.1um至2.5um。
在热处理步骤S15之后，如图31所示，可以通过单独的蚀刻溶液去除半导体基板110A的另一表面110S2上所设置的掺杂剂层190。在此，可以不蚀刻半导体基板110A或第一导电区和第二导电区。
即使在如上所述去除掺杂剂层190A之后，也可能形成如图31所示第一导电区170A和第二导电区的端部在半导体基板110A的另一表面110S2的边缘部分处彼此接触的结构，这可能降低太阳能电池的效率。
因此，可以执行去除第一导电区170A和第二导电区120A之间的短路的隔离步骤S16。
与本实施方式一样，可以在热处理步骤S15之后执行隔离步骤S16。然而，这仅仅是示例，并且另选地，可以在多晶硅层沉积步骤S13和掺杂剂层形成步骤S14当中的后执行的步骤与热处理步骤S15之间执行隔离步骤S16，也可以在多晶硅层沉积步骤S13和掺杂剂层形成步骤S14之间执行隔离步骤S16。
隔离步骤S16可以包括涂覆步骤S61、蚀刻步骤S62和清洗步骤S63。
通过隔离步骤S16，第一导电区170A和第二导电区120A可以彼此电绝缘，并且可以从半导体基板110A的一个表面110S1或另一表面110S2蚀刻半导体基板110A的一部分，以形成其中去除了第一导电区170A或第二导电区120A的一部分的隔离线200。
对于隔离步骤S16，在涂覆步骤S61中蚀刻膏210可以被涂布为与半导体基板110A的一个表面110S1或另一表面110S2的边缘相邻。
作为具体示例，如图32所示，蚀刻膏210可以被涂布为与设置在半导体基板110A的一个表面110S1上的第一导电区170A的边缘间隔开。
这里，如图23中(a)所示，涂布至半导体基板110A的第一导电区170A的边缘的蚀刻膏210可以涂布在半导体基板110A的一个表面110S1上形成有指状电极151A的区域外侧并且平行于半导体基板110A的边缘涂布并且整体上可以具有闭环形状。
可以在距第一导电区170A的边缘2mm或更小的距离D2处涂布蚀刻膏210。
在此，蚀刻膏210的纵横比(即，蚀刻膏210的厚度T210/线宽W210)可以是0.1到1。在此，蚀刻膏210的厚度T210可以是例如2um至500um，蚀刻膏210的线宽W210可以在等于或大于蚀刻膏210的厚度T210的范围内为20um至500um。
蚀刻膏210可以包括聚合物颗粒和蚀刻材料。聚合物颗粒可以包括聚苯乙烯、聚丙烯酸酯、聚酰胺、聚酰亚胺和聚甲基丙烯酸酯、三聚氰胺、聚氨酯、苯并鸟嘌呤、酚醛树脂、硅树脂、氟化聚合物和微粉化蜡中的至少一种，并且蚀刻材料可以包括二氟化铵(NH4HF2)和磷酸(H3PO4)中的至少一种。
在蚀刻步骤S62中，可以使用蚀刻膏210蚀刻半导体基板110中与边缘相邻的部分，以形成如图33所示的隔离线200。
在蚀刻步骤S62中，当蚀刻膏210的蚀刻材料包含二氟化铵(NH4HF2)时，可以在15℃至40℃的范围内执行蚀刻步骤S62。当蚀刻膏210的蚀刻材料包含磷酸(H3PO4)时，可以在400℃至450℃的范围内执行蚀刻步骤S62达1分钟至5分钟。
如图33所示，在蚀刻步骤S62中蚀刻的隔离线200的线宽W200可以为20um到500um，并且在蚀刻步骤S62中蚀刻的隔离线的深度H200可以在大于第一导电区170A的厚度T170A的范围内为2um到5um。更具体地，隔离线200可以在大于第一导电区170A的厚度T170A的范围内具有3um至4um的深度。
因此，在蚀刻步骤S62中，不仅可以蚀刻第一导电区170A的一部分，而且可以蚀刻半导体基板110A的基区10A的一部分。
因此，在蚀刻步骤S62中，可以蚀刻第一导电区170A的一部分以暴露半导体基板110A的基区10A。
因此，电连接至在半导体基板110A的另一表面110S2的边缘部分处的第二导电区120A的第一导电区170A(即，在半导体基板110A的另一表面110S2的边缘部分、侧表面和半导体基板110A的一个表面110S1处位于隔离线200外侧的第一导电区170A)可以与在半导体基板110A的一个表面110S1上位于隔离线200内侧的第一导电区170A电隔离，并且因此，第一导电区170A和第二导电区120A可以彼此电隔离。
此后，可以执行清洗步骤S63以去除蚀刻膏210。
在清洗步骤S63中，可以使用去离子水(DI)，在该去离子水(DI)中稀释了例如IPA、乙醇和甲醇之类的作为通常的膏清洗材料的有机溶剂。例如，可以在去离子水中加入0.1wt％的KOH。
隔离步骤S16完成之后，如图34所示，在钝化层沉积步骤S17中，可以在第一导电区170A上沉积第一钝化层180A并且可以在第二导电区120A上沉积第二钝化层130A。
图34例示了其中首先沉积第一钝化层180A然后沉积第二钝化层130A的示例。然而，第一钝化层180A和第二钝化层130A的沉积顺序不限于此，相反，可以首先沉积第二钝化层130A，然后可以沉积第一钝化层180A。
如上所述，由于第一钝化层180A沉积在形成隔离线200的第一导电区170A上，所以第一钝化层180A可以形成为在隔离线200所位于的部分处穿过第一导电区170A与半导体基板110A的基区10接触，并且第一钝化层180A可以形成为在隔离线200不位于的部分处与第一导电区170A接触。
因此，在蚀刻步骤S62中暴露的半导体基板110A的基区10A可以在钝化层沉积步骤S17中被第一钝化层180A覆盖，从而在隔离线200处暴露的半导体基板110A的基区10A可以被第一钝化层180A钝化。
此外，第二钝化层130A可以形成为与半导体基板110A的另一表面110S2上的第二导电区120A接触。
此后，在电极形成步骤S18中，如图35所示，可以形成穿过第一钝化层180A连接至第一导电区170A的第一电极150A和穿过第二钝化层130A连接至第二导电区120A的第二电极140A。
在此，第一电极150A和第二电极140A可以形成在隔离线200内侧，并且第一电极150A和第二电极140A的图案可以与以上参照图1和图2以及图23和图24所描述的内容相同。
因此，可以制造以上参照图1和图2和图23中(a)和图24描述的太阳能电池。
在上文中，已经描述了在半导体基板110A的一个表面110S1上形成隔离线200的方法的示例。在下文中，将描述第一实施方式的变型，其中在半导体基板110的另一表面110S2上形成隔离线200。
根据本实施方式的太阳能电池制造方法可以与根据图25至图35的第一实施方式的太阳能电池制造方法具有相同的工艺顺序。
然而，在根据图25所示的第一实施方式的太阳能电池制造方法的隔离步骤S16中，可以在半导体基板110A的另一表面110S2上形成隔离线。
根据本变型的太阳能电池制造方法可以包括纹理化步骤S11、控制钝化层沉积步骤S12、第一导电区170A形成步骤S13、S15、第二导电区120A形成步骤S14、S15、隔离步骤S16、钝化层沉积步骤S17和电极形成步骤S18。因此，在下文中，将省略与图25至图35所示的第一实施方式的工艺配置和顺序相同的工艺配置和顺序的描述，并且将主要描述不同部分。
在根据本变型的太阳能电池制造方法中，在图25所示的热处理步骤S15之后，可以在如图36所示的涂覆步骤S61中涂布蚀刻膏210，以与半导体基板110A的另一表面110S2的边缘相邻。
更具体地，蚀刻膏210可以被涂布为与位于半导体基板110A的另一表面110S2上的第二导电区120A的边缘间隔开。
在此，所涂布的蚀刻膏210的材料、位置、厚度、宽度和涂覆图案可以与以上在图25至图35的第一实施方式中所描述的相同。
因此，可以在距第二导电区120A的边缘2mm或更小的距离处涂布蚀刻膏210。
此后，通过蚀刻步骤S62蚀刻的隔离线200的深度H200可以在大于第二导电区120A的厚度T120A的范围内被蚀刻至2um至5um。更具体地，隔离线200可以在大于第二导电区120A的厚度T120A的范围内形成为3um至4um的深度。因此，通过蚀刻步骤S62，不仅可以蚀刻第二导电区120A的一部分，而且可以蚀刻半导体基板110A的基区10A的一部分。
因此，可以在蚀刻步骤S62中蚀刻第二导电区120A的一部分，以暴露出半导体基板110A的基区10A。
因此，当隔离线200位于半导体基板110A的另一表面110S2上时，在蚀刻步骤S62中暴露出的半导体基板110A的基区10A可以在钝化层沉积步骤S17中被第二钝化层130A覆盖，因此，第二钝化层130A可以在隔离线200所位于的部分处穿过第二导电区120A与半导体基板110A的基区10A接触。
此后，如图39所示，可以在电极形成步骤S18中形成穿过第一钝化层180A连接至第一导电区170A的第一电极150A和穿过第二钝化层130A连接至第二导电区120A的第二电极140A。
因此，可以制造以上参照图24中(b)描述的太阳能电池。
在根据图25至图35的第一实施方式以及图36至图39的变型的太阳能电池制造方法中，描述了在执行热处理步骤S15之后执行隔离步骤S16的示例，但本公开不限于此，并且可以在热处理步骤S15之前执行隔离步骤S16。这将在下文中描述。
图40至图43是例示了根据本公开第二实施方式的用于形成太阳能电池的隔离结构的太阳能电池制造方法的第二实施方式的图。
如图40所示，根据本实施方式的太阳能电池制造方法可以包括纹理化步骤S11、控制钝化层沉积步骤S12、以及第一导电区170A形成步骤S13、S15、第二导电区120A形成步骤S14、S15、隔离步骤S16、钝化层沉积步骤S17和电极形成步骤S18。
第一导电区170A形成步骤S13、S15可以包括多晶硅层沉积步骤S13和热处理步骤S15。第二导电区120A形成步骤可以包括掺杂剂层形成步骤S14和热处理步骤S15。可以在第一导电区形成步骤和第二导电区形成步骤之间执行隔离步骤S16，并且隔离步骤S16包括涂覆步骤S61、蚀刻步骤S62和清洗步骤S63。
可以在第一导电区170A形成步骤的热处理步骤S15和多晶硅层沉积步骤S13之间以及第二导电区120A形成步骤的热处理步骤S15和掺杂剂层形成步骤S14之间执行隔离步骤S6。
因此，当同时执行第一导电区170A形成步骤的热处理步骤S15和第二导电区120A形成步骤的热处理步骤S15时，可以在掺杂剂层形成步骤S14和热处理步骤S15之间执行隔离步骤S16。
因此，当在多晶硅层沉积步骤S13之后执行掺杂剂层形成步骤S14时，可以在掺杂剂层形成步骤S14之后热处理步骤S15之前执行隔离步骤S16，如图40所示。
在根据本实施方式的太阳能电池制造方法中，纹理化步骤S11、控制钝化层沉积步骤S12、多晶硅层沉积步骤S13和掺杂剂层形成步骤S14与以上描述的根据图25的第一实施方式的太阳能电池制造方法的内容相同，因此将省略对其的详细描述。
在根据本实施方式的太阳能电池制造方法中，可以在掺杂剂层形成步骤S14和热处理步骤S15之间在半导体基板的一个表面110S1上执行隔离步骤S16中包括的涂覆步骤S61、蚀刻步骤S62和清洗步骤S63。
因此，在掺杂剂层形成步骤S14之后，如图41所示，在隔离步骤S16的涂覆步骤S61中，蚀刻膏210可以涂布为与沉积在半导体基板110A的一个表面110S1上的多晶硅层170′A的边缘相邻，以形成第一导电区170A。
在这种情况下，所涂布的蚀刻膏210的材料、位置、线图案、线宽和厚度可以与以上在图25至图39的实施方式中所描述的相同。
此后，可以执行蚀刻步骤S62，并且如图42所示，可以执行蚀刻步骤S62和清洗步骤S63。
因此，如图42所示，可以蚀刻多晶硅层170′A的一部分以暴露出半导体基板110A的基区10A。
如上所述，在完成隔离步骤S16之后，可以执行热处理步骤S15以便可以激活位于半导体基板110A的一个表面110S1上的多晶硅层170′A中包含的第一导电类型掺杂剂以允许多晶硅层170′A形成为第一导电区170A，并且掺杂剂层190A中包含的第二导电类型掺杂剂可以扩散到半导体基板110A的另一表面110S2中以在半导体基板110A的基区10A的一部分处形成第二导电区120A。
在本实施方式中，由于在热处理步骤S15之前执行隔离步骤S16，因此即使在热处理步骤S15之后，第一导电区170A和第二导电区120A也可以彼此电隔离。
在热处理步骤S15之后，如图40所示，可以执行钝化层沉积步骤S17和电极形成步骤S18，以制造根据本公开实施方式的太阳能电池。
因此，由于第一钝化层180A沉积在形成有隔离线200的第一导电区170A上，因此第一钝化层180A可以在隔离线所位于的部分处穿过第一导电区170与半导体基板110A的基区10A接触，并且第一钝化层180A可以在隔离线200不位于的部分处与第一导电区170A接触。
另外，第二钝化层130A可以在半导体基板110A的一个表面110S1上与第二导电区120A接触。
另外，在根据本实施方式的太阳能电池制造方法中，可以在半导体基板110A的另一表面110S2上执行隔离步骤S16。这将在下面更详细地进行描述。
图44至图46是例示了图40至图43所示的第二实施方式的变型的图。
根据本变型的太阳能电池制造方法的工艺配置和顺序可以与以上描述的图40所示的太阳能电池制造方法的工艺配置和顺序相同，并且可以包括纹理化步骤S11、控制钝化层沉积步骤S12、第一导电区170A形成步骤S13、S15、第二导电区120A形成步骤S14、S15、隔离步骤S16、钝化层沉积步骤S17、和电极形成步骤S18。
第一导电区170A形成步骤S13、S15可以包括多晶硅层沉积步骤S13和热处理步骤S15，并且第二导电区120A形成步骤S14、S15可以包括掺杂剂层形成步骤S4和热处理步骤S5，并且隔离步骤S6可以包括涂覆步骤S61、蚀刻步骤S62和清洗步骤S63。
因此，在下文中，将省略与图40所示的第二实施方式的工艺配置和顺序相同的工艺配置和顺序的描述，并且将主要描述不同的部分。
在根据本变型的太阳能电池制造方法中，可以在掺杂剂层形成步骤S14和热处理步骤S15之间在半导体基板110的另一表面110S2上执行包括涂覆步骤S61、蚀刻步骤S62和清洗步骤S63的隔离步骤S16。
因此，在图40所示的掺杂剂层形成步骤S14之后，如图44所示，在隔离步骤S16的涂覆步骤S61中，蚀刻膏210可以与半导体基板110A的另一表面100S2的边缘相邻。
更具体地，蚀刻膏210可以被涂布为与位于半导体基板110A的另一表面110S2上的掺杂剂层190A的边缘间隔开。
这里，所涂布的蚀刻膏210的材料、位置、厚度、宽度和涂布图案可以与以上在先前实施方式中描述的内容相同。
因此，可以在距掺杂剂层190A的边缘2mm或更小的距离处涂布蚀刻膏210。
接下来，如图46所示，通过蚀刻步骤S62，蚀刻的隔离线200的深度H200可以在大于掺杂剂层190A和由掺杂剂层190A形成的第二导电区120A的厚度之和的范围内被蚀刻为2um至5um，并且更具体地，隔离线200可以形成为在大于掺杂剂层190A和由掺杂剂层190A形成的第二导电区120A的厚度之和的范围内具有3um至4um的深度。
因此，通过蚀刻步骤S62不仅可以蚀刻掺杂剂层190A的一部分，而且可以蚀刻半导体基板110A的基区10A的一部分。
因此，在蚀刻操作S62中可以蚀刻掺杂剂层190A的一部分以暴露出半导体基板110A的基区10A。
此后，可以在800℃至1000℃下执行热处理步骤S15以便包含于多晶硅层170′A中的第一导电型掺杂剂可以被激活以使多晶硅层170′A形成为第一导电区170A，并且包含于掺杂剂层190A中的第二导电类型掺杂剂可以以小于隔离线200的深度H200的厚度扩散到半导体基板110A的另一表面110S2中，以在半导体基板110A的基区10A的一部分处形成第二导电区120A，如图46所示。
例如，第一导电区170A的厚度可以为300nm至400nm，而第二导电区120A的厚度可以在比隔离线200的深度H200更薄的厚度范围内为1.5um至2.5um。
此后，如图40所示，可以执行钝化层沉积步骤S17和电极形成步骤S18。钝化层沉积步骤S17和电极形成步骤S18可以与上述根据图40的实施方式的太阳能电池制造方法中的上述内容相同。
因此，当隔离线200位于半导体基板110A的另一表面110S2上时，在蚀刻步骤S62中暴露出的半导体基板110A的基区10A可以在钝化层沉积步骤S17中被第二钝化层130A覆盖，并且因此，第二钝化层130A可以在隔离线200所位于的部分处穿过第二导电区120A与半导体基板110A的基区10A接触。
此外，第一钝化层180A可以形成为在半导体基板110A的一个表面110S1上与第一导电区170A接触。
另外，在根据本实施方式的太阳能电池制造方法中，可以在多晶硅层沉积步骤S13和掺杂剂层形成步骤S14之间执行隔离步骤S16。
例如，当在多晶硅层沉积步骤S13之后执行掺杂剂层形成步骤S14或在掺杂剂层形成步骤S14之后执行多晶硅层沉积步骤S13时，可以在多晶硅层沉积步骤S13和掺杂剂层形成步骤S14之间执行隔离步骤S16。
在下文中，将描述当在多晶硅层沉积步骤S13之后执行掺杂剂层形成步骤S14时在多晶硅层沉积步骤S13和掺杂剂层形成步骤S14之间执行隔离步骤S16的情况。
图47至图51是例示了用于形成根据本公开第二实施方式的太阳能电池的隔离结构的太阳能电池制造方法的第三实施方式的图。
如图47所示，根据本实施方式的太阳能电池制造方法可以包括纹理化步骤S11、控制钝化层沉积步骤S12、以及第一导电区170A形成步骤S13、S15、隔离步骤S16、第二导电区120A形成步骤S14、S15、钝化层沉积步骤S17和电极形成步骤S18。
第一导电区170A形成步骤S13、S15可以包括多晶硅层沉积步骤S13和热处理步骤S15，而第二导电区120A形成步骤S14、S15可以包括掺杂剂层形成步骤S14和热处理步骤S15。隔离步骤S16可以包括涂覆步骤S61、蚀刻步骤S62和清洗步骤S63。可以在执行第一导电区170A形成步骤的中间执行隔离步骤S16。
因此，如图47所示，当在多晶硅层沉积步骤S13之后执行掺杂剂层形成步骤S14时，可以在多晶硅层沉积步骤S13和掺杂剂层形成步骤S14之间执行隔离步骤S16。
在根据本实施方式的太阳能电池制造方法中，纹理化步骤S11、控制钝化层沉积步骤S12和多晶硅层沉积步骤S13与以上描述的根据实施方式的太阳能电池制造方法的内容相同，并且因此将省略其详细描述。
在根据本实施方式的太阳能电池制造方法中，可以在多晶硅层沉积步骤S13和掺杂剂层形成步骤S4之间在半导体基板110的一个表面110S1上执行隔离步骤S16中所包括的涂覆步骤S61、蚀刻步骤S62和清洗步骤S63。
因此，在多晶硅层沉积步骤S13之后，如图48所示，在隔离步骤S16的涂覆步骤S61中，蚀刻膏210可以被涂布为与沉积在半导体基板110A的一个表面110S1上的多晶硅层170′A的边缘相邻，以形成第一导电区170A。
这里，所涂布的蚀刻膏210的材料、位置、线图案、线宽和厚度可以与以上在实施方式中所描述的内容相同。
此后，可以执行蚀刻步骤S62，并且如图49所示，可以执行蚀刻步骤S62和清洗步骤S63。
因此，如图49所示，可以蚀刻多晶硅层170′A的一部分以暴露出半导体基板110A的基区10A。
如上所述，在完成隔离步骤S16之后，如图50所示，可以执行在半导体基板110A的另一表面110S2上形成掺杂剂层190A的掺杂剂层形成步骤S14。
此后，如图51所示，可以执行热处理步骤S15以便位于半导体基板110A的一个表面110S1上的多晶硅层170′A中所包含的第一导电类型掺杂剂可以被激活以使多晶硅层170′A形成为第一导电区170A，且掺杂剂层190A中所包含的第二导电类型掺杂剂可以扩散到半导体基板110A的另一表面110S2中，以在半导体基板110A的基区10A的一部分处形成第二导电区120A。
根据本实施方式，由于在多晶硅层沉积步骤S13和热处理步骤S15之间首先执行隔离步骤S16，所以即使在热处理步骤S15之后第一导电区170A和第二导电区120A也可以彼此电隔离。
在热处理步骤S15之后，如图47所示，可以执行钝化层沉积步骤S17和电极形成步骤S18以制造太阳能电池。
因此，由于第一钝化层180A沉积在形成有隔离线200的第一导电区170A上，所以第一钝化层180A可以在隔离线200所位于的部分处穿过第一导电区170A与半导体基板110A的基区10A接触，并且第一钝化层180A可以在隔离线200A不位于的部分处与第一导电区170A接触。
此外，第二钝化层130A可以形成为在半导体基板110A的一个表面110S1上与第二导电区120A接触。
如上所述，在根据本公开的太阳能电池制造方法中，由于隔离线200是通过将蚀刻膏210涂布至半导体基板110A的一个表面110S1或另一表面的边缘处以蚀刻位于蚀刻膏下方的元件而形成的，因此可以使半导体装备的污染最小化，并且由于蚀刻膏210均匀地涂布至每个太阳能电池，因此可以使边缘隔离结构的缺陷率最小化。
另外，在根据本公开实施方式的太阳能电池及其制造方法中，由于边缘隔离结构是通过涂布蚀刻膏210以执行蚀刻而形成的，因此可以简化制造工艺。

Claims (20)

1.一种制造太阳能电池的方法，该方法包括以下步骤：
多晶硅层形成操作，其在包括基区的由单晶硅材料形成的半导体基板的背表面上形成包含第一掺杂剂的多晶硅层；
前表面纹理化操作，其对所述半导体基板的前表面进行纹理化，并且同时去除形成于所述半导体基板的所述前表面上的所述多晶硅层；
第二导电区形成操作，其在所述半导体基板的所述前表面上扩散第二掺杂剂以形成第二导电区；
钝化层形成操作，其在形成于所述半导体基板的所述背表面上的所述多晶硅层上形成第一钝化层，并且在所述半导体基板的所述前表面上的所述第二导电区上形成第二钝化层；以及
电极形成操作，其形成穿过所述第一钝化层连接至所述多晶硅层的第一电极并且在所述第二导电区形成穿过所述第二钝化层的第二电极。
2.根据权利要求1所述的方法，其中，
所述第二导电区形成操作包括：
掺杂剂层形成操作，其在所述半导体基板的所述前表面上形成具有第二掺杂剂的掺杂剂层；以及
热处理操作，其对所述半导体基板进行热处理以将所述掺杂剂层的所述第二掺杂剂扩散至所述半导体基板的所述前表面。
3.根据权利要求1所述的方法，该方法还包括以下步骤：
在形成所述多晶硅层之前，在所述半导体基板的整个表面上形成控制钝化层。
4.根据权利要求1所述的方法，其中，
在所述前表面纹理化操作中同时去除形成于所述半导体基板的所述前表面上的所述控制钝化层和所述多晶硅层。
5.根据权利要求1所述的方法，其中，
在所述多晶硅层形成操作中，在所述半导体基板的所述背表面上、所述半导体基板的侧表面上以及所述半导体基板的所述前表面的边缘部分处形成所述多晶硅层。
6.根据权利要求1所述的方法，其中，
通过湿蚀刻执行所述前表面纹理化操作。
7.根据权利要求6所述的方法，其中，
在所述湿蚀刻中，在所述半导体基板的所述前表面与局部浸入纹理化蚀刻溶液的辊接触的状态下，当所述辊旋转时，存在于所述辊的表面上的所述纹理化蚀刻溶液蚀刻所述半导体基板的所述前表面，以在所述半导体基板的所述前表面上形成纹理化的凹陷部和突出部。
8.根据权利要求1所述的方法，该方法还包括以下步骤：
掩模形成操作，其在所述多晶硅层形成操作和所述前表面纹理化操作之间，在所述半导体基板的所述背表面的所述多晶硅层上形成用于防止纹理化蚀刻的掩模层。
9.根据权利要求8所述的方法，其中，
所述掩模形成操作包括：
在所述多晶硅层的整个表面上以及所述半导体基板的整个前表面上形成所述掩模层；以及
去除所述掩模层中除了形成于位于所述半导体基板的所述背表面上的所述多晶硅层上的部分之外的部分。
10.根据权利要求9所述的方法，其中，
在所述掩模层形成于所述半导体基板的所述背表面上的状态下执行所述前表面纹理化操作，并且
在其上形成有所述掩模层的所述半导体基板的所述前表面与局部浸入纹理化蚀刻溶液的辊接触的状态下，当所述辊旋转时，存在于所述辊上的所述纹理化蚀刻溶液蚀刻所述半导体基板的所述前表面，以在所述半导体基板的所述前表面上形成纹理化的凹陷部和突出部，或
将具有所述掩膜层的所述半导体基板浸入填充在槽中的所述纹理化蚀刻溶液中，以在所述半导体基板的所述前表面上形成纹理化的凹陷部和突出部。
11.一种制造太阳能电池的方法，该方法包括以下步骤：
第一导电区形成操作，其在包括基区的半导体基板的一个表面上形成由掺杂有第一导电类型掺杂剂的多晶硅层形成的第一导电区；
第二导电区形成操作，其在所述半导体基板的另一表面上形成掺杂有与所述第一导电区相反的第二导电类型掺杂剂的第二导电区；
涂覆操作，其在所述第一导电区形成操作和所述第二导电区形成操作之间或者在所述第一导电区形成操作和所述第二导电区形成操作之后，将蚀刻膏涂布至与所述半导体基板的所述一个表面或所述另一表面的边缘相邻的部分；以及
蚀刻操作，其用所述蚀刻膏蚀刻所述半导体基板的与所述边缘相邻的部分，以形成隔离线。
12.根据权利要求11所述的方法，其中，
所述第一导电区形成操作包括：
多晶硅层沉积操作，其在所述半导体基板的一个表面上沉积所述多晶硅层以形成所述第一导电区，
所述第二导电区形成操作包括：
掺杂剂层形成操作，其在所述半导体基板的另一表面上形成包含所述第二导电类型掺杂剂的掺杂剂层以形成所述第二导电区，并且
所述第一导电区形成操作和所述第二导电区形成操作中的每一个包括热处理操作，该热处理操作在所述多晶硅层沉积操作和所述掺杂剂层形成操作之后、在所述涂覆操作之前对所述半导体基板进行热处理。
13.根据权利要求11所述的方法，该方法还包括以下步骤：
在所述第一导电区形成操作和所述第二导电区形成操作之前，
纹理化操作，其对所述半导体基板的一个表面和所述半导体基板的另一表面进行纹理化，以形成凹陷部和突出部；以及
控制钝化层沉积操作，其在所述半导体基板的一个表面上形成控制钝化层，
其中，所述多晶硅层沉积在所述控制钝化层上。
14.根据权利要求12所述的方法，其中，
在所述热处理操作之后，在所述第一导电区形成操作和所述第二导电区形成操作之后执行所述涂覆操作和所述蚀刻操作，并且
所述蚀刻膏被涂布为与位于所述半导体基板的一个表面上的所述第一导电区的边缘间隔开，或者被涂布为与位于所述半导体基板的另一表面上的所述第二导电区的边缘间隔开。
15.根据权利要求14所述的方法，该方法还包括以下步骤：
清洗操作，其在所述蚀刻操作之后去除所述蚀刻膏；
钝化层沉积操作，其在所述清洗操作之后，在所述第一导电区上沉积第一钝化层并且在所述第二导电区上沉积第二钝化层；以及
电极形成操作，其形成穿过所述第一钝化层连接至所述第一导电区的第一电极并且形成穿过所述第二钝化层连接至所述第二导电区的第二电极。
16.根据权利要求14所述的方法，其中，
在所述钝化层沉积操作中，在所述蚀刻操作中暴露出的所述半导体基板的所述基区被所述第一钝化层或所述第二钝化层覆盖。
17.根据权利要求12所述的方法，其中，
在所述多晶硅层沉积操作和所述热处理操作之间执行所述掺杂剂层形成操作，并且
在所述掺杂剂层形成操作和所述热处理操作之间，在所述半导体基板的一个表面和另一表面上执行所述涂覆操作和所述蚀刻操作。
18.根据权利要求12所述的方法，其中，
在所述多晶硅层沉积操作和所述热处理操作之间执行所述掺杂剂层形成操作，并且
在所述多晶硅层沉积操作和所述掺杂剂层形成操作之间，在所述半导体基板的一个表面上执行所述涂覆操作和所述蚀刻操作。
19.一种太阳能电池，该太阳能电池包括：
半导体基板，该半导体基板具有基区；
第一导电区，该第一导电区位于所述半导体基板的一个表面上，并且由掺杂有第一导电类型掺杂剂的多晶硅层形成；
第二导电区，该第二导电区位于所述半导体基板的另一表面上，并掺杂有与所述第一导电区相反的第二导电类型掺杂剂；
第一电极，该第一电极连接至所述第一导电区；以及
第二电极，该第二电极连接至所述第二导电区，
其中，通过去除所述第一导电区的一部分或所述第二导电区的一部分而形成的隔离线以线的形式提供，该线与所述第一电极或所述第二电极间隔开并平行于所述半导体基板的所述一个表面或所述另一表面的边缘。
20.根据权利要求19所述的太阳能电池，该太阳能电池还包括：
第一钝化层，该第一钝化层位于所述第一导电区上；以及
第二钝化层，该第二钝化层位于所述第二导电区上，
其中，当所述隔离线位于所述半导体基板的一个表面上时，所述第一钝化层在隔离线所位于的部分处穿过所述第一导电区与所述半导体基板的所述基区接触，并且
当所述隔离线位于所述半导体基板的另一表面时，所述第二钝化层在所述隔离线所位于的部分处穿过所述第二导电区与所述半导体基板的所述基区接触。
CN202080008582.1A 2019-01-09 2020-01-02 太阳能电池制备方法 Pending CN113302747A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2019-0002792 2019-01-09
KR1020190002792A KR102642663B1 (ko) 2019-01-09 2019-01-09 태양 전지 및 그 제조 방법
KR10-2019-0007668 2019-01-21
KR1020190007668A KR102660300B1 (ko) 2019-01-21 2019-01-21 태양 전지 제조 방법
PCT/KR2020/000021 WO2020145568A1 (ko) 2019-01-09 2020-01-02 태양전지 제조 방법

Publications (1)

Publication Number Publication Date
CN113302747A true CN113302747A (zh) 2021-08-24

Family

ID=71404875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080008582.1A Pending CN113302747A (zh) 2019-01-09 2020-01-02 太阳能电池制备方法

Country Status (4)

Country Link
US (2) US11245047B2 (zh)
EP (2) EP4250338A3 (zh)
CN (1) CN113302747A (zh)
WO (1) WO2020145568A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900214B (zh) * 2020-08-13 2022-02-18 晶科能源股份有限公司 去除多晶硅绕镀的方法、太阳能电池及其制备方法
CN116314382B (zh) * 2023-05-16 2023-09-08 天合光能股份有限公司 太阳能电池及其制作方法、光伏组件及光伏系统
CN117199186A (zh) * 2023-09-27 2023-12-08 淮安捷泰新能源科技有限公司 一种N-TOPCon电池的制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3349308B2 (ja) * 1995-10-26 2002-11-25 三洋電機株式会社 光起電力素子
KR20090091562A (ko) 2008-02-25 2009-08-28 엘지전자 주식회사 태양전지 및 그 제조방법
KR101000556B1 (ko) * 2008-12-23 2010-12-14 주식회사 효성 태양전지 및 그 제조방법
KR101699300B1 (ko) 2010-09-27 2017-01-24 엘지전자 주식회사 태양전지 및 이의 제조 방법
KR101381844B1 (ko) * 2012-04-24 2014-04-24 에스티엑스 솔라주식회사 양면형 태양전지 제조방법
CN103703567B (zh) * 2012-04-25 2015-04-01 株式会社钟化 太阳能电池及其制造方法以及太阳能电池模块
JP6181979B2 (ja) * 2013-05-29 2017-08-16 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール
US9634176B2 (en) * 2013-05-29 2017-04-25 Kaneka Corporation Method for manufacturing crystalline silicon-based solar cell and method for manufacturing crystalline silicon-based solar cell module
KR102295984B1 (ko) 2014-11-04 2021-09-01 엘지전자 주식회사 태양 전지
EP3509112B1 (en) * 2014-11-28 2020-10-14 LG Electronics Inc. Solar cell and method for manufacturing the same
JP6564874B2 (ja) * 2015-11-04 2019-08-21 株式会社カネカ 結晶シリコン系太陽電池の製造方法および結晶シリコン系太陽電池モジュールの製造方法
KR101778128B1 (ko) * 2016-01-20 2017-09-13 엘지전자 주식회사 태양전지
JP6695916B2 (ja) * 2017-02-24 2020-05-20 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法
KR101886818B1 (ko) * 2018-07-25 2018-08-08 충남대학교산학협력단 이종 접합 실리콘 태양 전지의 제조 방법

Also Published As

Publication number Publication date
EP4250338A3 (en) 2023-10-18
EP3910689A1 (en) 2021-11-17
EP3910689B1 (en) 2023-09-13
EP3910689C0 (en) 2023-09-13
US20200220039A1 (en) 2020-07-09
US11245047B2 (en) 2022-02-08
EP3910689A4 (en) 2022-10-05
EP4250338A2 (en) 2023-09-27
WO2020145568A1 (ko) 2020-07-16
US11824135B2 (en) 2023-11-21
US20220123164A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
US11239379B2 (en) Solar cell and method for manufacturing the same
CN111564503B (zh) 一种背结背接触太阳能电池结构及其制备方法
US11824135B2 (en) Method of manufacturing solar cell
KR102482564B1 (ko) 이온 주입을 사용한 태양 전지 이미터 영역 제조
EP3349253B1 (en) Semiconductor devices and methods for manufacturing the same
US9343599B2 (en) Solar cell and method for manufacturing the same
US9236505B2 (en) Solar cell and method for manufacturing the same
US9029188B2 (en) Solar cell and method for manufacturing the same
CN110061096B (zh) 制造太阳能电池的方法
KR20170003136A (ko) 태양 전지 및 이의 제조 방법
US20120180860A1 (en) Solar cell and method for manufacturing the same
KR101714779B1 (ko) 태양전지 및 이의 제조 방법
KR102660300B1 (ko) 태양 전지 제조 방법
KR102642663B1 (ko) 태양 전지 및 그 제조 방법
KR101740524B1 (ko) 태양전지의 제조 방법과 이의 태양전지
KR20180064194A (ko) 태양 전지 제조 방법
KR20190041989A (ko) 태양 전지 제조 방법 및 태양 전지
KR101199649B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101976753B1 (ko) 태양 전지 제조 방법 및 태양 전지
KR20130113002A (ko) 식각 용액 보호층을 이용한 선택적 에미터층을 형성하는 방법
US20180158968A1 (en) Solar cell and method of manufacturing the same
KR20230160058A (ko) 태양 전지의 제조 방법
KR101173399B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR20180054491A (ko) 태양전지의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221026

Address after: No. 3, Yingbin Avenue, Shangrao Economic and Technological Development Zone, Jiangxi Province

Applicant after: Shangrao Jingke Green Energy Technology Development Co.,Ltd.

Address before: Seoul, South Kerean

Applicant before: LG ELECTRONICS Inc.

CB02 Change of applicant information
CB02 Change of applicant information

Address after: No. 3, Yingbin Avenue, Shangrao Economic and Technological Development Zone, Jiangxi Province 334100

Applicant after: Shangrao Xinyuan Yuedong Technology Development Co.,Ltd.

Address before: No. 3, Yingbin Avenue, Shangrao Economic and Technological Development Zone, Jiangxi Province 334100

Applicant before: Shangrao Jingke Green Energy Technology Development Co.,Ltd.