CN113299229B - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN113299229B
CN113299229B CN202110558588.2A CN202110558588A CN113299229B CN 113299229 B CN113299229 B CN 113299229B CN 202110558588 A CN202110558588 A CN 202110558588A CN 113299229 B CN113299229 B CN 113299229B
Authority
CN
China
Prior art keywords
layer
region
area
display
pixel driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110558588.2A
Other languages
English (en)
Other versions
CN113299229A (zh
Inventor
方飞
刘珂
石领
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110558588.2A priority Critical patent/CN113299229B/zh
Priority to CN202111264001.3A priority patent/CN115394237A/zh
Publication of CN113299229A publication Critical patent/CN113299229A/zh
Priority to PCT/CN2021/132892 priority patent/WO2022242085A1/zh
Priority to US18/562,885 priority patent/US20240276808A1/en
Application granted granted Critical
Publication of CN113299229B publication Critical patent/CN113299229B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开提供一种显示面板和显示装置，属于显示技术领域。本公开提供的显示面板，包括显示区和围绕所述显示区的外围区；所述外围区的一侧设置有绑定区；所述显示区包括相邻的第一显示区和第二显示区；所述第二显示区的透光率大于所述第一显示区的透光率；所述显示面板包括多个像素驱动电路，以及包括用于向所述像素驱动电路加载数据电压的数据引线；在所述第二显示区，依次连接于同一所述数据引线的各个所述像素驱动电路的存储电容的电容值渐变。本公开提供的显示面板能够提高第二显示区的亮度均一性。

Description

显示面板和显示装置
技术领域
本公开涉及显示技术领域，具体而言，涉及一种显示面板和显示装置。
背景技术
FDC(全屏显示摄像头)可分为像素电路内置法和外置法两种实现形式。像素电路内置时，FDC区域内部显示亮度容易出现不均一的情形。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于克服上述现有技术的不足，提供一种显示面板和显示装置，提高第二显示区的亮度均一性。
根据本公开的一个方面，提供一种显示面板，包括显示区和围绕所述显示区的外围区；所述外围区的一侧设置有绑定区；所述显示区包括相邻的第一显示区和第二显示区；所述第二显示区的透光率大于所述第一显示区的透光率；
所述显示面板包括多个像素驱动电路，以及包括用于向所述像素驱动电路加载数据电压的数据引线；
在所述第二显示区，依次连接于同一所述数据引线的各个所述像素驱动电路的存储电容的电容值渐变。
根据本公开的一种实施方式，沿远离所述绑定区的方向，在所述第二显示区且连接于同一所述数据引线的各个所述像素驱动电路的存储电容的电容值逐渐减小。
根据本公开的一种实施方式，所述显示面板还包括用于向所述像素驱动电路加载扫描信号的扫描引线；
在所述第二显示区，依次连接于同一所述扫描引线的各个所述像素驱动电路的存储电容的电容值相同。
根据本公开的一种实施方式，所述像素驱动电路的存储电容包括依次层叠于所述显示面板的衬底基板一侧的多层电极板；
其中，第奇数层所述电极板之间相互电连接，第偶数层所述电极板之间相互电连接；相邻两层所述电极板之间相互交叠且电绝缘；所述存储电容的极板交叠总面积为任意相邻两层所述电极板之间的交叠面积之和；
沿远离所述绑定区的方向，在所述第二显示区且连接于同一所述数据引线的各个所述像素驱动电路的存储电容的极板交叠总面积逐渐减小。
根据本公开的一种实施方式，在所述第二显示区，所述像素驱动电路的存储电容的电极板的层数为四层。
根据本公开的一种实施方式，所述第一层电极板与所述第二层电极板之间的交叠面积为第一交叠面积；所述第二层电极板与所述第三层电极板之间的交叠面积为第二交叠面积；所述第三层电极板与所述第四层电极板之间的交叠面积为第三交叠面积；
沿远离所述绑定区的方向，在所述第二显示区且连接于同一所述数据引线的各个所述像素驱动电路的存储电容的第一交叠面积、第二交叠面积和第三交叠面积中的至少一个逐渐减小。
根据本公开的一种实施方式，所述像素驱动电路包括用于生成驱动电流的驱动晶体管；所述存储电容的第一层电极板复用为所述驱动晶体管的栅极；
沿远离所述绑定区的方向，在所述第二显示区且连接于同一所述数据引线的各个所述像素驱动电路的存储电容的第一层电极板的面积不变。
根据本公开的一种实施方式，所述显示面板包括用于设置各个所述像素驱动电路的像素驱动区域；
所述第二显示区中的所述像素驱动区域的面积，小于所述第一显示区中的所述像素驱动区域的面积。
根据本公开的一种实施方式，所述显示面板包括连接相邻所述像素驱动电路的信号走线；
在所述第二显示区，所述信号走线位于所述像素驱动区域以外的部分的材料为透明导电材料。
根据本公开的一种实施方式，所述显示面板包括依次层叠设置的衬底基板、半导体层、第一栅极层、第二栅极层、第一源漏金属层、第二源漏金属层、像素电极层；所述显示面板还包括透明布线层，所述透明布线层位于所述半导体层、所述第一栅极层、所述第二栅极层、所述第一源漏金属层、所述第二源漏金属层和所述像素电极层中的任意相邻两层之间；
在所述第二显示区，所述走线位于所述像素驱动区域以外的部分位于所述透明布线层。
根据本公开的另一个方面，提供一种显示装置，包括上述的显示面板。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一种实施方式中显示面板的结构示意图。
图2为本公开一种实施方式中显示面板的结构示意图。
图3为本公开一种实施方式中显示面板的局部剖视结构示意图。
图4为本公开一种实施方式中显示装置的剖视结构示意图。
图5为本公开一种实施方式中存储电容的剖视结构示意图，其中仅仅示意了四层电极板的电连接关系和交叠位置。
图6为本公开一种实施方式中存储电容的剖视结构示意图，其中仅仅示意了四层电极板的电连接关系和交叠位置。
图7为本公开一种实施方式中，透明布线层在第二显示区的局部结构示意图。
图8为本公开一种实施方式中，透明布线层和第一栅极层在第二显示区的局部结构示意图。
图9为本公开一种实施方式中，透明布线层和第二栅极层在第二显示区的局部结构示意图。
图10为本公开一种实施方式中，透明布线层和第二源漏金属层在第二显示区的局部结构示意图。
图11为本公开一种实施方式中，多晶硅半导体层在第二显示区的一个像素驱动区域的结构示意图。
图12为本公开一种实施方式中，第一栅极层在第二显示区的一个像素驱动区域的结构示意图。
图13为本公开一种实施方式中，第二栅极层在第二显示区的一个像素驱动区域的结构示意图。
图14为本公开一种实施方式中，第一源漏金属层在第二显示区的一个像素驱动区域的结构示意图。
图15为本公开一种实施方式中，透明布线层在第二显示区的一个像素驱动区域的结构示意图。
图16为本公开一种实施方式中，透明布线层在第二显示区的一个像素驱动区域的结构示意图。
图17为本公开一种实施方式中，第二源漏金属层在第二显示区的一个像素驱动区域的结构示意图。
图18为本公开一种实施方式中，像素驱动电路的等效电路示意图。
图19为本公开一种实施方式中，像素驱动电路在第二显示区的电连接关系原理示意图。其中，Cst所标示的具有阴影的矩形代表存储电容的电容值；该矩形越大，则表示电容值越大。
图20为本公开一种实施方式中，像素驱动区域的结构示意图。
附图标记说明：
PNL、显示面板；AA、显示区；BB、外围区；B1、绑定区；A1、第一显示区；A2、第二显示区；C100、像素驱动电路；C200、发光元件；C300、感光组件；F100、衬底基板；F200、驱动电路层；F300、像素层；Cst、存储电容；CP1、第一层电极板；CP2、第二层电极板；CP3、第三层电极板；CP4、第四层电极板；Data、数据电压；DataL、数据引线；GL、扫描引线；GL1、第一扫描子引线；GL2、第二扫描子引线；Gate、扫描信号；EM、发光控制信号；EML、发光控制引线；EML1、第一发光控制子引线；EML2、第二发光控制子引线；ReL、复位引线；ReL1、第一复位子引线；ReL2、第二复位子引线；Reset、复位信号；Vinit、初始化信号；ViL、初始化引线；ViL1、第一初始化子引线；ViL2、第二初始化子引线；VDD、第一电源电压；VDDL、第一电源电压引线；VDDL1、第一电源子引线；VDDL2、第二电源子引线；VSS、第二电源电压；H1、行方向；H11、第一行方向；H12、第二行方向；H2、列方向；H21、第一列方向；H22、第二列方向；SubA、像素驱动区域；M1、驱动晶体管；M1CNL、驱动晶体管的沟道区；M2、数据写入晶体管；M2CNL、数据写入晶体管的沟道区；M3、阈值补偿晶体管；M3CNL1、阈值补偿晶体管的第一沟道区；M3CNL2、阈值补偿晶体管的第二沟道区；M4、第一发光控制晶体管；M4CNL、第一发光控制晶体管的沟道区；M5、第二发光控制晶体管；M5CNL、第二发光控制晶体管的沟道区；M6、第一复位晶体管；M6CNL1、第一复位晶体管的第一沟道区；M6CNL2、第一复位晶体管的第二沟道区；M7、第二复位晶体管；M7CNL、第二复位晶体管的沟道区；N1、第一节点；N2、第二节点；N3、第三节点；N4、第四节点；PL1、第一导电布线；PL2、第二导电布线；PL3、第三导电布线；PL4、第四导电布线；PL5、第五导电布线；PL6、第六导电布线；PL7、第七导电布线；PL8、第八导电布线；ML1、第一导电部；ML2、第二导电部；ML3、第三导电部；ML4、第四导电部；ML5、第五导电部；ML6、第六导电部；ML7、第七导电部；ML8、第八导电部；ML9、第九导电部；ML10、第十导电部；ML11、第十一导电部；HA1、第一底过孔区；HA2、第二底过孔区；HA3、第三底过孔区；HA4、第四底过孔区；HA5、第五底过孔区；HA6、第六底过孔区；HA7、第七底过孔区；HA8、第八底过孔区；HA9、第九底过孔区；HA10、第十底过孔区；HA11、第十一底过孔区；HA12、第十二底过孔区；HA13、第十三底过孔区；HA14、第十四底过孔区；HA15、第十五底过孔区；HA16、第十六底过孔区；HA17、第十七底过孔区；HA18、第十八底过孔区；HA19、第十九底过孔区；HA20、第二十底过孔区；HA21、第二十一底过孔区；HA22、第二十二底过孔区；HA23、第二十三底过孔区；HA24、第二十四底过孔区；HA25、第二十五底过孔区；HA26、第二十六底过孔区；HA27、第二十七底过孔区；HA28、第二十八底过孔区；HA29、第二十九底过孔区；HA30、第三十底过孔区；HB1、第一顶过孔区；HB2、第二顶过孔区；HB3、第三顶过孔区；HB4、第四顶过孔区；HB5、第五顶过孔区；HB6、第六顶过孔区；HB7、第七顶过孔区；HB8、第八顶过孔区；HB9、第九顶过孔区；HB10、第十顶过孔区；HB11、第十一顶过孔区；HB12、第十二顶过孔区；HB13、第十三顶过孔区；HB14、第十四顶过孔区；HB15、第十五顶过孔区；HB16、第十六顶过孔区；HB17、第十七顶过孔区；HB18、第十八顶过孔区；HB19、第十九顶过孔区；HB20、第二十顶过孔区；HB21、第二十一顶过孔区；HB22、第二十二顶过孔区；HB23、第二十三顶过孔区；HB24、第二十四顶过孔区；HB25、第二十五顶过孔区；HB26、第二十六顶过孔区；HB27、第二十七顶过孔区；HB28、第二十八顶过孔区；HB29、第二十九顶过孔区；HB30、第三十顶过孔区。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
本公开提供一种显示面板，以及提供一种包括该显示面板的显示装置。图1和图2为本公开提供的显示面板PNL的一种俯视结构图。参见图1和图2，显示面板PNL可以包括显示区AA和围绕显示区AA的外围区BB；显示区AA可以包括相邻设置的第一显示区A1和第二显示区A2。其中，第二显示区A2的透光率大于第一显示区A1的透光率。
图3为本公开提供的显示面板PNL的一种局部结构示意图。参见图3，显示面板在第一显示区A1和第二显示区A2内均可以设置有发光元件C200，以便使得第一显示区A1和第二显示区A2均能够实现画面显示。
参见图4，应用该显示面板PNL的显示装置可以包括至少一个感光组件C300。其中，感光组件C300可以与第二显示区A2一一对应设置，且感光组件C300可以正对对应的第二显示区A2，以便接收从第二显示区A2透射的光线。感光组件C300可以具有用于感测光线的感光区域，感光区域在衬底基板F100上的正投影可以位于第二显示区A2内。感光组件C300可以为一个或者多个光线传感器，例如可以为摄像头、光学指纹识别芯片、光强传感器等。在一些实施方式中，感光组件C300可以为一摄像头，例如可以为一个CCD(电荷耦合器件)摄像头；如此，该显示装置可以实现屏下摄像，提高显示装置的屏占比。
可选地，参见图1和图2，第二显示区A2可以嵌于第一显示区A1中，即第一显示区A1环绕第二显示区A2。当第二显示区A2的数量为多个时，第二显示区A2可以分散设置，也可以相邻设置。当然地，在本公开的其他实施方式中，第二显示区A2也可以位于第一显示区A1的一侧；例如，第二显示区A2的边缘可以与外围区BB的内边缘部分交叠，使得第二显示区A2设置于显示区AA的边缘位置。
可选地，任意一个第二显示区A2的形状可以为圆形、方形、菱形、正六边形或者其他形状。在本公开的一种实施方式中，第二显示区A2的形状可以为圆形。
第二显示区A2的数量可以为一个，也可以为多个，以满足感光组件C300的设置为准。在本公开的一种实施方式中，第二显示区A2的数量为一个。如此，显示装置可以设置一个屏下感光组件C300，例如可以设置一个屏下摄像头或者屏下光学指纹识别芯片。在本公开的另一种实施方式中，第二显示区A2的数量为多个。如此，该显示装置可以设置多个感光组件C300，任意两个感光组件C300可以相同或者不相同。示例性地，参见图2，第二显示区A2的数量为三个且相邻设置。如此，显示装置可以设置有与三个第二显示区A2一一对应的不同的感光组件C300，例如设置有成像摄像头、深景摄像头、红外摄像头三种不同的感光组件C300。
参见图3，显示面板设置有用于驱动发光元件的像素驱动电路C100，像素驱动电路C100的输出端用于与对应的发光元件的像素电极电连接。
参见图3，像素驱动电路C100可以分布于第一显示区A1和第二显示区A2，其中，位于第一显示区的像素驱动电路C100可以用于驱动位于第一显示区A1的发光元件C200，位于第二显示区A2的像素驱动电路C100可以用于驱动位于第二显示区A2的发光元件C200。换言之，发光元件C200可以包括位于第一显示区A1的第一发光元件C201和位于第二显示区A2的第二发光元件C202；像素驱动电路C100可以包括用于驱动第一发光元件C201的第一像素驱动电路C101和用于驱动第二发光元件C202的第二像素驱动电路C102。第一像素驱动电路C101可以设置于第一显示区A1，第二像素驱动电路C102可以设置于第二显示区A2。
参见图19，显示面板包括与像素驱动电路连接的信号走线，以便向像素驱动电路加载相应的信号。参见图19，这些信号走线可以包括用于加载扫描信号Gate的扫描引线GL、用于加载数据电压Data的数据引线DataL、用于加载第一电源电压VDD的第一电源引线VDDL等。根据像素驱动电路C100的不同，显示面板还可以包括其他信号走线。例如，当像素驱动电路C100需要在复位信号Reset的控制下向某些节点加载初始化信号Vinit时，显示面板的信号走线还可以包括用于加载复位信号Reset的复位引线ReL和用于加载初始化信号Vinit的初始化引线ViL。再例如，当像素驱动电路C100需要在发光控制信号EM控制下才能够输出驱动电流时，显示面板的信号走线还可以包括用于加载发光控制信号EM的发光控制引线EML。
参见图18，像素驱动电路C100可以包括有存储电容Cst、数据写入晶体管和驱动晶体管。其中，驱动晶体管M1能够加载第一电源电压VDD并在存储电容Cst的控制下输出驱动电流。数据写入晶体管M2能够加载数据电压Data并在扫描信号Gate的控制下将数据电压Data写入至存储电容Cst。由此，数据写入晶体管M2需要与扫描引线GL和数据引线DataL数据电压连接，以便接收扫描引线GL上加载的扫描信号Gate和数据引线DataL上加载的数据电压Data。在本公开中，可以将数据引线DataL的延伸方向定义为显示面板PNL的行方向，将扫描引线GL的延伸方向定义为显示面板PNL的列方向。在本公开提供的显示面板PNL中，一个数据引线DataL上可以连接有多个像素驱动电路C100，一个扫描引线GL上可以连接有多个像素驱动电路C100。如此，显示面板PNL可以通过逐行扫描的方式实现对各个像素驱动电路C100的驱动。
在本公开的一种实施方式中，参见图1，显示面板PNL的外围区BB具有绑定区B1，绑定区B1用于与驱动芯片或者电路板电连接，以便驱动该显示面板PNL。进一步地，绑定区位于显示面板PNL的列方向的一端。更进一步地，第二显示区A2位于显示区AA的远离绑定区的一端，且靠近显示区AA的边缘或者顶角处设置。
在膜层关系上，参见图3，显示面板PNL可以包括依次层叠设置的衬底基板F100、驱动电路层F200和像素层F300。其中，像素驱动电路C100可以设置于驱动电路层F200，发光元件C200可以设置于像素层F300。
衬底基板F100可以为无机材料的衬底基板F100，也可以为有机材料的衬底基板F100。举例而言，在本公开的一种实施方式中，衬底基板F100的材料可以为钠钙玻璃(soda-lime扫描引线GLass)、石英玻璃、蓝宝石玻璃等玻璃材料，或者可以为不锈钢、铝、镍等金属材料。在本公开的另一种实施方式中，衬底基板F100的材料可以为聚甲基丙烯酸甲酯(Polymethyl methacrylate，PMMA)、聚乙烯醇(Polyvinyl alcohol，PVA)、聚乙烯基苯酚(Polyvinyl phenol，PVP)、聚醚砜(Polyether sulfone，PES)、聚酰亚胺、聚酰胺、聚缩醛、聚碳酸酯(Poly carbonate，PC)、聚对苯二甲酸乙二酯(Polyethylene terephthalate，PET)、聚萘二甲酸乙二酯(Polyethylene naphthalate，PEN)或其组合。在本公开的另一种实施方式中，衬底基板F100也可以为柔性衬底基板F100，例如衬底基板F100的材料可以为聚酰亚胺(Polyimide，PI)。衬底基板F100还可以为多层材料的复合，举例而言，在本公开的一种实施方式中，衬底基板F100可以包括依次层叠设置的底膜层(Bottom Film)、压敏胶层、第一聚酰亚胺层和第二聚酰亚胺层。
在驱动电路层F200中，任意一个像素驱动电路C100可以包括有晶体管和存储电容。进一步地，晶体管可以为薄膜晶体管，薄膜晶体管可以为顶栅型薄膜晶体管、底栅型薄膜晶体管或者双栅型薄膜晶体管；薄膜晶体管的有源层的材料可以为非晶硅半导体材料、低温多晶硅半导体材料、金属氧化物半导体材料、有机半导体材料或者其他类型的半导体材料；薄膜晶体管可以为N型薄膜晶体管或者P型薄膜晶体管。在本公开的一种实施方式中，薄膜晶体管为低温多晶硅晶体管。
可以理解的是，像素驱动电路C100中的各个晶体管中，任意两个晶体管之间的类型可以相同或者不相同。示例性地，在一种实施方式中，在一个像素驱动电路C100中，部分晶体管可以为N型晶体管且部分晶体管可以为P型晶体管。再示例性地，在本公开的另一种实施方式中，在一个像素驱动电路C100中，部分晶体管的有源层的材料可以为低温多晶硅半导体材料，且部分晶体管的有源层的材料可以为金属氧化物半导体材料。
晶体管可以具有第一电极、第二电极和栅极，第一电极和第二电极中的一个可以为晶体管的源极且另一个可以为晶体管的漏极。可以理解的是，晶体管的源极和漏极为两个相对且可以相互转换的概念；当晶体管的工作状态改变时，例如电流方向改变时，晶体管的源极和漏极可以互换。
可选地，驱动电路层F200可以包括层叠于衬底基板F100和像素层F300之间的半导体层、栅极绝缘层、栅极层、层间电介质层、源漏金属层和平坦化层等。各个薄膜晶体管和存储电容可以由半导体层、栅极绝缘层、栅极层、层间电介质层、源漏金属层等膜层形成。其中，各个膜层的位置关系可以根据薄膜晶体管的膜层结构确定。举例而言，在本公开的一种实施方式中，驱动电路层F200可以包括依次层叠设置的半导体层、栅极绝缘层、栅极层、层间电介质层和源漏金属层，如此所形成的薄膜晶体管为顶栅型薄膜晶体管。再举例而言，在本公开的另一种实施方式中，驱动电路层F200可以包括依次层叠设置的栅极层、栅极绝缘层、半导体层、层间电介质层和源漏金属层，如此所形成的薄膜晶体管为底栅型薄膜晶体管。
可选地，驱动电路层F200还可以采用双栅极层结构，即栅极层可以包括第一栅极层和第二栅极层，栅极绝缘层可以包括用于隔离半导体层和第一栅极层的第一栅极绝缘层，以及包括用于隔离第一栅极层和第二栅极层的第二栅极绝缘层。举例而言，在本公开的一种实施方式中，驱动电路层F200可以包括依次层叠设置于衬底基板F100一侧的半导体层、第一栅极绝缘层、第一栅极层、第二栅极绝缘层、第二栅极层、层间电介质层和源漏金属层。
可选地，驱动电路层F200还可以采用双源漏金属层结构，即源漏金属层可以包括第一源漏金属层和第二源漏金属层，平坦化层包括第一平坦化层和第二平坦化层；第一源漏金属层、第一平坦化层、第二源漏金属层、第二平坦化层依次层叠设置于衬底基板的一侧。举例而言，在本公开的一种实施方式中，驱动电路层F200可以包括依次层叠设置于衬底基板F100一侧的半导体层、栅极绝缘层、栅极层、层间电介质层、第一源漏金属层、第一平坦化层、第二源漏金属层和第二平坦化层。
可选地，驱动电路层F200还可以包括有钝化层，钝化层可以设于源漏金属层远离衬底基板F100的表面，以便保护源漏金属层。
可选地，驱动电路层F200还可以包括设于衬底基板F100与半导体层之间的缓冲材料层，且半导体层、栅极层等均位于缓冲材料层远离衬底基板F100的一侧。缓冲材料层的材料可以为氧化硅、氮化硅等无机绝缘材料。缓冲材料层可以为一层无机材料层，也可以为多层层叠的无机材料层。
可选地，驱动电路层F200还可以包括有透明布线层。在第二显示区A2中，部分信号引线或者信号引线的部分引线段，可以设置于透明布线层，以便提高第二显示区A2的透光率。
可选地，像素层F300可以设置于驱动电路层F200远离衬底基板F100的一侧，其可以设置有发光元件C200作为显示面板PNL的子像素。其中，发光元件C200可以为OLED(有机电致发光二极管)、Micro LED(微发光二极管)、Mini LED(迷你发光二极管)、QD-OLED(量子点-有机电致发光二极管)或者其他电流驱动的发光元件。如下，以发光元件C200为有机电致发光二极管为例，对像素层的结构做简要介绍。可以理解的是，像素层的结构还可以为其他结构，以能够提供电流驱动的发光元件C200为准。
在该示例中，像素层可以包括依次层叠设置的像素电极层、像素定义层、支撑柱层、有机发光功能层和公共电极层。其中，像素电极层在显示面板的显示区具有多个像素电极；像素定义层在显示区具有与多个像素电极一一对应设置的多个贯通的像素开口，任意一个像素开口暴露对应的像素电极的至少部分区域。支撑柱层在显示区包括多个支撑柱，且支撑柱位于像素定义层远离衬底基板F100的表面，以便在蒸镀制程中支撑精细金属掩模版(Fine Metal Mask，FMM)。有机发光功能层至少覆盖被像素定义层所暴露的像素电极。其中，有机发光功能层可以包括有机电致发光材料层，以及可以包括有空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一种或者多种。可以通过蒸镀工艺制备有机发光功能层的各个膜层，且在蒸镀时可以采用精细金属掩模版或者开放式掩膜板(Open Mask)定义各个膜层的图案。公共电极层在显示区可以覆盖有机发光功能层。如此，像素电极、公共电极层和位于像素电极和公共电极层之间的有机发光功能层形成有机发电致光二极管，任意一个有机电致发光二极管可以作为显示面板的一个子像素。
在一些实施方式中，像素层F300还可以包括位于公共电极层远离衬底基板F100一侧的光取出层，以增强有机发光二极管的出光效率。
可选地，显示面板还可以包括薄膜封装层。薄膜封装层设于像素层F300远离衬底基板F100的表面，可以包括交替层叠设置的无机封装层和有机封装层。其中，无机封装层可以有效的阻隔外界的水分和氧气，避免水氧入侵有机发光功能层而导致材料降解。可选地，无机封装层的边缘可以位于外围区。有机封装层位于相邻的两层无机封装层之间，以便实现平坦化和减弱无机封装层之间的应力。其中，有机封装层的边缘，可以位于显示区的边缘和无机封装层的边缘之间。示例性地，薄膜封装层包括依次层叠于像素层远离衬底基板一侧的第一无机封装层、有机封装层和第二无机封装层。
可选地，显示面板还可以包括触控功能层，触控功能层设于薄膜封装层远离衬底基板的一侧，用于实现显示面板的触控操作。
可选地，显示面板还可以包括降反层，降反层可以设置于薄膜封装层远离像素层的一侧，用于降低显示面板对环境光线的反射，进而降低环境光线对显示效果的影响。在本公开的一种实施方式中，降反层可以包括层叠设置的彩膜层和黑矩阵层，如此可以在实现降低环境光线干扰的同时，可以避免降低显示面板的透光率。在本公开的另一种实施方式中，降反层可以为偏光片，例如可以为图案化的涂布型圆偏光片。进一步地，降反层可以设置于触控功能层远离衬底基板的一侧。
在本公开提供的显示面板PNL中，为了使得第二显示区A2具有更大的透光率，显示面板PNL的结构往往会导致位于第二显示区A2中的像素驱动电路C100的设置或者信号走线与第一显示区A1中存在差异，这种差异一方面会导致第二显示区A2中发光元件C200的亮度与第一显示区A1中的发光元件C200的亮度存在差异，另一方面也会导致第二显示区A2中不同位置的发光元件C200的亮度存在较大差异。这两种差异(不均一)的存在，导致通过补偿的方式实现显示面板PNL的亮度均一性存在较大困难，且补偿效果欠佳。为了解决该问题，发明人进行了大量试验，且在试验中意外发现，通过调整第二显示区A2中的像素驱动电路C100(第二像素驱动电路C102)中的存储电容Cst的电容值的大小，可以调整第二显示区A2中的发光元件C200(第二发光元件C202)的亮度，进而可以通过对第二显示区A2中的像素驱动电路C100的存储电容Cst的电容值的调整来实现第二显示区A2中发光元件C200的亮度均一性。具体的，发明人发现，当增大第二显示区A2中的像素驱动电路C100的存储电容Cst的电容值时，该像素驱动电路C100驱动的发光元件C200的亮度值可以增大；相应的，当减小第二显示区A2中的像素驱动电路C100的存储电容Cst的电容值时，该像素驱动电路C100驱动的发光元件C200的亮度值可以减小。基于该发现，参见图19，本公开提供的显示面板PNL中，在该显示面板PNL的第二显示区A2中，依次连接于同一数据引线DataL的各个像素驱动电路C100的存储电容的电容值渐变。如此，第二显示区A2中像素驱动电路C100的存储电容Cst的电容值的渐变，可以对第二显示区A2中发光元件C200的发光亮度提供一种渐变趋势；这种渐变趋势可以与第二显示区A2中本来存在的发光元件C200的亮度渐变趋势相抵消，进而使得第二显示区A2中发光元件C200的亮度均一。进一步地，当第二显示区A2中的亮度均一后，显示面板PNL能够更方便且效果更佳的，通过补偿方法实现第一显示区A1和第二显示区A2中发光元件C200的亮度均一，进而提高显示面板PNL的显示效果。
示例性地，在一些相关技术中，第二显示区A2中的各个存储电容Cst的电容值相同；沿列方向且沿远离绑定区的方向，依次连接于同一数据引线DataL的各个像素驱动电路C100所驱动的发光元件C200，其亮度依次增大。这导致第二显示区A2中发光元件C200的亮度不均一。而在本公开的一种技术方案中，沿远离绑定区的方向，在第二显示区且连接于同一数据引线DataL的各个像素驱动电路C100的存储电容的电容值逐渐减小。这样，本公开的该技术方案对存储电容Cst的设置可以为第二显示区A2中的发光元件C200发光亮度提供一种相反的渐变趋势，进而使得第二显示区A2中的各个发光元件C200的亮度均一。
可以理解的是，如果相关技术所采用的技术方案中，第二显示区A2中的各个存储电容Cst的电容值相同；沿列方向且沿远离绑定区的方向，依次连接于同一数据引线DataL的各个像素驱动电路C100所驱动的发光元件C200，其发光亮度依次减小。那么该相关技术方案可以通过本公开提供的显示面板的技术方案进行改良，进而形成本公开的另外一种技术方案，且在该新的技术方案中，沿远离绑定区的方向，在第二显示区且连接于同一数据引线DataL的各个像素驱动电路C100的存储电容的电容值逐渐增大。
在本公开中，参见图20，显示面板PNL包括用于设置像素驱动电路C100的像素驱动区域SubA，各个像素驱动电路C100与各个像素驱动区域SubA一一对应设置。任意一个像素驱动电路C100的各个晶体管的第一电极、第二电极和栅极等设置于该像素驱动电路C100对应的像素驱动区域SubA中。在本公开的一种实施方式中，第二显示区中的像素驱动区域SubA的面积，小于第一显示区中的像素驱动区域SubA的面积。换言之，第二显示区A2中的像素驱动电路C100可以被压缩，以便减小其对应的像素驱动区域SubA的面积，避免像素驱动电路C100遮光而降低第二显示区A2的透光率。这种设置方式，将会导致第二显示区A2中的像素驱动电路C100的存储电容Cst的电容值降低，进而使得存储电容Cst上的电压容易受到扫描引线GL上跳变的扫描信号Gate的影响，进而会产生如下趋势：第二显示区A2中的发光元件C200的亮度容易产生不均一、第二显示区A2和第一显示区A1中发光元件C200的亮度存在差异。示例性地，该种实施方式，容易产生如下趋势：第二显示区A2中存储电容Cst上的电压(驱动晶体管M1的栅极电压)受到扫描引线GL上跳变的扫描信号Gate影响而增大，进而使得第二显示区A2中发光元件C200的亮度低于第一显示区A1中发光元件C200的亮度。然而，在本公开中，通过对第二显示区A2中存储电容Cst的电容值的调整，可以对这些趋势中的一种或者多种进行减弱或者消除。举例而言，可以通过使得存储电容Cst沿远离绑定区的方向依次减小的方式，减弱第二显示区A2中发光元件C200亮度不均一的趋势。这样，尽管本公开实施方式中采用了在第二显示区A2中压缩像素驱动电路C100的技术方案，但是可以通过对第二显示区A2中存储电容Cst的电容值的调整，克服像素驱动电路C100压缩可能产生的部分或者全部负面影响。
在本公开的一种实施方式中，在第二显示区A2，信号走线位于像素驱动区域SubA以外的部分的材料为透明导电材料。如此，既可以保证信号走线的通路，又可以避免信号走线遮光而降低第二显示区A2的透光率。进一步地，透明导电材料可以为透明导电金属氧化物材料，例如可以为IGZO(铟镓锌氧化物)、ITO(铟锡氧化物)等。在相关技术中，透明导电材料具有较大的方阻；如果信号走线部分采用透明导电材料，则会导致信号在传输过程中具有较大的压降，进而加剧第二显示区A2中发光元件C200亮度的不均一。例如，数据引线DataL在第二显示区A2区至少部分采用透明导电材料，这使得数据电压Data在列方向上具有较大的压降；相较于靠近绑定区的像素驱动电路C100，远离绑定区的像素驱动电路C100所接收到的实际数据电压Data更小且发光元件的亮度更大。然而，在本公开的实施方式中，可以通过在第二显示区A2中沿远离绑定区的方向依次减小存储电容Cst的设计方式，使得第二显示区A2中的发光元件C200的亮度具有沿远离绑定区的方向依次减小的趋势，该趋势与数据引线DataL的方阻对发光元件C200的亮度所产生的趋势相反，进而产生抵消效果。这样，本公开的技术方案既可以在第二显示区A2实现发光元件C200的亮度均一，又可以在第二显示区A2采用透明导电材料制备信号引线的部分引线段以提高第二显示区A2的透光率。
可选地，本公开的显示面板PNL中，驱动电路层中可以具有透明布线层；在第二显示区，信号走线位于像素驱动区域SubA以外的部分可以设置于该透明布线层。
示例性地，在本公开的一种实施方式中，驱动电路层包括依次层叠设置于衬底基板一侧的半导体层、第一栅极层、第二栅极层、第一源漏金属层、第二源漏金属层；像素层设置有像素电极层。显示面板还包括透明布线层，透明布线层位于半导体层、第一栅极层、第二栅极层、第一源漏金属层、第二源漏金属层和像素电极层中的任意相邻两层之间。在第二显示区，信号走线位于像素驱动区域SubA以外的部分位于透明布线层。
在本公开的一种实施方式中，在第二显示区A2，依次连接于同一扫描引线GL的各个像素驱动电路C100的存储电容的电容值相同。这样，可以简化第二显示区A2中像素驱动电路C100的设计和制备，进而利于降低显示面板PNL的成本。另外，在测试中发现，第二显示区A2中发光元件C200沿行方向的亮度差异小或者基本无差异，因此使得第二显示区A2中同一扫描引线GL连接的像素驱动电路C100的存储电容Cst相同不会增大第二显示区A2中发光元件C200的亮度差异。
可选地，可以通过调整存储电容Cst的极板交叠总面积的方式来调整存储电容Cst的电容值。当增大存储电容Cst的极板交叠总面积时，可以使得存储电容Cst的电容值增大；反之，当减小存储电容Cst的极板交叠总面积时，可以使得存储电容Cst的电容值减小。
示例性地，像素驱动电路C100的存储电容包括依次层叠于显示面板的衬底基板一侧的多层电极板；其中，第奇数层电极板之间相互电连接，第偶数层电极板之间相互电连接；相邻两层电极板之间相互交叠且电绝缘；存储电容的极板交叠总面积为任意相邻两层电极板之间的交叠面积之和。
可选地，沿远离绑定区的方向，在第二显示区且连接于同一数据引线DataL的各个像素驱动电路C100的存储电容的极板交叠总面积逐渐减小；如此，沿远离绑定区的方向，在第二显示区且连接于同一数据引线DataL的各个像素驱动电路C100的存储电容的电容值逐渐减小。
在本公开的一种实施方式中，参见图5和图6，在第二显示区A2中，存储电容Cst可以包括四层电极板(CP1～CP4)，这样可以尽量增大第二显示区A2中的存储电容Cst的电容值，避免存储电容Cst的电容值较小而易受到其他信号的干扰。更进一步地，参见图20，第二显示区A2中的像素驱动区域SubA的面积小于第一显示区A1中的像素驱动区域SubA的面积；在这种情况下，第二显示区A2中的存储电容Cst具有四层电极板可以使得其电容值与第一显示区A1中的存储电容Cst的电容值的差异减小，进而利于使得第一显示区A1和第二显示区A2中的发光元件C200的亮度差异小。示例性地，第一显示区A1中的存储电容Cst可以包括两层电极板，例如包括位于第一栅极层的第一层电极板CP1和位于第二栅极层的第二层电极板CP2；第一层电极板CP1和第二层电极板CP2之间相互交叠且电绝缘。第二显示区A2中的存储电容Cst可以包括四层电极板，例如包括位于第一栅极层的第一层电极板CP1、位于第二栅极层的第二层电极板CP2、位于第一源漏金属层的第三层电极板CP3和位于第二源漏金属层的第四层电极板CP4。相邻两层电极板之间相互交叠且电绝缘。其中，第一层电极板CP1与第三层电极板CP3之间通过过孔直接或者间接电连接；第二层电极板CP2和第四层电极板CP4之间通过过孔直接或者间接电连接。
在本公开中，将第一层电极板CP1与第二层电极板CP2之间的交叠面积定义为第一交叠面积；将第二层电极板CP2与第三层电极板CP3之间的交叠面积定义为第二交叠面积；将第三层电极板CP3与第四层电极板CP4之间的交叠面积定义为第三交叠面积。
在本公开的一种实施方式中，沿远离绑定区B1的方向，在第二显示区A2且连接于同一数据引线DataL的各个像素驱动电路C100的存储电容的第一交叠面积、第二交叠面积和第三交叠面积中的至少一个逐渐减小。例如，沿远离绑定区的方向，存储电容Cst可以仅减小第一交叠面积、第二交叠面积或者第三交叠面积，也可以减小这三个交叠面积中的两个，或者三个交叠面积均减小。
在本公开中，当减小相邻两层电极板之间的交叠面积时，既可以减小其中一层或者两层电极板本身的尺寸，也可以将其中一层或者两层电极板的位置进行调整(如图5和图6所示，图5和图6中电极板的位置存在差异)，或者如上两种策略同时实施，以能够减小相邻两层电极板之间的交叠面积为准。
可以理解的是，在本公开中，也可以采用其他方式调整不同像素驱动电路C100的存储电容的电容值，例如可以调整存储电容的电极板之间的绝缘层的厚度、绝缘材料的介电常数等等，以能够实现改变存储电容的电容值为准。
在本公开的一种实施方式中，像素驱动电路C100包括用于生成驱动电流的驱动晶体管M1；存储电容的第一层电极板CP1复用为驱动晶体管M1的栅极；沿远离绑定区的方向，在第二显示区且连接于同一数据引线DataL的各个像素驱动电路C100的存储电容的第一层电极板CP1的面积不变。如此，可以保证第二显示区A2中各个像素驱动电路C100的驱动晶体管M1的性能不变，避免驱动晶体管M1电流特性改变而增大第二显示区A2中发光元件C200的亮度差异。
如下，提供一种示例性的显示面板PNL，以便对本公开的显示面板PNL的具体结构、原理和效果做进一步地解释和说明。可以理解的是，该示例性显示面板PNL仅仅为本公开提供的显示面板PNL的其中一种具体可行方式，而非对本公开的显示面板PNL的具体限定；本公开的显示面板PNL还可以通过该示例性地显示面板PNL以外的其他方式进行实施。
在该示例性地显示面板PNL中，参见图18，像素驱动电路C100可以为一个7T1C架构的像素驱动电路C100，其可以包括驱动晶体管M1、数据写入晶体管M2、阈值补偿晶体管M3、第一发光控制晶体管M4、第二发光控制晶体管M5、第一复位晶体管M6、第二复位晶体管M7和存储电容Cst。
驱动晶体管M1具有第一电极、第二电极和栅极；其中，驱动晶体管M1的第一电极连接第一节点N1，驱动晶体管M1的第二电极连接第三节点N3，驱动晶体管M1的栅极连接第二节点N2。
数据写入晶体管M2具有第一电极、第二电极和栅极；其中，数据写入晶体管M2的第一电极用于加载数据电压Data，数据写入晶体管M2的第二电极连接第一节点N1，数据写入晶体管M2的栅极用于加载扫描信号Gate。
阈值补偿晶体管M3具有第一电极、第二电极和栅极；其中，阈值补偿晶体管M3的第一电极连接第二节点N2，阈值补偿晶体管M3的第二电极连接第三节点N3，阈值补偿晶体管M3的栅极用于加载扫描信号Gate。
第一发光控制晶体管M4具有第一电极、第二电极和栅极；其中，第一发光控制晶体管M4的第一电极用于加载第一电源电压VDD，第一发光控制晶体管M4的第二电极连接第一节点N1，第一发光控制晶体管M4的栅极用于加载发光控制信号EM。
第二发光控制晶体管M5具有第一电极、第二电极和栅极；第二发光控制晶体管M5的第一电极连接第三节点N3，第二发光控制晶体管M5的第二电极连接第四节点N4，第二发光控制晶体管M5的栅极用于加载发光控制信号EM。
第一复位晶体管M6具有第一电极、第二电极和栅极；其中，第一复位晶体管M6的第一电极用于加载初始化信号Vinit，第一复位晶体管M6的第二电极连接第二节点N2，第一复位晶体管M6的栅极用于加载复位信号Reset。
第二复位晶体管M7具有第一电极、第二电极和栅极；其中，第二复位晶体管M7的第一电极用于加载初始化信号Vinit，第二复位晶体管M7的第二电极连接第四节点N4，第二复位晶体管M7的栅极用于加载扫描信号Gate。
存储电容Cst一端连接第二节点N2，另一端用于加载第一电源电压VDD。
该示例性地显示面板PNL中，发光元件C200的像素电极可以与第四节点N4连接，且发光元件C200的公共电极可以加载第二电源电压VSS。如此，像素驱动电路C100可以驱动与该像素驱动电路C100连接的发光元件C200发光。
在该示例性地实施方式中，沿远离绑定区的方向，在第二显示区且连接于同一数据引线DataL的各个像素驱动电路C100的存储电容的电容值逐渐减小。在第二显示区，依次连接于同一扫描引线GL的各个像素驱动电路C100的存储电容的电容值相同。
在膜层结构上，该示例性地显示面板PNL包括依次层叠设置的衬底基板、驱动电路层和像素层。其中，驱动电路层包括依次层叠于衬底基板一侧的缓冲材料层、多晶硅半导体层、第一栅极绝缘层、第一栅极层、第二栅极绝缘层、第二栅极层、层间电介质层、第一源漏金属层、第一平坦化层、透明布线层、第三平坦化层、第二源漏金属层、第二平坦化层。像素层设置有作为发光元件的有机电致发光二极管，有机电致发光二极管的像素电极与位于驱动电路层的像素驱动电路C100电连接。
参见图8，在第二显示区A2，扫描引线GL包括交替设置且依次电连接的第一扫描子引线GL1和第二扫描子引线GL2。其中，参见图8和图12，第一扫描子引线GL1位于像素驱动区域SubA且位于第一栅极层；参见图7、图8和图15，第二扫描子引线GL2位于透明布线层，且通过过孔与第一扫描子引线GL1电连接。
参见图8，在第二显示区A2，发光控制引线EML包括交替设置且依次电连接的第一发光控制子引线EML1和第二发光控制子引线EML2。其中，参见图8和图12，第一发光控制子引线EML1位于像素驱动区域SubA且位于第一栅极层；参见图7、图8和图15，第二发光控制子引线EML2位于透明布线层，且通过过孔与第一发光控制子引线EML1电连接。
参见图8，在第二显示区A2，复位引线ReL包括交替设置且依次电连接的第一复位子引线ReL1和第二复位子引线ReL2。其中，参见图8和图12，第一复位子引线ReL1位于像素驱动区域SubA且位于第一栅极层；参见图7、图8和图15，第二复位子引线ReL2位于透明布线层，且通过过孔与第一复位子引线ReL1电连接。
参见图9，在第二显示区A2，初始化引线ViL包括交替设置且依次电连接的第一初始化子引线ViL1和第二初始化子引线ViL2。其中，参见图9和图13，第一初始化子引线ViL1位于像素驱动区域SubA且位于第二栅极层；参见图7、图9和图15，第二初始化子引线ViL2位于透明布线层，且通过过孔与第一初始化子引线ViL1电连接。
参见图10，在第二显示区A2，第一电源电压引线VDDL包括交替设置且依次电连接的第一电源子引线VDDL1和第二电源子引线VDDL2。其中，参见图10和图17，第一电源子引线VDDL1位于像素驱动区域SubA且位于第二源漏金属层；参见图7、图10和图15，第二电源子引线VDDL2位于透明布线层，且通过过孔与第一电源子引线VDDL1电连接。
图11示出了多晶硅半导体层在第二显示区A2中的一个像素驱动区域SubA中的结构示意图。在一个像素驱动区域SubA中，多晶硅半导体层设置有驱动晶体管M1的有源层、数据写入晶体管M2的有源层、阈值补偿晶体管M3的有源层、第一发光控制晶体管M4的有源层、第二发光控制晶体管M5的有源层、第一复位晶体管M6的有源层和第二复位晶体管M7的有源层，以及设置有导体化的第一导电布线PL1、第二导电布线PL2、第三导电布线PL3和第四导电布线PL4。其中，任意一个晶体管的有源层包括依次连接的第一电极、沟道区和第二电极。其中，沟道区保持半导体特性，第一电极、第二电极、第一导电布线PL1、第二导电布线PL2、第三导电布线PL3和第四导电布线PL4通过掺杂而导体化。图11示出了驱动晶体管M1的沟道区M1CNL、数据写入晶体管M2的沟道区M2CNL、阈值补偿晶体管M3的沟道区(M3CNL1+M3CNL2)、第一发光控制晶体管M4的沟道区M4CNL、第二发光控制晶体管M5的沟道区M5CNL、第一复位晶体管M6的沟道区(M6CNL1+M6CNL2)和第二复位晶体管M7的沟道区M7CNL的位置。
参见图11，数据写入晶体管M2的沟道区M2CNL和第一发光控制晶体管M4的沟道区M4CNL沿列方向H2排列，第一发光控制晶体管M4的沟道区M4CNL和第二发光控制晶体管M5的沟道区M5CNL沿行方向H1排列。在本公开中，行方向H1包括反向的第一行方向H11和第二行方向H12，其中，第二发光控制晶体管M5的沟道区M5CNL位于第一发光控制晶体管M4的沟道区M4CNL的第一行方向H11一侧。列方向H2包括反向的第一列方向H21和第二列方向H22，其中，第一发光控制晶体管M4的沟道区M4CNL位于数据写入晶体管M2的沟道区M2CNL的第一列方向H21一侧。
参见图11，数据写入晶体管M2的沟道区M2CNL和第一发光控制晶体管M4的沟道区M4CNL沿第一列方向H21依次排列，两者之间通过导体化的第一导电布线PL1电连接。第一导电布线PL1沿列方向H2延伸，其可以复用为数据写入晶体管M2的第二电极和第一发光控制晶体管M4的第二电极。相应的，数据写入晶体管M2的第一电极位于数据写入晶体管M2的沟道区M2CNL的第二列方向H22一侧，其具有第一底过孔区HA1，第一底过孔区HA1用于通过过孔与数据引线DataL电连接。第一发光控制晶体管M4的第一电极位于第一发光控制晶体管M4的沟道区M4CNL的第一列方向H21一侧，其具有第二底过孔区HA2，第二底过孔区HA2用于通过过孔与第一电源电压引线VDDL电连接。
驱动晶体管M1的沟道区M1CNL的一端与第一导电布线PL1连接，且位于第一导电布线PL1的第一行方向H11一侧。如此，第一导电布线PL1可以作为第一节点N1的一部分，且复用为驱动晶体管M1的第一电极。驱动晶体管M1的沟道区M1CNL的另一端与导体化的第二导电布线PL2，如此，第二导电布线PL2可以作为第三节点N3节点的一部分，且复用为驱动晶体管M1的第二电极。第二导电布线PL2沿列方向H2延伸，使得驱动晶体管M1的沟道区M1CNL夹设于第一导电布线PL1和第二导电布线PL2之间。
第二导电布线PL2的第一列方向H21一侧的一端与第二发光控制晶体管M5的沟道区M5CNL连接，使得第二导电布线PL2复用为第二发光控制晶体管M5的第一电极；第二发光控制晶体管M5的第二电极位于第二发光控制晶体管M5的沟道区M5CNL的第一列方向H21一侧，且设置有第三底过孔区HA3，第三底过孔区HA3用于通过过孔与发光元件C200电连接。第二导电布线PL2的第二列方向H22一侧的一端与阈值补偿晶体管M3的沟道区连接，以复用为阈值补偿晶体管M3的第二电极。
阈值补偿晶体管M3的沟道区包括阈值补偿晶体管M3的第一沟道区M3CNL1和阈值补偿晶体管M3的第二沟道区M3CNL2，阈值补偿晶体管M3的第一沟道区M3CNL1和阈值补偿晶体管M3的第二沟道区M3CNL2之间通过第四导电布线PL4连接。其中，第四导电布线PL4呈弯折状，使的阈值补偿晶体管M3的第二沟道区M3CNL2设置于阈值补偿晶体管M3的第一沟道区M3CNL1的第二列方向H22一侧。这样，阈值补偿晶体管M3的栅极可以包括与阈值补偿晶体管M3的第一沟道区M3CNL1交叠的阈值补偿晶体管M3的第一栅极和与阈值补偿晶体管M3的第二沟道区M3CNL2交叠的阈值补偿晶体管M3的第二栅极。扫描引线GL位于第一栅极层的部分可以沿行方向H1延伸，且与阈值补偿晶体管M3的第一沟道区M3CNL1交叠以复用为阈值补偿晶体管M3的第一栅极；扫描引线GL位于第一栅极层的部分还可以设置有沿列方向H2方向延伸的凸出部，且该凸出部与阈值补偿晶体管M3的第二沟道区M3CNL2交叠，以复用为阈值补偿晶体管M3的第二栅极。这种设置方式，可以减小阈值补偿晶体管M3在截止状态下的漏电流，提高存储电容Cst的电压保持能力，减小显示面板PNL在低频驱动时的闪屏风险。
阈值补偿晶体管M3的第一电极位于阈值补偿晶体管M3的第二沟道区M3CNL2的第二行方向H12一侧，且设置有第六底过孔区HA6，第六底过孔区HA6用于通过过孔与存储电容Cst的第一层电极板CP1电连接。如此，阈值补偿晶体管M3的第一电极和存储电容Cst的第一层电极板CP1可以作为第二节点N2节点的一部分。
第一复位晶体管M6的沟道区位于阈值补偿晶体管M3的沟道区M3CNL的第二列方向H22一侧，且包括第一复位晶体管M6的第一沟道区M6CNL1和第一复位晶体管M6的第二沟道区M6CNL2，第一复位晶体管M6的第一沟道区M6CNL1和第一复位晶体管M6的第二沟道区M6CNL2之间通过第三导电布线PL3电连接。其中，第一复位晶体管M6的第一沟道区M6CNL1和第一复位晶体管M6的第二沟道区M6CNL2沿第一行方向H11依次排列。如此，位于第一栅极层的复位引线ReL可以沿行方向H1延伸，且与第一复位晶体管M6的第一沟道区M6CNL1和第一复位晶体管M6的第二沟道区M6CNL2交叠。第一复位晶体管M6的栅极包括第一复位晶体管的第一栅极和第一复位晶体管的第二栅极，复位引线ReL与第一复位晶体管M6的第一沟道区M6CNL1交叠的部分可以复用为第一复位晶体管的第一栅极，复位引线ReL与第一复位晶体管M6的第二沟道区M6CNL2交叠的部分可以复用为第一复位晶体管的第二栅极。第一复位晶体管M6的第二电极和阈值补偿晶体管M3的第一电极复用，使得第一复位晶体管M6连接至第二节点N2。由于第一复位晶体管M6包括两个串联的子晶体管，因此其在截止状态下具有低的漏电流，这可以提高存储电容Cst的电压保持能力，减小显示面板PNL在低频驱动时的闪屏风险。
第一复位晶体管M6的第一电极位于第一复位晶体管M6的第二电极的第一行方向H11一侧，且可以复用为第二复位晶体管M7的第一电极。第一复位晶体管M6的第一电极具有第五底过孔区HA5，第六底过孔区HA6用于通过过孔与初始化引线ViL电连接，以便使得初始化信号Vinit加载至第一复位晶体管M6的第一电极和第二复位晶体管M7的第一电极。
第二复位晶体管M7的沟道区M7CNL位于第二复位晶体管M7的第一电极的第一列方向H21一侧，第二复位晶体管M7的第二电极位于第二复位晶体管M7的沟道区M7CNL的第一列方向H21一侧。第二复位晶体管M7的第二电极设置有第四底过孔区HA4，第四底过孔区HA4用于通过过孔和其他导电结构电连接至第三底过孔区HA3。
图12为第一栅极层在第二显示区A2中的像素驱动区域SubA中的结构示意图。参见图12，第二显示区A2中，第一栅极层在像素驱动区域SubA设置有第一复位子引线ReL1、第一扫描子引线GL1、第一层电极板CP1和第一发光控制子引线EML1，第一复位子引线ReL1、第一扫描子引线GL1、第一层电极板CP1和第一发光控制子引线EML1沿第一列方向H21依次排列。
其中，第一复位子引线ReL1沿行方向H1延伸且依次与第一复位晶体管M6的第一沟道区M6CNL1和第一复位晶体管M6的第二沟道区M6CNL2交叠，以复用为第一复位晶体管M6的第一栅极和第一复位晶体管的第二栅极。第一复位子引线ReL1的第二行方向H12一端具有第七底过孔区HA7，第一复位子引线ReL1的第一行方向H11一端具有第八底过孔区HA8，第七底过孔区HA7和第八底过孔区HA8用于与第二复位子引线ReL2通过过孔电连接。
其中，第一扫描子引线GL1沿行方向H1延伸且依次与数据写入晶体管M2的沟道区M2CNL、阈值补偿晶体管M3的第一沟道区M3CNL1和第二复位晶体管M7的沟道区M7CNL交叠，以复用为数据写入晶体管M2的栅极、阈值补偿晶体管M3的第一栅极和第二复位晶体管M7的栅极。第一扫描子引线GL1的第二行方向H12一端具有第九底过孔区HA9，第一扫描子引线GL1的第一行方向H11一端具有第十底过孔区HA10，第九底过孔区HA9和第十底过孔区HA10用于与第二扫描子引线GL2通过过孔电连接。第一扫描子引线GL1还具有朝第二列方向H22延伸的突出部，该突出部与阈值补偿晶体管M3的第二沟道区M3CNL2交叠，以复用为阈值补偿晶体管M3的第二栅极。
其中，第一发光控制子引线EML1沿行方向H1延伸且依次与第一发光控制晶体管M4的沟道区M4CNL和第二发光控制晶体管M5的沟道区M5CNL交叠，以复用为第一发光控制晶体管M4的栅极和第二发光控制晶体管M5的栅极。第一发光控制子引线EML1的第二行方向H12一端具有第十一底过孔区HA11，第一发光控制子引线EML1的第一行方向H11一端具有第十二底过孔区HA12，第十一底过孔区HA11和第十二底过孔区HA12用于与第二发光控制子引线EML2通过过孔电连接。
第一层电极板CP1与驱动晶体管M1的沟道区M1CNL交叠，其具有第十三底过孔区HA13，第十三底过孔区HA13用于通过过孔和其他导电结构与第六底过孔区HA6电连接。进一步地，在行方向H1上，第十三底过孔区HA13位于第一层电极板CP1的第一行方向H11一侧；在列方向H2上，第十三底过孔区HA13位于第一层电极板CP1的第二列方向H22一侧。
图13为第二栅极层在第二显示区A2中的像素驱动区域SubA中的结构示意图。参见图13，第二栅极层在第二显示区A2中的像素驱动区域SubA中，设置有第一初始化子引线ViL1和第二层电极板CP2；第一初始化子引线ViL1和第二层电极板CP2沿第一列方向H21依次排列。
其中，第一初始化子引线ViL1的两端分别设置有第十四底过孔区HA14和第十五底过孔区HA15，第十四底过孔区HA14和第十五底过孔区HA15分别用于通过过孔与第二初始化子引线ViL2电连接。更进一步地，第十五底过孔区HA15位于第一初始化子引线ViL1的第一行方向H11一端，还用于通过过孔和其他导电结构与第五底过孔区HA5电连接。进一步地，第二初始化子引线ViL2沿行方向H1延伸，且与第三导电布线PL3至少部分交叠。
第二层电极板CP2与第一层电极板CP1交叠设置，其具有暴露第十三底过孔区HA13的缺口部，这样可以使得第十三底过孔区HA13通过位于该缺口部的过孔与其他导电结构电连接。在该示例中，第二层电极板CP2的第二行方向H12一侧可以与第一导电布线PL1至少部分交叠，以对第一导电布线PL1提供电磁屏蔽，避免数据引线DataL上的数据电压Data跳变对第一导电布线PL1的耦合作用。第二层电极板CP2还可以设置有朝第二列方向H22一侧延伸的延伸部，该延伸部可以与第一扫描子引线GL1交叠。参见图14，第一源漏金属层设置有第三层电极板CP3以及与第三层电极板CP3连接的第五导电布线PL5，第五导电布线PL5的第二列方向H22一端具有第六顶过孔区HB6，第六顶过孔区HB6与第六底过孔区HA6之间通过过孔连接。其中，第五导电布线PL5与第一扫描子引线GL1交叠的部分在第二栅极层上的正投影，可以位于第三层电极板CP3的延伸部内。如此，第二层电极板CP2的延伸部可以屏蔽第一扫描子引线GL1上扫描信号Gate的跳变，避免扫描信号Gate的跳变耦合至第三层电极板CP3(第二节点N2)而影响驱动晶体管M1的栅极电压。
参见图13，第二层电极板CP2可以设置有第十六底过孔区HA16，第十六底过孔区HA16用于通过过孔与第四层电极板CP4电连接。
图14示出了第一源漏金属层在第二显示区A2中的像素驱动区域SubA中的结构示意图。参见图14，第一源漏金属层在第二显示区A2中的像素驱动区域SubA中可以设置有第一导电部ML1、第二导电部ML2、第三导电部ML3、第四导电部ML4、第五导电部ML5、第六导电部ML6、第七导电部ML7、第八导电部ML8、第九导电部ML9，以及设置有第五导电布线PL5、第六导电布线PL6、第七导电布线PL7、第八导电布线PL8和第三层电极板CP3。
第一导电部ML1与第十四底过孔区HA14交叠，其具有第二十六底过孔区HA26和第十四顶过孔区HB14。第十四顶过孔区HB14与第十四底过孔区HA14之间通过过孔连接。第二十六底过孔区HA26用于通过过孔与第二初始化子引线ViL2连接。第二十六底过孔区HA26和第十四顶过孔区HB14可以部分或者全部重合。第七导电布线PL7的第二列方向H22一端具有第十五顶过孔区HB15和第二十七底过孔区HA27，第十五顶过孔区HB15与第十五底过孔区HA15通过过孔连接；第二十七底过孔区HA27用于通过过孔与第二初始化子引线ViL2连接。第十五顶过孔区HB15和第二十七底过孔区HA27可以部分或者全部重合。第七导电布线PL7沿列方向H2延伸，其第一列方向H21一端具有第五顶过孔区HB5，第五顶过孔区HB5与第五底过孔区HA5之间通过过孔连接。这样，第二初始化子引线ViL2可以通过第一导电部ML1、第七导电布线PL7转接而与第一初始化子引线ViL1电连接，且使得初始化引线ViL上加载的初始化信号Vinit加载至第二复位晶体管M7的第一电极和第一复位晶体管M6的第一电极。
第二导电部ML2与第七底过孔区HA7交叠，其具有第二十底过孔区HA20和第七顶过孔区HB7。第七顶过孔区HB7与第七底过孔区HA7之间通过过孔连接。第二十底过孔区HA20用于通过过孔与第二复位子引线ReL2连接。第二十底过孔区HA20和第七顶过孔区HB7可以部分或者全部重合。第八导电部ML8与第八底过孔区HA8交叠，且具有第八顶过孔区HB8和第二十一底过孔区HA21，第八顶过孔区HB8与第八底过孔区HA8通过过孔连接；第二十一底过孔区HA21用于通过过孔与第二复位子引线ReL2连接。第八顶过孔区HB8和第二十一底过孔区HA21可以部分或者全部重合。这样，第二复位子引线ReL2可以通过第二导电部ML2、第八导电部ML8转接，而与第一复位子引线ReL1电连接。
第三导电部ML3与第一底过孔区HA1交叠，其具有第十八底过孔区HA18和第一顶过孔区HB1。第一顶过孔区HB1与第一底过孔区HA1之间通过过孔连接。第十八底过孔区HA18用于通过过孔与数据引线DataL电连接。第十八底过孔区HA18和第一顶过孔区HB1可以部分或者全部重合。这样，数据引线DataL可以通过第三导电部ML3与数据写入晶体管M2的第一电极连接，使得数据引线DataL上加载的数据电压Data加载至数据写入晶体管M2的第一电极。
第九导电部ML9与第九底过孔区HA9交叠，其具有第二十二底过孔区HA22和第九顶过孔区HB9。第九顶过孔区HB9与第九底过孔区HA9之间通过过孔连接。第二十二底过孔区HA22用于通过过孔与第二扫描子引线GL2连接。第二十二底过孔区HA22和第九顶过孔区HB9可以部分或者全部重合。第七导电部ML7与第十底过孔区HA10交叠，且具有第十顶过孔区HB10和第二十三底过孔区HA23，第十顶过孔区HB10与第十底过孔区HA10通过过孔连接；第二十三底过孔区HA23用于通过过孔与第二扫描子引线GL2连接。第十顶过孔区HB10与第十底过孔区HA10可以部分或者全部重合。这样，第二扫描子引线GL2可以通过第七导电部ML7、第九导电部ML9转接，而与第一扫描子引线GL1电连接。
第五导电部ML5与第十一底过孔区HA11交叠，其具有第二十四底过孔区HA24和第十一顶过孔区HB11。第十一顶过孔区HB11与第十一底过孔区HA11之间通过过孔连接。第二十四底过孔区HA24用于通过过孔与第二发光控制子引线EML2连接。第二十四底过孔区HA24和第十一顶过孔区HB11可以部分或者全部重合。第六导电部ML6与第十二底过孔区HA12交叠，且具有第十二顶过孔区HB12和第二十五底过孔区HA25，第十二顶过孔区HB12与第十二底过孔区HA12通过过孔连接；第二十五底过孔区HA25用于通过过孔与第二发光控制子引线EML2连接。第十二顶过孔区HB12和第二十五底过孔区HA25可以部分或者全部重合。这样，第二发光控制子引线EML2可以通过第五导电部ML5、第六导电部ML6转接，而与第一发光控制子引线EML1电连接。
第四导电部ML4与第二层电极板CP2交叠且与第六导电布线PL6连接。其中，第四导电部ML4具有第十七底过孔区HA17和第十六顶过孔区HB16，第十六顶过孔区HB16与第十六底过孔区HA16之间通过过孔连接。第十七底过孔区HA17用于通过过孔与第一电源电压引线VDDL电连接。其中，第十七底过孔区HA17和第十六顶过孔区HB16不相交。第六导电布线PL6连接于第四导电部ML4，且位于第四导电部ML4的第一列方向H21一侧。第六导电布线PL6的第一列方向H21一端具有第二顶过孔区HB2，第二顶过孔区HB2通过过孔与第二底过孔区HA2连接。如此，第一发光控制晶体管M4的第一电极通过第六导电布线PL6、第四导电部ML4与第一电源电压引线VDDL电连接，使得第一电源电压VDD能够加载至第一发光控制晶体管M4的第一电极和第二层电极板CP2。
第三层电极板CP3与第二层电极板CP2交叠，且具有与第十三底过孔区HA13交叠的第十三顶过孔区HB13，第十三顶过孔区HB13与第十三底过孔区HA13之间通过过孔连接。如此，第一层电极板CP1和第三层电极板CP3连接，作为第二节点N2的一部分。第五导电布线PL5与第三层电极板CP3连接，且向第二列方向H22延伸；第五导电布线PL5的第二列方向H22一端具有与第六底过孔区HA6交叠的第六顶过孔区HB6，第六顶过孔区HB6与第六底过孔区HA6之间通过过孔连接。这样，第三层电极板CP3和第一复位晶体管M6的第二电极、阈值补偿晶体管M3的第一电极之间通过第五导电布线PL5连接。
第八导电布线PL8的两端分别具有与第四底过孔区HA4交叠的第四顶过孔区HB4和与第三底过孔区HA3交的的第三顶过孔区HB3，第四顶过孔区HB4与第四底过孔区HA4之间通过过孔连接，第三顶过孔区HB3与第三底过孔区HA3之间通过过孔连接。这样，使得第二复位晶体管M7的第二电极与第二发光控制晶体管M5的第二电极之间通过第八导电布线PL8连接。第八导电布线PL8还具有靠近第三顶过孔区HB3的第一底过孔区HA19，第一底过孔区HA19用于通过过孔与发光元件C200电连接。进一步地，第一底过孔区HA19和第三顶过孔区HB3可以部分或者全部重合。
图15和图16示出了透明布线层在第二显示区A2的结构示意图。可以理解的是，在第二显示区A2，透明布线层在不同位置处的布线可以存在一定的差异，以能能够实现向像素驱动电路加载所需的信号为准。
参见图7、图15和图16，，透明布线层在第二显示区A2设置有第二初始化子引线ViL2、第二复位子引线ReL2、第二扫描子引线GL2、第二发光控制子引线EML2、数据引线DataL、第二电源子引线VDDL2等。
第二初始化子引线ViL2的端部、第二复位子引线ReL2的端部、第二扫描子引线GL2的端部和第二发光控制子引线EML2的端部伸入该第二显示区A2的像素驱动区域SubA中，且通过过孔与第一源漏金属层层中的对应的走线连接。
参见图7、图9、图14、图15和图16，在第二显示区A2中的一个像素驱动区域SubA中，第一初始化子引线ViL1的第二行方向H12一侧的第二初始化子引线ViL2，其第一行方向H11的一端设置有与第二十六底过孔区HA26交叠的第二十六顶过孔区HB26，第二十六顶过孔区HB26与第二十六底过孔区HA26之间通过过孔连接，这使得该第二初始化子引线ViL2与第一初始化子引线ViL1电连接；第一初始化子引线ViL1的第一行方向H11一侧的第二初始化子引线ViL2，其第二行方向H12的一端设置有与第二十七底过孔区HA27交叠的第二十七顶过孔区HB27，第二十七顶过孔区HB27与第二十七底过孔区HA27之间通过过孔连接，这使得该第二初始化子引线ViL2与第一初始化子引线ViL1电连接。如此，在第二显示区A2中，第二初始化子引线ViL2和第一初始化子引线ViL1交替设置且依次连接，以形成初始化引线ViL。
参见图7、图8、图14、图15和图16，在第二显示区A2中的一个像素驱动区域SubA中，第一复位子引线ReL1的第二行方向H12一侧的第二复位子引线ReL2，其第一行方向H11的一端设置有与第二十底过孔区HA20交叠的第二十顶过孔区HB20，第二十顶过孔区HB20与第二十底过孔区HA20之间通过过孔连接，这使得该第二复位子引线ReL2与第一复位子引线ReL1电连接；第一复位子引线ReL1的第一行方向H11一侧的第二复位子引线ReL2，其第二行方向H12的一端设置有与第二十一底过孔区HA21交叠的第二十一顶过孔区HB21，第二十一顶过孔区HB21与第二十一底过孔区HA21之间通过过孔连接，这使得该第二复位子引线ReL2与第一复位子引线ReL1电连接。如此，在第二显示区A2中，第二复位子引线ReL2和第一复位子引线ReL1交替设置且依次连接，以形成复位引线ReL。
参见图7、图8、图14、图15和图16，在第二显示区A2中的一个像素驱动区域SubA中，第一扫描子引线GL1的第二行方向H12一侧的第二扫描子引线GL2，其第一行方向H11的一端设置有与第二十二底过孔区HA22交叠的第二十二顶过孔区HB22，第二十二顶过孔区HB22与第二十二底过孔区HA22之间通过过孔连接，这使得该第二扫描子引线GL2与第一扫描子引线GL1电连接；第一扫描子引线GL1的第一行方向H11一侧的第二扫描子引线GL2，其第二行方向H12的一端设置有与第二十三底过孔区HA23交叠的第二十三顶过孔区HB23，第二十三顶过孔区HB23与第二十三底过孔区HA23之间通过过孔连接，这使得该第二扫描子引线GL2与第一扫描子引线GL1电连接。如此，在第二显示区A2中，第二扫描子引线GL2和第一扫描子引线GL1交替设置且依次连接，以形成扫描引线GL。
参见图7、图8、图14、图15和图16，在第二显示区A2中的一个像素驱动区域SubA中，第一发光控制子引线EML1的第二行方向H12一侧的第二发光控制子引线EML2，其第一行方向H11的一端设置有与第二十四底过孔区HA24交叠的第二十四顶过孔区HB24，第二十四顶过孔区HB24与第二十四底过孔区HA24之间通过过孔连接，这使得该第二发光控制子引线EML2与第一发光控制子引线EML1电连接；第一发光控制子引线EML1的第一行方向H11一侧的第二发光控制子引线EML2，其第二行方向H12的一端设置有与第二十五底过孔区HA25交叠的第二十五顶过孔区HB25，第二十五顶过孔区HB25与第二十五底过孔区HA25之间通过过孔连接，这使得该第二发光控制子引线EML2与第一发光控制子引线EML1电连接。如此，在第二显示区A2中，第二发光控制子引线EML2和第一发光控制子引线EML1交替设置且依次连接，以形成发光控制引线EML。
参见图10、图15、图16、图17，第二电源子引线VDDL2的端部伸入该第二显示区A2中的像素驱动区域SubA中，且通过过孔与第二源漏金属层中的第一电源子引线VDDL1连接。
其中，在第二显示区A2中的一个像素驱动区域SubA的第二列方向H22一侧的第二电源子引线VDDL2，其第一列方向H21的一端具有第二十九底过孔区HA29；第二十九底过孔区HA29用于与位于第二源漏金属层的第一电源子引线VDDL1通过过孔连接；位于该像素驱动区域SubA的第一列方向H21一侧的第二电源子引线VDDL2，其第二列方向H22一端具有第二十八底过孔区HA28，第二十八底过孔区HA28用于与位于第二源漏金属层的第一电源子引线VDDL1通过过孔连接。进一步地，位于该像素驱动区域SubA的第一列方向H21一侧的第二电源子引线VDDL2，其第二列方向H22一端还具有与第十七底过孔区HA17交叠的第十七顶过孔区HB17，第十七顶过孔区HB17与第十七底过孔区HA17之间通过过孔连接。
参见图10、图15和图16，在第二显示区A2中，数据引线DataL位于透明布线层且沿列方向H2穿过像素驱动区域SubA。其中，数据引线DataL具有与第十八底过孔区HA18交叠的第十八顶过孔区HB18，第十八顶过孔区HB18与第十八底过孔区HA18通过过孔连接。
图17示出了第二显示区A2中一个像素驱动区域SubA中的第二源漏金属层的结构示意图。参见图17，第二源漏金属层在第二显示区A2中的像素驱动区域SubA中包括第十导电部ML10、第十一导电部ML11和第一电源子引线VDDL1。其中，第十一导电部ML11覆盖第十八顶过孔区HB18，以便屏蔽外部信号对数据电压Data的干扰。第十导电部ML10具有与第三十底过孔区HA30交叠的第三十顶过孔区HB30，第三十顶过孔区HB30与第三十底过孔区HA30通过过孔连接。发光元件C200的像素电极可以通过过孔与第十导电部ML10连接。
第一电源子引线VDDL1沿列方向H2延伸，且两端分别具有与第二十九底过孔区HA29交叠的第二十九顶过孔区HB29和与第二十八底过孔区HA28交叠的第二十八顶过孔区HB28。其中，第二十八顶过孔区HB28与第二十八底过孔区HA28通过过孔连接，第二十九顶过孔区HB29与第二十九底过孔区HA29通过过孔连接。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (9)

1.一种显示面板，包括显示区和围绕所述显示区的外围区；所述外围区的一侧设置有绑定区；所述显示区包括相邻的第一显示区和第二显示区；所述第二显示区的透光率大于所述第一显示区的透光率；
所述显示面板包括多个像素驱动电路，以及包括用于向所述像素驱动电路加载数据电压的数据引线；所述第一显示区的像素驱动电路对应的像素驱动区域，大于所述第二显示区的像素驱动电路对应的像素驱动区域；
沿远离所述绑定区的方向，在所述第二显示区且连接于同一所述数据引线的各个所述像素驱动电路的存储电容的电容值逐渐减小。
2.根据权利要求1所述的显示面板，其中，所述显示面板还包括用于向所述像素驱动电路加载扫描信号的扫描引线；
在所述第二显示区，依次连接于同一所述扫描引线的各个所述像素驱动电路的存储电容的电容值相同。
3.根据权利要求1所述的显示面板，其中，所述像素驱动电路的存储电容包括依次层叠于所述显示面板的衬底基板一侧的多层电极板；
其中，第奇数层所述电极板之间相互电连接，第偶数层所述电极板之间相互电连接；相邻两层所述电极板之间相互交叠且电绝缘；所述存储电容的极板交叠总面积为任意相邻两层所述电极板之间的交叠面积之和；
沿远离所述绑定区的方向，在所述第二显示区且连接于同一所述数据引线的各个所述像素驱动电路的存储电容的极板交叠总面积逐渐减小。
4.根据权利要求3所述的显示面板，其中，在所述第二显示区，所述像素驱动电路的存储电容的电极板的层数为四层。
5.根据权利要求4所述的显示面板，其中，第一层电极板与第二层电极板之间的交叠面积为第一交叠面积；所述第二层电极板与第三层电极板之间的交叠面积为第二交叠面积；所述第三层电极板与第四层电极板之间的交叠面积为第三交叠面积；
沿远离所述绑定区的方向，在所述第二显示区且连接于同一所述数据引线的各个所述像素驱动电路的存储电容的第一交叠面积、第二交叠面积和第三交叠面积中的至少一个逐渐减小。
6.根据权利要求4所述的显示面板，其中，所述像素驱动电路包括用于生成驱动电流的驱动晶体管；所述存储电容的第一层电极板复用为所述驱动晶体管的栅极；
沿远离所述绑定区的方向，在所述第二显示区且连接于同一所述数据引线的各个所述像素驱动电路的存储电容的第一层电极板的面积不变。
7.根据权利要求1所述的显示面板，其中，所述显示面板包括连接相邻所述像素驱动电路的信号走线；
在所述第二显示区，所述信号走线位于所述像素驱动区域以外的部分的材料为透明导电材料。
8.根据权利要求7所述的显示面板，其中，所述显示面板包括依次层叠设置的衬底基板、半导体层、第一栅极层、第二栅极层、第一源漏金属层、第二源漏金属层、像素电极层；所述显示面板还包括透明布线层，所述透明布线层位于所述半导体层、所述第一栅极层、所述第二栅极层、所述第一源漏金属层、所述第二源漏金属层和所述像素电极层中的任意相邻两层之间；
在所述第二显示区，所述信号走线位于所述像素驱动区域以外的部分位于所述透明布线层。
9.一种显示装置，包括权利要求1～8任意一项所述的显示面板。
CN202110558588.2A 2021-05-21 2021-05-21 显示面板和显示装置 Active CN113299229B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110558588.2A CN113299229B (zh) 2021-05-21 2021-05-21 显示面板和显示装置
CN202111264001.3A CN115394237A (zh) 2021-05-21 2021-05-21 显示面板和显示装置
PCT/CN2021/132892 WO2022242085A1 (zh) 2021-05-21 2021-11-24 显示面板和显示装置
US18/562,885 US20240276808A1 (en) 2021-05-21 2021-11-24 Display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110558588.2A CN113299229B (zh) 2021-05-21 2021-05-21 显示面板和显示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111264001.3A Division CN115394237A (zh) 2021-05-21 2021-05-21 显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN113299229A CN113299229A (zh) 2021-08-24
CN113299229B true CN113299229B (zh) 2022-09-30

Family

ID=77323708

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111264001.3A Pending CN115394237A (zh) 2021-05-21 2021-05-21 显示面板和显示装置
CN202110558588.2A Active CN113299229B (zh) 2021-05-21 2021-05-21 显示面板和显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111264001.3A Pending CN115394237A (zh) 2021-05-21 2021-05-21 显示面板和显示装置

Country Status (3)

Country Link
US (1) US20240276808A1 (zh)
CN (2) CN115394237A (zh)
WO (1) WO2022242085A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115394237A (zh) * 2021-05-21 2022-11-25 京东方科技集团股份有限公司 显示面板和显示装置
CN113793864A (zh) * 2021-09-16 2021-12-14 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
CN115802835A (zh) * 2022-12-26 2023-03-14 京东方科技集团股份有限公司 显示面板及显示装置
CN116524834A (zh) * 2023-01-03 2023-08-01 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030063074A1 (en) * 2000-04-24 2003-04-03 Katsuhiko Kumagawa Display unit and drive method therefor
EP1647967A1 (en) * 2004-10-13 2006-04-19 Samsung SDI Co., Ltd. Organic light emitting display
CN104658483A (zh) * 2015-03-16 2015-05-27 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN105372892A (zh) * 2015-12-17 2016-03-02 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN106569367A (zh) * 2015-10-08 2017-04-19 精工爱普生株式会社 电光装置、电子设备、电光装置的制造方法
CN107123394A (zh) * 2017-06-30 2017-09-01 上海天马有机发光显示技术有限公司 一种有机发光显示面板及显示装置
CN107994060A (zh) * 2017-11-28 2018-05-04 武汉天马微电子有限公司 一种有机发光显示面板及显示装置
US20180188585A1 (en) * 2015-06-23 2018-07-05 Sakai Display Products Corporation Liquid Crystal Display Apparatus and Method for Driving Liquid Crystal Display Apparatus
CN109545145A (zh) * 2019-01-02 2019-03-29 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN109710109A (zh) * 2018-12-28 2019-05-03 Oppo广东移动通信有限公司 控制方法、控制装置、电子装置和存储介质
CN110189706A (zh) * 2019-06-28 2019-08-30 上海天马有机发光显示技术有限公司 一种显示面板、及显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003167551A (ja) * 2001-11-28 2003-06-13 Internatl Business Mach Corp <Ibm> 画素回路の駆動方法、画素回路及びこれを用いたｅｌ表示装置並びに駆動制御装置
US7612749B2 (en) * 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
JP3925435B2 (ja) * 2003-03-05 2007-06-06 カシオ計算機株式会社 発光駆動回路及び表示装置並びにその駆動制御方法
JP4678755B2 (ja) * 2004-08-06 2011-04-27 ルネサスエレクトロニクス株式会社 液晶表示装置，ソースドライバ，及びソースドライバ動作方法
KR101160840B1 (ko) * 2005-05-31 2012-06-29 삼성전자주식회사 디스플레이 장치와 그 제조방법
TWI265474B (en) * 2005-06-17 2006-11-01 Huang-Chung Cheng Pixel correction circuit for thin film transistor
CN101762917B (zh) * 2009-12-21 2011-12-28 深超光电（深圳）有限公司 像素阵列以及显示面板
KR102302139B1 (ko) * 2015-01-27 2021-09-14 삼성디스플레이 주식회사 터치 표시 장치 및 그 구동 방법
CN106531084B (zh) * 2017-01-05 2019-02-05 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
CN207909879U (zh) * 2018-03-28 2018-09-25 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN109300951B (zh) * 2018-09-30 2020-09-08 上海天马微电子有限公司 显示面板及其制作方法以及电子设备
KR102538484B1 (ko) * 2018-10-04 2023-06-01 삼성전자주식회사 디스플레이 패널 및 디스플레이 패널의 구동 방법
CN109410840A (zh) * 2018-11-13 2019-03-01 中国电子科技集团公司第五十五研究所 一种高均匀性低漏电的硅基微显示像素电路
CN109448635B (zh) * 2018-12-06 2020-10-16 武汉华星光电半导体显示技术有限公司 Oled显示面板
CN109584778B (zh) * 2019-01-29 2022-04-26 鄂尔多斯市源盛光电有限责任公司 显示模组、显示装置及该显示模组的驱动方法
CN110416193B (zh) * 2019-08-22 2021-03-16 合肥鑫晟光电科技有限公司 一种电容、阵列基板及其制备方法和显示面板
CN111275013B (zh) * 2020-02-28 2023-08-25 维沃移动通信有限公司 一种指纹像素电路及电子设备
CN111243491B (zh) * 2020-03-31 2023-03-28 武汉天马微电子有限公司 一种显示面板及其驱动方法和驱动装置
CN115394237A (zh) * 2021-05-21 2022-11-25 京东方科技集团股份有限公司 显示面板和显示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030063074A1 (en) * 2000-04-24 2003-04-03 Katsuhiko Kumagawa Display unit and drive method therefor
EP1647967A1 (en) * 2004-10-13 2006-04-19 Samsung SDI Co., Ltd. Organic light emitting display
CN104658483A (zh) * 2015-03-16 2015-05-27 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
US20180188585A1 (en) * 2015-06-23 2018-07-05 Sakai Display Products Corporation Liquid Crystal Display Apparatus and Method for Driving Liquid Crystal Display Apparatus
CN106569367A (zh) * 2015-10-08 2017-04-19 精工爱普生株式会社 电光装置、电子设备、电光装置的制造方法
CN105372892A (zh) * 2015-12-17 2016-03-02 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN107123394A (zh) * 2017-06-30 2017-09-01 上海天马有机发光显示技术有限公司 一种有机发光显示面板及显示装置
CN107994060A (zh) * 2017-11-28 2018-05-04 武汉天马微电子有限公司 一种有机发光显示面板及显示装置
CN109710109A (zh) * 2018-12-28 2019-05-03 Oppo广东移动通信有限公司 控制方法、控制装置、电子装置和存储介质
CN109545145A (zh) * 2019-01-02 2019-03-29 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN110189706A (zh) * 2019-06-28 2019-08-30 上海天马有机发光显示技术有限公司 一种显示面板、及显示装置

Also Published As

Publication number Publication date
US20240276808A1 (en) 2024-08-15
CN113299229A (zh) 2021-08-24
CN115394237A (zh) 2022-11-25
WO2022242085A1 (zh) 2022-11-24

Similar Documents

Publication Publication Date Title
CN113299229B (zh) 显示面板和显示装置
US11957008B2 (en) Display substrate and display device
US11437457B2 (en) Display substrate and display device
US20220077244A1 (en) Display substrate and manufacturing method thereof, and display device
US11961471B2 (en) Display substrate and display device
CN113838383B (zh) 显示基板以及显示装置
US20240161699A1 (en) Pixel drive circuit, display panel and display device
WO2021217413A1 (zh) 显示基板以及显示装置
CN113973506B (zh) 显示基板、显示面板以及显示装置
US20220320245A1 (en) Display substrate and display device
US11790847B2 (en) Display substrate and display device
US11972727B2 (en) Display substrate and display device
US12035592B2 (en) Display device including a first capacitor with a gate electrode and a second capacitor with a data line
CN116018025A (zh) 显示基板及显示装置
CN115497964A (zh) 显示面板和显示装置
EP4148719A1 (en) Display substrate and driving method therefor, and display device
CN114299876B (zh) 显示面板及其驱动方法、显示装置
CN216353299U (zh) 像素驱动电路及显示面板
CN115701310A (zh) 像素驱动电路及其驱动方法、显示面板
CN112242426A (zh) 显示装置
US7342177B2 (en) Wiring board, electro-optical device and electronic instrument
US20230209901A1 (en) Display panel
US20240107830A1 (en) Display subsrate and display device
US20240188328A1 (en) Display panel and display device
KR20240061857A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant