CN113284909B - 显示背板及其制作方法、显示面板和显示设备 - Google Patents

显示背板及其制作方法、显示面板和显示设备 Download PDF

Info

Publication number
CN113284909B
CN113284909B CN202010100107.9A CN202010100107A CN113284909B CN 113284909 B CN113284909 B CN 113284909B CN 202010100107 A CN202010100107 A CN 202010100107A CN 113284909 B CN113284909 B CN 113284909B
Authority
CN
China
Prior art keywords
active layer
thin film
film transistor
gate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010100107.9A
Other languages
English (en)
Other versions
CN113284909A (zh
Inventor
钱昱翰
刘利宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010100107.9A priority Critical patent/CN113284909B/zh
Priority to US17/638,720 priority patent/US20230028377A1/en
Priority to PCT/CN2021/076696 priority patent/WO2021164699A1/zh
Publication of CN113284909A publication Critical patent/CN113284909A/zh
Application granted granted Critical
Publication of CN113284909B publication Critical patent/CN113284909B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请提供了一种显示背板及其制作方法、显示面板和显示设备。显示背板包括双栅极薄膜晶体管和第一薄膜晶体管；双栅极薄膜晶体管包括第一有源层，第一有源层的中央部分具有第二掺杂浓度；双栅极薄膜晶体管的栅极绝缘层上设置有第一栅极，第一栅极与具有第二掺杂浓度的有源层部分正对并形成电容器，第一栅极与参考电压线连接；第一薄膜晶体管包括第二有源层和第四栅极，第二有源层中正对栅极的部分具有第一掺杂浓度，第二掺杂浓度大于第一掺杂浓度；第四栅极与扫描线连接。电容器能够具有较大的电容值，使得双栅薄膜晶体管的中央相对于两侧的电位保持相对稳定，降低了形成漏电流的风险；第一薄膜晶体管具有较高的抵抗阈值电压漂移的能力。

Description

显示背板及其制作方法、显示面板和显示设备
技术领域
本申请涉及显示技术领域，具体而言，本申请涉及一种显示背板及其制作方法、显示面板和显示设备。
背景技术
在现有的一种显示面板中，显示背板包括双栅薄膜晶体管和第一薄膜晶体管，第一薄膜晶体管与EM电位端相连接。当显示背板处于点屏状态下时，EM电位端被置在高电位，这会导致第一薄膜晶体管的阈值电压会发生漂移；此外，EM电位端被置在高电位还会导致双栅薄膜晶体管的中央区域向两侧的漏电。上述问题极大地影响了显示背板工作时的可靠性。
发明内容
本申请针对现有方式的缺点，提出一种显示背板及其制作方法、显示面板和显示设备，用以解决现有的显示面板中显示背板工作时的可靠性较低技术问题。
第一方面，本申请实施例提供了一种显示背板，包括双栅极薄膜晶体管和第一薄膜晶体管；
双栅极薄膜晶体管包括第一有源层，第一有源层的中央部分具有第二掺杂浓度；双栅极薄膜晶体管的栅极绝缘层上设置有第一栅极，第一栅极与具有第二掺杂浓度的有源层部分正对并形成电容器，第一栅极与参考电压线连接；
第一薄膜晶体管包括第二有源层和第四栅极，第二有源层中正对第四栅极的部分具有第一掺杂浓度，第二掺杂浓度大于第一掺杂浓度；第四栅极与扫描线连接。
第二方面，本申请实施例提供了一种显示面板，包括本申请实施例提供的显示背板。
第三方面，本申请实施例提供了一种显示设备，包括本申请实施例提供的显示面板。
第四方面，本申请实施例提供了一种显示背板的制作方法，用于制备本申请实施例提供的显示背板，包括：
制备多个硅层区域；
在多个硅层区域中进行掺杂以形成多个有源层，且使得属于双栅极薄膜晶体管的第一有源层的中央部分具有第二掺杂浓度，以及属于第一薄膜晶体管的第四有源层具有第一掺杂浓度；
在多个有源层上制备栅极绝缘层，在栅极绝缘层上的预设位置制备多个栅极，至少形成双栅极薄膜晶体管、电容器和第一薄膜晶体管。
本申请实施例提供的技术方案带来的有益技术效果是：
在制备本申请实施例提供的显示背板时，对双栅薄膜晶体管中第一有源层的中央部分和第一晶体管的第二有源层进行差异化掺杂。双栅薄膜晶体管中第一有源层的中央部分具有较高的第一掺杂浓度，与第一栅极构成电容器，该电容器能够具有较大的电容值，对电位有较好的保持作用，使得双栅薄膜晶体管的中央相对于两侧的电位保持相对稳定，从而显著地降低了形成漏电流的风险，保证显示背板工作时具有较高的可靠性。
在不影响双栅薄膜晶体管的第一有源层的掺杂浓度的前提下，可以适当调整第一薄膜晶体管的有源层中第二掺杂浓度的值，使得第一薄膜晶体管可以在扫描线输出较高的电平EM时，也能够有效地降低了第一薄膜晶体管的漏电量，提高其抵抗阈值电压漂移的能力，进一步提供显示背板工作时的可靠性。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例提供的一种显示背板的版图；
图2为本申请实施例提供的一种显示背板的部分结构的电路等效图；
图3为本申请实施例提供的一种显示背板的部分结构图；
图4为本申请实施例提供的一种显示背板中双栅极薄膜晶体管的结构图；
图5为本申请实施例提供的一种显示背板的制作方法的流程示意图；
图6为本申请实施例提供的一种显示背板的制作方法中，步骤S102的具体流程示意图；
图7至图9为本申请实施例提供的一种显示背板的制作方法中，部分步骤的状态示意图。
附图标号的说明如下：
100-双栅极薄膜晶体管；200-第一薄膜晶体管；300-电容器；
1-栅极绝缘层；2-第一栅极；3-第一有源层；
4-第二栅极；5-第三栅极；6-第二有源层；
7-第四栅极；8-缓冲层；9-第一有机层；
10-第二有机层；初始第一有源层31。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
首先对附图中涉及的英文进行解释说明：
Gate：栅极；
GI：全称为Gate Insulator，即栅极绝缘层；
P-Si：在多晶硅掺杂P型载流子后形成的膜层；
Buffer：缓冲层；
PI：全称为Polyimide，即聚酰亚胺。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本申请实施例提供一种显示背板，如图1至图3所示，显示背板包括双栅极薄膜晶体管100和第一薄膜晶体管200。
双栅极薄膜晶体管100包括第一有源层3，第一有源层3的中央部分具有第二掺杂浓度；双栅极薄膜晶体管100的栅极绝缘层1上设置有第一栅极2，第一栅极2与具有第二掺杂浓度的有源层部分正对并形成电容器300，第一栅极2与参考电压线连接。
第一薄膜晶体管200包括第二有源层6和第四栅极7，第二有源层6中正对第四栅极7的部分具有第一掺杂浓度，第二掺杂浓度大于第一掺杂浓度。第四栅极7与扫描线连接。
应当说明的是，在图1示出的是显示背板的其中一种形式的版图，在不脱离本申请原理的前提下，显示背板还可以具备其它形式的版图。在图1中，标号P所指的方框区域为双栅极薄膜晶体管100和电容器300所在的位置，标号Q所指的方框区域为第一薄膜晶体管200所在的位置。图2示出的是图1的显示背板的中P所指的方框区域和标号Q所指的方框区域的等效电路图。
在图3中示出的是第一薄膜晶体管200的膜层结构、电容器300的膜层结构，以及双栅极薄膜晶体管100中一部分的栅极绝缘层1和一部分的第一有源层3。双栅极薄膜晶体管100的其它部分结构未在图3中示出。在图3中，标号A所指的部分为双栅极薄膜晶体管100中具有第二掺杂浓度的一部分第一有源层3，标号B为第一薄膜晶体管200中具有第一掺杂浓度的一部分第二有源层6。
具有第二掺杂浓度的有源层部分(标号A所指的部分)是双栅极薄膜晶体管100和电容器300的公共部分，该有源层部分既属于双栅极薄膜晶体管100，也属于电容器300。
本领域的技术人员可以理解，显示背板显示面板的一部分，显示面板都具有参考电压线和扫描线等金属线，其中一条参考电压线为图1中标号L所指的金属线。参考电压线用于向电容器300的第一栅极2输出参考电平Vint，扫描线用于向第一薄膜晶体管200的栅极输出开关电平EM。
在制备本申请实施例提供的显示背板时，对双栅极薄膜晶体管100中第一有源层3的中央部分和第一薄膜晶体管200的第二有源层6进行差异化掺杂。双栅极薄膜晶体管100中第一有源层3的中央部分具有较高的第一掺杂浓度，与第一栅极2构成电容器300，该电容器300能够具有较大的电容值，对电位有较好的保持作用，使得双栅极薄膜晶体管100的中央相对于两侧的电位保持相对稳定，从而显著地降低小了形成漏电流的风险，保证显示背板工作时具有较高的可靠性。
在不影响双栅极薄膜晶体管100的第一有源层3的掺杂浓度的前提下，可以适当调整第一薄膜晶体管200的第二有源层6中第二掺杂浓度的值，使得第一薄膜晶体管200可以在扫描线输出较高的电平EM时，也能够有效地降低了第一薄膜晶体管200的漏电量，提高其抵抗阈值电压漂移的能力，进一步提供显示背板工作时的可靠性。
在本申请的一个实施例中，结合图2和图4所示，双栅极薄膜晶体管100还包括与第一有源层3层叠设置的至少一部分栅极绝缘层1，以及设置在栅极绝缘层1上的第二栅极4和第三栅极5。
第二栅极4和第三栅极5之间所正对的第一有源层3部分，具有第二掺杂浓度；第一栅极2与第一有源层3的中央部分正对并以形成电容器300。如图4所示，第一栅极2实际上位于第二栅极4和第三栅极5之间。
电容器300的形状和位置根据实际的设计需要而定，主要取决于第一有源层3与第一栅极2走线分布情况。电容器300所在位置应当尽可能地避免与存在信号跳变的金属层发生过多交叠。可选地，第一有源层3的中央部分，沿平行于扫描线的方向延伸。可选地，第一有源层3的中央部分，沿垂直于扫描线的方向延伸。
在本申请的一个实施例中，如图4所示，第一薄膜晶体管200还包括与第二有源层6层叠设置的至少一部分栅极绝缘层1，第四栅极7设置在栅极绝缘层1上。
应当说明的是，图3示出的是第一薄膜晶体管200的结构，以及双栅薄膜晶体管100的一部分结构。图3省略了第二栅极4和第三栅极5，图3所示出的第一有源层3仅仅是第一有源层3中与第一栅极2正对的部分。图4示出的是双栅薄膜晶体管100的结构，在图4中可以看见第一有源层3中与第二栅极4和第三栅极5正对的部分。如图3所示，第一有源层3和第二有源层6的位置在同一层，使用同一道MASK制作而成；第一栅极2、第二栅极4、第三栅极5和第四栅极7的位置在同一层，使用同一道MASK制作而成。
在本申请的一个实施例中，栅极绝缘层1中正对第一栅极2的部分具有第一厚度值，第一厚度值在1100埃至1300埃之间。可选地，第一厚度值具体可以为1200埃。
在现有技术中，显示背板中的电容器一般设置在双栅极薄膜晶体管之外，并且电容器中栅极与双栅极薄膜晶体管中的栅极间隔较远(例如1400埃)。而在本申请实施例中，电容器300位于双栅极薄膜晶体管100的两个栅极(第二栅极4和第三栅极5)之间，且第一栅极2与第一有源层3的中央部分之间的栅极绝缘层1部分较薄，使得第一栅极2与第一有源层3的中央部分距离较近，使得在现有的电容器300与本申请的电容器300的面积相等的条件下，本申请中的电容器300的电容值更大。
电容器300的电容c计算公式为：c＝εS/4πkd。ε表示介电常数，S表示电容器300的面积，K表示静电力常量，d表示上述的第一厚度值。
将该显示背板应用在显示面板中时，与第一栅极2在同一层的其他某些栅极，可以与其它层中的栅极形成电容，在本申请实施例中将该电容称为参考电容。本申请通过实验得到，当电容器300的面积140um2，d为1200埃时，电容器300的电容值比参考电容的电容值高出16％以上，可见，本申请中的电容器300的电容值更大。
在本申请的一个实施例中，如图3所示，显示背板还包括层叠设置的缓冲层8和第一有机层9；双栅极薄膜晶体管100中的有源层部分和第一薄膜晶体管200中的有源层，都设置在第一有机层9上。
虽然附图中未示出，但是本领域的技术人员可以理解，显示面板都具有玻璃基板，缓冲层8可以制备在玻璃基板上。
基于同一发明构思，本申请实施例还提供了一种显示面板，显示面板包括本申请上述各实施例提供的显示背板。
显示面板具有参考电压线和扫面线等金属线，参考电压线与电容器300的第一栅极2连接以输出参考电平Vint，扫描线与第一薄膜晶体管200的栅极连接以输出开关电平EM。
本申请实施例提供的显示面板，与前面的各实施例的显示背板具有相同的发明构思及相同的有益效果，该显示设备中未详细示出的内容可参照前面的各实施例，在此不再赘述。
基于同一发明构思，本申请实施例还提供了一种显示设备，显示设备包括本申请上述实施例提供的显示面板。
本申请实施例提供的显示设备，与前面的各实施例的显示背板具有相同的发明构思及相同的有益效果，该显示设备中未详细示出的内容可参照前面的各实施例，在此不再赘述。
基于同一发明构思，本申请实施例还提供了一种显示背板的制作方法，该制作方法用于制备本申请上述各实施例提供的显示背板，该制作方法流程示意图如图5所示，包括：
S101：制备多个硅层区域。
应当说明的是，硅层区域为图7中P-Si所指的区域。
在本申请的一个实施例中，步骤S101具体包括：制备一层多晶硅，在多晶硅的多个区域掺杂P型载流子以形成初始硅层，将初始硅层图案化以形成多个硅层区域。
本领域的技术人员可以理解，将初始硅层图案化至少包括涂覆光刻胶、曝光、清洗光刻胶和刻蚀初始硅层等步骤，此处不再赘述。
在本申请的一个实施例中，在制备硅层区域
S102：在多个硅层区域中进行掺杂以形成多个有源层，且使得属于双栅极薄膜晶体管100的第一有源层3的中央部分具有第二掺杂浓度，以及属于第一薄膜晶体管200的第四有源层7具有第一掺杂浓度。
在本申请的一个实施例中，步骤S102包括：在多个硅层区域中以第一掺杂参数进行掺杂，至少形成初始第一有源层31和第二有源层6；初始第一有源层31具有第一掺杂浓度。在初始第一有源层31中的预设部分以第二掺杂参数进行掺杂，形成第一有源层3，使得双栅极薄膜晶体管100的第二栅极4和第三栅极5之间所正对的第一有源层3部分，具有第二掺杂浓度。步骤S102更详细的过程将在后续内容中做进一步的介绍。
S103：在多个有源层上制备栅极绝缘层1，在栅极绝缘层1上的预设位置制备多个栅极，至少形成双栅极薄膜晶体管100、电容器300和第一薄膜晶体管200。
在步骤S103中，在多个有源层上制备栅极绝缘层1后形成图9所示的结构，栅极绝缘层1上的预设位置至少包括待形成的第一栅极2、第二栅极4、第三栅极5和第四栅极7期望设置的位置，第一栅极2的位置在第二栅极4和第三栅极5之间。
之后在图9所示的结构中，在栅极绝缘层1上制备多个栅极至少包括电容器300的第一栅极2、双栅极薄膜晶体管100的第二栅极4和第三栅极5(如图3所示)、以及第一薄膜晶体管200的第四栅极7。本领域的技术人员可以理解，电容器300中的第一栅极2与第一有源层3中具有第二掺杂浓度的部分正对，每个薄膜晶体管中的栅极与有源区中的沟道区域正对。
在本申请的一个实施例中，显示背板还包括层叠设置的缓冲层8和第一有机层9，在本申请实施例提供的显示背板的制作方法，在步骤S101之前还包括：在玻璃基板上依次制备缓冲层8和第一有机层9。在执行步骤S101时，需要在第一有机层9上制备多个硅层区域。
本申请实施例提供的显示背板的制作方法，与前面的各实施例的显示背板具有相同的发明构思及相同的有益效果，该显示设备中未详细示出的内容可参照前面的各实施例，在此不再赘述。
本申请实施例还提供了一种步骤S102具体操作步骤，如图6所示，包括：
S201：在多个硅层区域中以第一掺杂参数进行掺杂，至少形成具有第一掺杂浓度的初始第一有源层31和具有第一掺杂浓度的第二有源层6。
在执行步骤S201后，形成如图7所示的结构，所有硅层区域被掺杂部分都具有第一掺杂浓度。初始第一有源层31具有第一掺杂浓度的部分A1，为待形成的第二栅极4和第三栅极5之间所正对的部分；第二有源层6具有第一掺杂浓度的部分，为待形成的第四栅极7所正对的部分。
可选地，在执行完步骤S201后，第二栅极4所正对的第一有源层3部分以及第三栅极5所正对的第一有源层3部分，也具有第一掺杂浓度。如图4所示，标号C所指的部分为第二栅极4所正对的第一有源层3部分，该部分具有第一掺杂浓度；标号D所指的部分为第三栅极5所正对的第一有源层3部分，该部分具有第一掺杂浓度。
第一掺杂参数可以根据实际的设计需要而定，至少应当使得所形成的第一薄膜晶体管200可以在扫描线输出较高的电平EM时，可以达到能够有效地降低其漏电量以提高抵抗阈值电压漂移的能力的效果。例如，第一掺杂参数可以为1012/cm2，在该掺杂条件下，第一薄膜晶体管200的阈值电压可降低至-3V至-2V。
S202：在初始第一有源层31中的预设部分以第二掺杂参数进行掺杂，形成第一有源层3，使得双栅极薄膜晶体管100的第二栅极4和第三栅极5之间所正对的第一有源层3部分，具有第二掺杂浓度。
本领域的技术人员可以理解，初始第一有源层31中的预设部分，实际上就是待形成的第二栅极4和第三栅极5之间所正对的部分。
在执行步骤S202后，如图8所示，仅第一有源层3中被掺杂的预设部分A1具有第二掺杂浓度，其它的有源层在步骤S202未进行掺杂，因此其它的有源层被掺杂部分的仍然只具有第一掺杂浓度，实现了对双栅极薄膜晶体管100位于中央部分的有源层和第一薄膜晶体管200的有源层的差异化掺杂。
第二掺杂参数可以根据实际的设计需要而定，至少应当使得所形成的电容器300能够具备足够高的电容值，使得双栅极薄膜晶体管100的中央相对于两侧的电位保持相对稳定，已达到显著地降低了形成漏电流的风险的效果。例如，第二掺杂参数可以为1014/cm2至1016/cm2。
在本申请的一个实施例中，步骤S202具体包括：
a1：在双栅极薄膜晶体管100的第二栅极4和第三栅极5之间所正对的初始第一有源层31部分之外的区域，制备第二有机层10。
在执行步骤a1后，如图8所示，仅初始第一有源层31中正对于第二栅极4和第三栅极5之间的部分未被第二有机层10覆盖，而第一有源层3的其它部分以及其它的所有有源层都被第二有机层10覆盖，这可以保证只有初始第一有源层31中正对于第二栅极4和第三栅极5之间的部分再次进行掺杂。
a2：在初始第一有源层31中未被第二有机层10覆盖的部分，以第二掺杂参数进行掺杂，形成第一有源层3。
在执行步骤a2后，初始第一有源层31中正对于第二栅极4和第三栅极5之间的部分具有第二掺杂量，使得初始第一有源层31最终形成第一有源层3。
应当说明的是，在执行步骤a2之后，去除所有的第二有机层10，之后再在多个有源层上制备栅极绝缘层1。
应用本申请实施例，至少能够实现如下有益效果：
在制备本申请实施例提供的显示背板时，对双栅薄膜晶体管中第一有源层的中央部分和第一晶体管的第二有源层进行差异化掺杂。双栅薄膜晶体管中第一有源层的中央部分具有较高的第一掺杂浓度，与第一栅极构成电容器，该电容器能够具有较大的电容值，对电位有较好的保持作用，使得双栅薄膜晶体管的中央相对于两侧的电位保持相对稳定，从而显著地降低了形成漏电流的风险，保证显示背板工作时具有较高的可靠性。
在不影响双栅薄膜晶体管的第一有源层的掺杂浓度的前提下，可以适当调整第一薄膜晶体管的有源层中第二掺杂浓度的值，使得第一薄膜晶体管可以在扫描线输出较高的电平EM时，也能够有效地降低了第一薄膜晶体管的漏电量，提高其抵抗阈值电压漂移的能力，进一步提供显示背板工作时的可靠性。
电容器位于双栅极薄膜晶体管的两个栅极(第二栅极和第三栅极)之间，第一栅极与第一有源层的中央部分之间的栅极绝缘层部分较薄，使得第一栅极与第一有源层的中央部分距离较近，使得在现有的电容器与本申请的电容器的面积相等的条件下，本申请中的电容器的电容值更大。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (12)

1.一种显示背板，其特征在于，包括双栅极薄膜晶体管和第一薄膜晶体管；
所述双栅极薄膜晶体管包括第一有源层，所述第一有源层的中央部分具有第二掺杂浓度；所述双栅极薄膜晶体管的栅极绝缘层上设置有第一栅极，所述第一栅极与具有所述第二掺杂浓度的有源层部分正对并形成电容器，所述第一栅极与参考电压线连接；
所述第一薄膜晶体管包括第二有源层和第四栅极，所述第二有源层中正对第四栅极的部分具有第一掺杂浓度，所述第二掺杂浓度大于所述第一掺杂浓度；所述第四栅极与扫描线连接。
2.根据权利要求1所述的显示背板，其特征在于，所述双栅极薄膜晶体管还包括与所述第一有源层层叠设置的至少一部分栅极绝缘层，以及设置在所述栅极绝缘层上的第二栅极和第三栅极；
所述第二栅极和所述第三栅极之间所正对的所述第一有源层部分，具有所述第二掺杂浓度；所述第一栅极与所述第一有源层的中央部分正对并形成所述电容器。
3.根据权利要求2所述的显示背板，其特征在于，所述第一有源层的中央部分，沿平行于所述扫描线的方向延伸。
4.根据权利要求2所述的显示背板，其特征在于，所述第一有源层的中央部分，沿垂直于所述扫描线的方向延伸。
5.根据权利要求1所述的显示背板，其特征在于，所述第一薄膜晶体管还包括与所述第二有源层层叠设置的至少一部分所述栅极绝缘层；所述第四栅极设置在所述栅极绝缘层上。
6.根据权利要求1所述的显示背板，其特征在于，所述栅极绝缘层中正对所述第一栅极的部分具有第一厚度值，所述第一厚度值在1100埃至1300埃之间。
7.根据权利要求1至6中任一项所述的显示背板，其特征在于，还包括层叠设置的缓冲层和第一有机层；所述双栅极薄膜晶体管中的有源层部分和所述第一薄膜晶体管中的有源层，都设置在第一有机层上。
8.一种显示面板，其特征在于，包括如权利要求1至7中任一项所述的显示背板。
9.一种显示设备，其特征在于，包括权利要求8所述的显示面板。
10.一种显示背板的制作方法，用于制备如权利要求1-7中任一项所述的显示背板，其特征在于，包括：
制备多个硅层区域；
在多个所述硅层区域中进行掺杂以形成多个有源层，且使得属于双栅极薄膜晶体管的第一有源层的中央部分具有第二掺杂浓度，以及属于第一薄膜晶体管的第四有源层具有第一掺杂浓度；
在多个所述有源层上制备栅极绝缘层，在所述栅极绝缘层上的预设位置制备多个栅极，至少形成所述双栅极薄膜晶体管、电容器和所述第一薄膜晶体管。
11.根据权利要求10所述的制作方法，其特征在于，在多个所述硅层区域中进行掺杂以形成多个有源层，包括：
在多个所述硅层区域中以第一掺杂参数进行掺杂，至少形成初始第一有源层和第二有源层；所述初始第一有源层具有第一掺杂浓度；
在所述初始第一有源层中的预设部分以第二掺杂参数进行掺杂，形成第一有源层，使得所述双栅极薄膜晶体管的第二栅极和第三栅极之间所正对的所述第一有源层部分，具有所述第二掺杂浓度。
12.根据权利要求11所述的制作方法，其特征在于，在所述初始第一有源层中的预设部分以第一掺杂参数进行掺杂，形成第一有源层，包括：
在所述双栅极薄膜晶体管的第二栅极和第三栅极之间所正对的所述初始第一有源层部分之外的区域，制备第二有机层；
在所述初始第一有源层中未被第二有机层覆盖的部分，以第二掺杂参数进行掺杂，形成所述第一有源层。
CN202010100107.9A 2020-02-18 2020-02-18 显示背板及其制作方法、显示面板和显示设备 Active CN113284909B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010100107.9A CN113284909B (zh) 2020-02-18 2020-02-18 显示背板及其制作方法、显示面板和显示设备
US17/638,720 US20230028377A1 (en) 2020-02-18 2021-02-18 Pixel driving circuit and manufacturing method thereof, display panel, and display apparatus
PCT/CN2021/076696 WO2021164699A1 (zh) 2020-02-18 2021-02-18 像素驱动电路及其制作方法、显示面板和显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010100107.9A CN113284909B (zh) 2020-02-18 2020-02-18 显示背板及其制作方法、显示面板和显示设备

Publications (2)

Publication Number Publication Date
CN113284909A CN113284909A (zh) 2021-08-20
CN113284909B true CN113284909B (zh) 2024-02-13

Family

ID=77274868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010100107.9A Active CN113284909B (zh) 2020-02-18 2020-02-18 显示背板及其制作方法、显示面板和显示设备

Country Status (3)

Country Link
US (1) US20230028377A1 (zh)
CN (1) CN113284909B (zh)
WO (1) WO2021164699A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11231805A (ja) * 1998-02-10 1999-08-27 Sanyo Electric Co Ltd 表示装置
CN106875893A (zh) * 2017-03-07 2017-06-20 京东方科技集团股份有限公司 像素电路和具有该像素电路的显示装置
CN109920802A (zh) * 2019-03-22 2019-06-21 京东方科技集团股份有限公司 显示装置、驱动背板、晶体管器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009086252A (ja) * 2007-09-28 2009-04-23 Kyocera Corp 画像表示装置
KR101182445B1 (ko) * 2010-04-01 2012-09-12 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조방법
KR102161600B1 (ko) * 2013-12-17 2020-10-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20180061860A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 이용한 표시패널
CN106886111A (zh) * 2017-03-31 2017-06-23 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN109903724B (zh) * 2019-04-29 2021-01-19 昆山国显光电有限公司 一种像素电路、像素电路的驱动方法和显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11231805A (ja) * 1998-02-10 1999-08-27 Sanyo Electric Co Ltd 表示装置
CN106875893A (zh) * 2017-03-07 2017-06-20 京东方科技集团股份有限公司 像素电路和具有该像素电路的显示装置
CN109920802A (zh) * 2019-03-22 2019-06-21 京东方科技集团股份有限公司 显示装置、驱动背板、晶体管器件及其制造方法

Also Published As

Publication number Publication date
US20230028377A1 (en) 2023-01-26
WO2021164699A1 (zh) 2021-08-26
CN113284909A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
CN105159001B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN108428705A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN109065616B (zh) 柔性显示面板及制造方法
US7196746B2 (en) Pixel structure and manufacturing method thereof
CN103499906A (zh) 一种阵列基板、其制备方法及显示装置
CN203521413U (zh) 一种阵列基板及显示装置
CN103345092B (zh) 阵列基板及其制作方法、显示装置
JPH05257164A (ja) アクティブマトリクス基板
CN106932990A (zh) 显示面板、显示装置及显示面板的制作方法
CN111446295A (zh) 薄膜晶体管、阵列基板及显示面板
CN101022096A (zh) 液晶显示器的半导体结构及其制作方法
US20190206894A1 (en) Display systems with non-display areas
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN100470764C (zh) 平面显示器的半导体结构及其制造方法
CN203422543U (zh) 一种阵列基板和显示装置
CN104795405B (zh) 一种阵列基板及其制备方法、显示装置
CN104020621B (zh) 一种阵列基板及其制备方法、显示装置
CN111474790A (zh) 阵列基板和液晶显示面板
JP2007311453A (ja) 薄膜トランジスタ及びその製造方法
CN113284909B (zh) 显示背板及其制作方法、显示面板和显示设备
JPH08213627A (ja) アクティブマトリクス表示装置
JPH06167722A (ja) アクティブマトリクス基板及びその製造方法
JP3286843B2 (ja) 液晶パネル
CN113629071B (zh) 阵列基板及显示面板
JPH08211406A (ja) アクティブマトリクス表示素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant