CN113270487A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113270487A
CN113270487A CN202010854186.2A CN202010854186A CN113270487A CN 113270487 A CN113270487 A CN 113270487A CN 202010854186 A CN202010854186 A CN 202010854186A CN 113270487 A CN113270487 A CN 113270487A
Authority
CN
China
Prior art keywords
length
drain electrodes
disposed
electrodes
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010854186.2A
Other languages
English (en)
Other versions
CN113270487B (zh
Inventor
小林仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN113270487A publication Critical patent/CN113270487A/zh
Application granted granted Critical
Publication of CN113270487B publication Critical patent/CN113270487B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供的低电阻的半导体装置具备：第1及第2氮化物半导体层及设于它们间的氮化物绝缘层；多个第1～第4漏极电极及多个第1及第2源极电极，各自的一部分设于氮化物绝缘层之上及之下，在第1方向上分别隔开第1、第2、第5、第6、第9、第10长度；多个第2漏极电极在第1、第2方向上从多个第1漏极电极分别偏移第3、第4长度；多个第3漏极电极在第2方向上与多个第1及第2漏极电极分别隔开；多个第4漏极电极在第1、第2方向上分别从多个第3漏极电极偏移第7、第8长度，从多个第1、第2漏极电极分别隔开；多个第2源极电极在第1、第2方向上从多个第1源极电极分别偏移第11、第12长度。

Description

半导体装置
相关申请
本申请享受以日本专利申请2020-23030号(申请日：2020年2月14日)为基础申请的优先权。本申请通过参考该基础申请包括基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
作为下一代的功率半导体器件用的材料，期待III族氮化物，例如GaN(氮化镓)系半导体。GaN系半导体具有比Si(硅)大的带隙。因此，GaN系半导体器件与Si(硅)半导体器件相比，能够实现小型且高耐压的功率半导体器件。另外，由此能够减小寄生电容，因此能够实现高速驱动的功率半导体器件。
发明内容
本发明的实施方式提供一种低电阻的半导体装置。
实施方式的半导体装置具备：第1氮化物半导体层；第2氮化物半导体层，设置于第1氮化物半导体层之上，带隙比第1氮化物半导体层大；氮化物绝缘层，设置于第1氮化物半导体层与第2氮化物半导体层间；多个第1漏极电极，各自的一部分设置于氮化物绝缘层之上，各自的一部分设置于氮化物绝缘层之下，在与第1氮化物半导体层与氮化物绝缘层的界面平行的第1方向上分别隔开第1长度而设置；多个第2漏极电极，各自的一部分设置于氮化物绝缘层之上，各自的一部分设置于氮化物绝缘层之下，在第1方向上分别隔开第2长度而设置，在第1方向上从多个第1漏极电极分别偏移第3长度而设置，在与第1方向交叉且与界面平行的第2方向上分别从多个第1漏极电极偏移第4长度而设置，与多个第1漏极电极分别电连接；多个第3漏极电极，各自的一部分设置于氮化物绝缘层之上，各自的一部分设置于氮化物绝缘层之下，在第1方向上分别隔开第5长度而设置，在第2方向上与多个第1漏极电极及多个第2漏极电极分别隔开而设置；多个第4漏极电极，各自的一部分设置于氮化物绝缘层之上，各自的一部分设置于氮化物绝缘层之下，在第1方向上分别隔开第6长度而设置，在第1方向上分别从多个第3漏极电极偏移第7长度而设置，在第2方向上从多个第3漏极电极偏移第8长度，从多个第1漏极电极和多个第2漏极电极分别隔开而设置，与多个第3漏极电极分别电连接；多个第1源极电极，设置于多个第1漏极电极的各个第1漏极电极和多个第3漏极电极的各个第3漏极电极之间，各自的一部分设置于氮化物绝缘层之上，各自的一部分设置于氮化物绝缘层之下，在第1方向上分别隔开第9长度而设置；以及多个第2源极电极，设置于多个第1漏极电极的各个第1漏极电极和多个第3漏极电极的各个第3漏极电极之间，各自的一部分设置于氮化物绝缘层之上，各自的一部分设置于氮化物绝缘层之下，在第1方向上分别隔开第10长度而设置，在第1方向上从多个第1源极电极分别偏移第11长度而设置，在第2方向上从多个第1源极电极偏移第12长度而设置，与多个第1源极电极分别电连接。
附图说明
图1的(a)、(b)是第1实施方式的半导体装置的示意剖视图。
图2是第1实施方式的半导体装置的主要部分的示意俯视图。
图3是第1实施方式的半导体装置的主要部分的示意俯视图。
图4的(a)～(c)是表示第1实施方式的半导体装置的主要部分的制造工序的示意剖视图。
图5是成为第1实施方式的比较方式的半导体装置的主要部分的示意俯视图。
图6是第2实施方式的半导体装置的主要部分的示意俯视图。
图7是第2实施方式的另一方式的半导体装置的主要部分的示意俯视图。
图8是第3实施方式的半导体装置的主要部分的示意俯视图。
图9是第3实施方式的其他方式的半导体装置的主要部分的示意俯视图。
具体实施方式
本说明书中，“氮化物(GaN系)半导体”是具备GaN(氮化镓)、AlN(氮化铝)、InN(氮化铟)以及它们的中间组成的半导体的总称。
本说明书中，“无掺杂”是指杂质浓度为1×1015cm-3以下。
在本说明书中，为了表示部件等的位置关系，将附图的上方向记述为“上”，将附图的下方向记述为“下”。在本说明书中，“上”、“下”的概念未必是表示与重力的方向的关系的用语。
(第1实施方式)
图1是本实施方式的半导体装置100的示意剖视图。图2以及图3是本实施方式的半导体装置100的主要部分的示意俯视图。本实施方式的半导体装置100是使用了氮化物半导体的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)。
图1的(a)包含A-A’线(图2)，且包含与Y方向平行的Y轴及与Z方向平行的Z轴的YZ平面中的半导体装置100的示意剖视图。图1的(b)是包含B-B’线(图2)的YZ平面中的半导体装置100的示意剖视图。
图2是在平行于第1氮化物半导体层30与第1氮化物绝缘层32的界面、且设置于第1氮化物半导体层30与第1氮化物绝缘层32的界面之下的第1平面P1内(图1)、表示多个第1漏极电极2、多个第2漏极电极4、多个第3漏极电极6、多个第4漏极电极8、多个第1源极电极10以及多个第2源极电极12的半导体装置100的主要部分的示意剖视图。第1平面P1例如是形成二维电子气体(2DEG)的异质结界面，但当然并不限定于此。另外，第1平面P1是规定面的一例。
在本实施方式中，定义X方向、与X方向垂直交叉的Y方向、以及与X方向以及Y方向垂直交叉的Z方向。Z方向是第1氮化物半导体层30、第2氮化物半导体层34以及第1氮化物绝缘层32被层叠的方向。第1氮化物半导体层30、第2氮化物半导体层34、第1氮化物绝缘层32以及第2氮化物绝缘层36相对于包含与X方向平行的X轴以及与Y方向平行的Y轴的面、即XY平面平行地设置。另外，第1氮化物半导体层30与第1氮化物绝缘层32的界面、第1氮化物绝缘层32与第2氮化物半导体层34的界面及第2氮化物半导体层34与第2氮化物绝缘层36的界面，相对于XY平面平行地设置。另外，X方向是第1方向的一例，Y方向是第2方向的一例。
第1氮化物半导体层30例如为未掺杂的AlXGa1-XN(0≤X＜1)。更具体而言，例如为未掺杂的GaN。第1氮化物半导体层30的膜厚例如为0.2μm以上3μm以下。
第2氮化物半导体层34设置于第1氮化物半导体层30之上。第2氮化物半导体层34的带隙大于第1氮化物半导体层30的带隙。第2氮化物半导体层34例如为未掺杂的AlYGa1-YN(0＜Y≤1，X＜Y)。更具体而言，例如为未掺杂的Al0.2Ga0.8N。第2氮化物半导体层34的膜厚例如为15nm以上50nm以下。
第1氮化物绝缘层32设置于第1氮化物半导体层30与第2氮化物半导体层34之间。第1氮化物绝缘层32例如包含氮化铝(AlN)。第1氮化物绝缘层32的膜厚例如为0.2nm以上且10nm以下。此外，第1氮化物绝缘层32是氮化物绝缘层的一例。
第2氮化物绝缘层36设置于第2氮化物半导体层34之上。第2氮化物绝缘层36例如包含氮化硅(SiN)。第2氮化物绝缘层36例如作为半导体装置100的制造工序中的掩模材料使用。
图3是在平行于第1氮化物半导体层30与第1氮化物绝缘层32的界面且设置于第1氮化物半导体层30与第1氮化物绝缘层32的界面之下的第2平面(图1)中、表示多个第1漏极电极2、多个第2漏极电极4、多个第3漏极电极6、多个第4漏极电极8、多个第1源极电极10、多个第2源极电极12、第1上部电极3、第2上部电极7及第3上部电极11的半导体装置100的主要部分的示意剖视图。
多个第1漏极电极2各自的一部分设置于第1氮化物绝缘层32之上，各自的一部分设置于第1氮化物绝缘层32之下。多个第1漏极电极2在第1平面P1内的X方向上隔开R1(第1长度的一例)而设置。在图2及图3中，设置有作为多个第1漏极电极2的第1漏极电极2a、2b、2c、2d和2e。
第1平面P1内的多个第1漏极电极2的形状为矩形。例如，第1平面P1内的第1漏极电极2b的第1边2b1与X轴平行，第1平面P1内的第2边2b2与Y轴平行。第1边2b1的长度为E1。另外，在本实施方式中，E1＝R1，但E1与R1也可以是不同的长度。第2边2b2的长度为W1。关于于其他的第1漏极电极2a、2c、2d以及2e也是同样的。另外，多个第1漏极电极2的形状并不限定于矩形。
多个第2漏极电极4各自的一部分设置于第1氮化物绝缘层32之上，各自的一部分设置于第1氮化物绝缘层32之下。多个第2漏极电极4在第1平面P1内的X方向上隔开R2(第2长度的一例)而设置。另外，在本实施方式中，R1＝R2，但R1与R2也可以是不同的长度。在图2及图3中，设置作为多个第2漏极电极4的第2漏极电极4a、4b、4c和4d。
第1平面P1内的多个第2漏极电极4的形状为矩形。例如，第1平面P1内的第2漏极电极4a的第3边4a1与X轴平行，第1平面P1内的第4边4a2与Y轴平行。第3边4a1的长度为E2。另外，在本实施方式中，E1＝E2，但E1与E2也可以是不同的长度。第4边4a2的长度为W2。另外，在本实施方式中，W1＝W2，但W1和W2也可以是不同的长度。关于其他的第2漏极电极4b、4c及4d也是同样的。另外，多个第2漏极电极4的形状并不限定于矩形。
多个第2漏极电极4在第1平面P1内的X方向上分别从多个第1漏极电极偏移D1(第3长度的一例)而设置。多个第2漏极电极4在Y方向上从多个第1漏极电极2分别在Y方向上偏移D2(第4长度的一例)而设置。另外，在本实施方式中，D1＝R2，但D1与R2也可以不同。另外，在本实施方式中，D2＝W2，但D2和W2也可以是不同的长度。
多个第3漏极电极6各自的一部分设置于第1氮化物绝缘层32之上，各自的一部分设置于第1氮化物绝缘层32之下。多个第3漏极电极6在第1平面P1内的X方向上分别隔开R3(第5长度的一例)而设置。另外，在本实施方式中，R1＝R3，但R1与R3也可以是不同的长度。另外，多个第3漏极电极6在Y方向上与多个第1漏极电极2以及多个第2漏极电极4隔开而设置。在图2和图3中，设置作为多个第3漏极电极6的第3漏极电极6a、6b、6c、6d和6e。
第1平面P1内的多个第3漏极电极6的形状为矩形。例如，第1平面P1内的第3漏极电极6b的第5边6b1与X轴平行，第1平面P1内的第6边6b2与Y轴平行。第5边6b1的长度为E3。另外，在本实施方式中，E1＝E3，但E1与E3也可以是不同的长度。第6边6b2的长度为W3。另外，在本实施方式中，W1＝W3，但W1和W3也可以是不同的长度。关于其他的第3漏极电极6a、6c及6d及6e也是同样的。此外，多个第3漏极电极6的形状并不限定于矩形。
多个第4漏极电极8各自的一部分设置于第1氮化物绝缘层32之上，各自的一部分设置于第1氮化物绝缘层32之下。多个第4漏极电极8在第1平面P1内的X方向上分别隔开R4(第6长度的一例)而设置。另外，在本实施方式中，R1＝R4，但R1与R4也可以是不同的长度。在图2和图3中，设置作为多个第4漏极电极8的第4漏极电极8a、8b、8c和8d。
第1平面P1内的多个第4漏极电极8的形状为矩形。例如，第1平面P1内的第4漏极电极8a的第7边8a1与X轴平行，第1平面P1内的第8边8a2与Y轴平行。第7边8a1的长度为E4。另外，在本实施方式中，E1＝E4，但E1与E4也可以是不同的长度。第8边8a2的长度为W4。另外，在本实施方式中，W1＝W4，但W1与W4也可以是不同的长度。关于其他的第4漏极电极8b、8c及8d也是同样的。另外，多个第4漏极电极8的形状并不限定于矩形。
多个第4漏极电极8在第1平面P1内的X方向上从多个第1漏极电极分别偏移D3(第7长度的一例)而设置。多个第4漏极电极8在Y方向上从多个第3漏极电极6分别在Y方向上偏移D4(第8长度的一例)而设置。另外，在本实施方式中，D1＝D3，但D1和D3也可以不同。另外，在本实施方式中，D2＝D4，但D2和D4也可以是不同的长度。
多个第1源极电极10设置于多个第1漏极电极2与多个第3漏极电极6之间。多个第1源极电极10各自的一部分设置于第1氮化物绝缘层32之上，各自的一部分设置于第1氮化物绝缘层32之下。多个第1源极电极10在第1平面P1内的X方向上分别隔开R5(第9长度的一例)而设置。另外，在本实施方式中，R1＝R5，但R1与R5也可以是不同的长度。在图2和图3中，设置有作为多个第1源极电极10的第1源极电极10a、10b、10c、10d和10e。
第1平面P1内的多个第1源极电极10的形状为矩形。例如，第1平面P1内的第1源极电极10b的第9边10b1与X轴平行，第1平面P1内的第10边10b2与Y轴平行。第9边10b1的长度为E5。另外，在本实施方式中，E1＝E5，但E1与E5也可以是不同的长度。第10边10b2的长度为W5。另外，在本实施方式中，W1＝W5，但W1与W5也可以是不同的长度。关于其他的第1源极电极10a、10c、10d以及10e也是同样的。另外，多个第1源极电极10的形状并不限定于矩形。
多个第2源极电极12设置于多个第1漏极电极2的各个第1漏极电极2与多个第3漏极电极6的各个第3漏极电极6之间。多个第2源极电极12各自的一部分设置于第1氮化物绝缘层32之上，各自的一部分设置于第1氮化物绝缘层32之下。多个第2源极电极12在第1平面P1内的X方向上分别隔开R6(第10长度的一例)而设置。另外，在本实施方式中，R1＝R6，但R1与R6也可以是不同的长度。在图2和图3中，设置作为多个第2源极电极12的第2源极电极12a、12b、12c、12d和12e。
第1平面P1内的多个第2源极电极12的形状为矩形。例如，第1平面P1内的第2源极电极12a的第11边12a1与X轴平行，第1平面P1内的第12边12a2与Y轴平行。第11边12a1的长度为E6。另外，在本实施方式中，E1＝E6，但E1与E6也可以是不同的长度。第12边12a2的长度为W6。另外，在本实施方式中，W1＝W6，但W1与W6也可以是不同的长度。关于其他的第2源极电极12b、12c及12d也是同样的。另外，多个第2源极电极12的形状并不限定于矩形。
多个第2源极电极12在第1平面P1内的X方向上从多个第1源极电极10分别偏移D5(第11长度的一例)而设置。多个第2源极电极12在Y方向上从多个第1源极电极10分别在Y方向上偏移D6(第12长度的一个例子)而设置。另外，在本实施方式中，D1＝D5，但D1和D5也可以不同。另外，在本实施方式中，D2＝D6，但D2和D6也可以是不同的长度。
第1上部电极3设置于多个第1漏极电极2和多个第2漏极电极4之上。第1上部电极3将多个第1漏极电极2与多个第2漏极电极4电连接。因此，多个第1漏极电极2及多个第2漏极电极4分别电连接。例如，第1上部电极3、多个第1漏极电极2以及多个第2漏极电极4形成为一体。
第1上部电极3设置于多个第1漏极电极2和多个第2漏极电极4之上。第1上部电极3将多个第1漏极电极2与多个第2漏极电极4电连接。因此，多个第1漏极电极2与多个第2漏极电极4分别电连接。例如，第1上部电极3、多个第1漏极电极2以及多个第2漏极电极4形成为一体，但并不限定于此。
第2上部电极7设置于多个第3漏极电极6和多个第4漏极电极8上。第2上部电极7将多个第3漏极电极6与多个第4漏极电极8电连接。因此，多个第3漏极电极6与多个第4漏极电极8分别电连接。例如，第2上部电极7、多个第3漏极电极6以及多个第4漏极电极8形成为一体，但并不限定于此。
第3上部电极11设置于多个第1源极电极10和多个第2源极电极12之上。第3上部电极11将多个第1源极电极10与多个第2源极电极12电连接。因此，多个第1源极电极10与多个第2源极电极12分别电连接。例如，第3上部电极11、多个第1源极电极10以及多个第2源极电极12形成为一体，但并不限定于此。
多个第1漏极电极2、多个第2漏极电极4、多个第3漏极电极6、多个第4漏极电极8、多个第1源极电极10、多个第2源极电极12、第1上部电极3、第2上部电极7以及第3上部电极11例如是金属电极。多个第1漏极电极2、多个第2漏极电极4、多个第3漏极电极6、多个第4漏极电极8、多个第1源极电极10、多个第2源极电极12、第1上部电极3、第2上部电极7以及第3上部电极11例如具有钛(Ti)和铝(Al)的层叠构造或者镍(Ni)和金(Au)的层叠构造。
图4是表示本实施方式的半导体装置100的主要部分的制造工序的示意剖视图。
首先，形成包含例如未掺杂的GaN的第1氮化物半导体层30。接着，在第1氮化物半导体层30之上形成例如包含AlN的第1氮化物绝缘层32。接着，在第1氮化物绝缘层32之上形成例如包含AlGaN的第2氮化物半导体层34。接着，在第2氮化物半导体层34之上形成例如包含SiN的第2氮化物绝缘层36(图4的(a))。
接着，将第2氮化物绝缘层36作为掩模材料，贯通第1氮化物绝缘层32、第2氮化物半导体层34以及第2氮化物绝缘层36，形成在第1氮化物半导体层30具有底部的沟槽T(图4的(b))。
接着，在沟槽T的内部形成第1漏极电极2a(图4的(c))。
另外，关于多个第1漏极电极2、多个第2漏极电极4、多个第3漏极电极6、多个第4漏极电极8、多个第1源极电极10以及多个第2源极电极12，制造的工序相同。
接着，记载本实施方式的半导体装置100的作用效果。
为了降低导通电阻，研究在第1氮化物半导体层30与第2氮化物半导体层34之间具有例如包含AlN的第1氮化物绝缘层32的结构。通过设置第1氮化物绝缘层32，由此能够增加载流子迁移率。但是，第1氮化物绝缘层32包含AlN等绝缘材料。在此，认为二维电子气体(2DEG)形成于第1氮化物绝缘层32之下的第1氮化物半导体层30内。因此，在具有第1氮化物绝缘层32的结构中，使用在第1氮化物绝缘层32之上形成的电极，难以与二维电子气体进行电连接。
因此，本实施方式的半导体装置100的漏极电极具有：多个第1漏极电极2，各自的一部分设置于第1氮化物绝缘层32之上，各自的一部分设置于第1氮化物绝缘层32之下，在X方向上分别隔开R1而设置；以及多个第2漏极电极4，各自的一部分设置于第1氮化物绝缘层32之上，各自的一部分设置于第1氮化物绝缘层32之下，在X方向上分别隔开R2而设置，在X方向上从多个第1漏极电极2分别偏移D1而设置，在Y方向上分别从多个第1漏极电极2偏移D2而设置，分别与多个第1漏极电极2电连接。
多个第1漏极电极2和多个第2漏极电极4都将一部分设置于第1氮化物绝缘层32之上，将一部分设置于第1氮化物绝缘层32之下。由此，能够与二维电子气体进行电连接。
图5是作为本实施方式的比较方式的半导体装置800的主要部分的示意剖视图。图5是第1平面P1处的剖视图。在半导体装置800中，第1漏极电极2、第3漏极电极6以及第1源极电极10分别具有一体构造。
与半导体装置800相比，在本实施方式的半导体装置100中，设置有多个第2漏极电极4。多个第2漏极电极4在Y方向上分别从多个第1漏极电极2偏移D2而设置。因此，对于一个第2漏极电极4，与半导体装置800相比，在第1平面P1上漏极电极与二维电子气体接触的部分例如增加2×D2。因此，能够提供低电阻的半导体装置。
另外，例如，多个第1漏极电极2与多个第2漏极电极4在第1平面P1中接触的部分的长度，在将多个第1漏极电极2的个数设为N1个，并将多个第2漏极电极4的个数设为N2个，则为“2×W2×N2+E2×N2+E1×N1”。其中，能够认为“2×W2×N2”是由于多个第2漏极电极4在Y方向上分别从多个第1漏极电极2偏移D2而设置所引起的、长度的增加。这样接触的长度增加，因此能够提供低电阻的半导体装置。
通过使多个第1漏极电极2各自的形状为具有与X方向平行的第1边和与Y方向平行的第2边的矩形，使多个第2漏极电极4各自的形状为具有与X方向平行的第3边和与Y方向平行的第4边的矩形，并使第1边的长度E1、第3边的长度E2、第1长度R1、第2长度R2以及第3长度D3全部相等，由此成为简单的重复构造，因此能够提供制造容易且低电阻的半导体装置。
同样地，通过采用具有多个第3漏极电极6和多个第4漏极电极8的结构，从而能够提供低电阻的半导体装置，其中，多个第3漏极电极6为，各自的一部分设置于第1氮化物绝缘层32之上，各自的一部分设置于第1氮化物绝缘层32之下，在X方向上分别隔开R3而设置，多个第4漏极电极8为，各自的一部分设置于第1氮化物绝缘层32之上，各自的一部分设置于第1氮化物绝缘层32之下，在X方向上分别隔开R4而设置，在X方向上从多个第3漏极电极6分别偏移D3而设置，在Y方向上分别从多个第3漏极电极6偏移D4而设置，并与多个第3漏极电极6分别电连接。
同样地，通过使多个第3漏极电极6各自的形状为具有与X方向平行的第5边和与Y方向平行的第6边的矩形，并使多个第4漏极电极8各自的形状为具有与X方向平行的第7边和与Y方向平行的第8边的矩形，并使第5边的长度E3、第7边的长度E4、第5长度R3、第6长度R4以及第7长度D3全部相等，由此成为简单的重复构造，因此能够提供制造容易且低电阻的半导体装置。
同样地，通过采用具有多个第1源极电极10和多个第2源极电极12的结构，从而能够提供低电阻的半导体装置，其中，多个第1源极电极10为，各自的一部分设置于第1氮化物绝缘层32之上，各自的一部分设置于第1氮化物绝缘层32之下，在X方向上分别隔开R5而设置的多个第1源极电极10，多个第2源极电极12为，各自的一部分设置于第1氮化物绝缘层32之上，各自的一部分设置于第1氮化物绝缘层32之下，在X方向上分别隔开R6而设置，在X方向上从多个第1源极电极10分别偏移D5而设置，在Y方向上分别从多个第1源极电极10偏移D6而设置，并与多个第1源极电极10分别电连接的多个第2源极电极12。
同样地，通过采用使多个第1源极电极10各自的形状为具有与X方向平行的第9边和与Y方向平行的第10边的矩形，并使多个第2源极电极12各自的形状为具有与X方向平行的第11边和与Y方向平行的第12边的矩形，并使第9边的长度E5、第11边的长度E6、第9长度R5、第10长度R6以及第11长度D5全部相等，从而成为简单的重复构造，因此能够提供制造容易且低电阻的半导体装置。
根据本实施方式的半导体装置100，能够提供低电阻的半导体装置。
(第2实施方式)
本实施方式的半导体装置与第1实施方式的半导体装置的不同点在于，E1比R1小，D1比R1小，E2比R2小，E3比R3小，D3比R3小，E4比R4小，E5比R5小，D5比R5小，E6比R6小。在此，省略与第1实施方式不同的点的记载。
图6是本实施方式的半导体装置110的主要部分的示意剖视图。本实施方式的半导体装置也能够提供低电阻的半导体装置。
图7是本实施方式的另一方式的半导体装置120的主要部分的示意剖视图。在D2小于W2、D4小于W4、D6小于W6这一点上，与半导体装置110不同。在该情况下，以一个第1漏极电极2a为例，与第1平面P1上接触的部分增加2×(W2-D2)。因此，能够提供更低电阻的半导体装置。
本实施方式的半导体装置也能够提供低电阻的半导体装置。
(第3实施方式)
本实施方式的半导体装置与第1及第2实施方式的半导体装置的不同点在于，E1大于R1，D1大于R1，E2大于R2，E3大于R3，D3大于R3，E4大于R4，E5大于R5，D5大于R5，E6大于R6。在此，省略与第1及第2实施方式不同的点的记载。
图8是本实施方式的半导体装置140的主要部分的示意剖视图。本实施方式的半导体装置也能够提供低电阻的半导体装置。
图9是本实施方式的另一方式的半导体装置150的主要部分的示意剖视图。在D2大于W2、D4大于W4、D6大于W6的点上，与半导体装置140不同。多个第1漏极电极2通过连接电极5与多个第2漏极电极4电连接。在图9中，设置有作为连接电极5的连接电极5a、5b、5c、5d、5e、5f、5g及5h。多个第3漏极电极6通过连接电极9与多个第4漏极电极8电连接。在图9中，设置有作为连接电极9的连接电极9a、9b、9c、9d、9e、9f、9g以及9h。多个第1源极电极10通过连接电极13与多个第2源极电极12电连接。在图9中，设置有作为连接电极13的连接电极13a、13b、13c、13d、13e、13f、13g以及13h。
本实施方式的半导体装置也能够提供低电阻的半导体装置。
以上，对本发明的几个实施方式及实施例进行了说明，但这些实施方式及实施例是作为例子进行的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含在权利要求书所记载的发明及其等同的范围内。

Claims (9)

1.一种半导体装置，具备；
第1氮化物半导体层；
第2氮化物半导体层，设置于所述第1氮化物半导体层之上，带隙比所述第1氮化物半导体层的带隙大；
氮化物绝缘层，设置于所述第1氮化物半导体层与所述第2氮化物半导体层之间；
多个第1漏极电极，各自的一部分设置于所述氮化物绝缘层之上，各自的一部分设置于所述氮化物绝缘层之下，在平行于所述第1氮化物半导体层与所述氮化物绝缘层的界面的第1方向上分别隔开第1长度而设置；
多个第2漏极电极，各自的一部分设置于所述氮化物绝缘层之上，各自的一部分设置于所述氮化物绝缘层之下，在所述第1方向上分别隔开第2长度而设置，在所述第1方向上从多个所述第1漏极电极分别偏移第3长度而设置，在与所述第1方向交叉且与所述界面平行的第2方向上分别从多个所述第1漏极电极偏移第4长度而设置，与多个所述第1漏极电极分别电连接；
多个第3漏极电极，各自的一部分设置于所述氮化物绝缘层之上，各自的一部分设置于所述氮化物绝缘层之下，在所述第1方向上分别隔开第5长度而设置，在所述第2方向上与多个所述第1漏极电极及多个所述第2漏极电极分别隔开而设置；
多个第4漏极电极，各自的一部分设置于所述氮化物绝缘层之上，各自的一部分设置于所述氮化物绝缘层之下，在所述第1方向上分别隔开第6长度而设置，在所述第1方向上从多个所述第3漏极电极分别偏移第7长度而设置，在所述第2方向上从多个所述第3漏极电极偏移第8长度，与多个所述第1漏极电极及多个所述第2漏极电极分别隔开而设置，与多个所述第3漏极电极分别电连接；
多个第1源极电极，设置于多个所述第1漏极电极的各个所述第1漏极电极与多个所述第3漏极电极的各个所述第3漏极电极之间，各自的一部分设置于所述氮化物绝缘层之上，各自的一部分设置于所述氮化物绝缘层之下，在所述第1方向上分别隔开第9长度而设置；以及
多个第2源极电极，设置于多个所述第1漏极电极的各个所述第1漏极电极与多个所述第3漏极电极的各个所述第3漏极电极之间，各自的一部分设置于所述氮化物绝缘层之上，各自的一部分设置于所述氮化物绝缘层之下，在所述第1方向上分别隔开第10长度而设置，在所述第1方向上从多个所述第1源极电极分别偏移第11长度而设置，在所述第2方向上从多个所述第1源极电极偏移第12长度而设置，与多个所述第1源极电极分别电连接。
2.根据权利要求1所述的半导体装置，其中，
与所述界面平行且设置于所述界面之下的规定面内的多个所述第1漏极电极各自的形状，是具有与所述第1方向平行的第1边和与所述第2方向平行的第2边的矩形，
所述规定面内的多个所述第2漏极电极各自的形状，是具有与所述第1方向平行的第3边和与所述第2方向平行的第4边的矩形。
3.根据权利要求2所述的半导体装置，其中，
所述第1边的长度及所述第3边的长度等于所述第1长度，
所述第3长度等于所述第1长度。
4.根据权利要求2所述的半导体装置，其中，
所述第1边的长度及所述第3边的长度小于所述第1长度。
5.根据权利要求3所述的半导体装置，其中，
所述第2边的长度及所述第4边的长度等于所述第4长度。
6.根据权利要求3所述的半导体装置，其中，
所述第2边的长度及所述第4边的长度大于所述第4长度。
7.根据权利要求2所述的半导体装置，其中，
所述第1边的长度及所述第3边的长度大于所述第1长度。
8.根据权利要求7所述的半导体装置，其中，
所述第2边的长度及所述第4边的长度等于所述第4长度。
9.根据权利要求7所述的半导体装置，其中，
所述第2边的长度及所述第4边的长度小于所述第4长度，
所述半导体装置还具备：
多个连接电极，在所述规定面内将多个所述第1漏极电极和多个所述第2漏极电极分别连接。
CN202010854186.2A 2020-02-14 2020-08-24 半导体装置 Active CN113270487B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020023030A JP7247129B2 (ja) 2020-02-14 2020-02-14 半導体装置
JP2020-023030 2020-02-14

Publications (2)

Publication Number Publication Date
CN113270487A true CN113270487A (zh) 2021-08-17
CN113270487B CN113270487B (zh) 2024-05-28

Family

ID=77227752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010854186.2A Active CN113270487B (zh) 2020-02-14 2020-08-24 半导体装置

Country Status (3)

Country Link
US (1) US11201220B2 (zh)
JP (1) JP7247129B2 (zh)
CN (1) CN113270487B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253559A (ja) * 2005-03-14 2006-09-21 Nichia Chem Ind Ltd 電界効果トランジスタ及びその製造方法
JP2014207379A (ja) * 2013-04-15 2014-10-30 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2015082605A (ja) * 2013-10-23 2015-04-27 シャープ株式会社 窒化物半導体装置
CN105322016A (zh) * 2014-08-05 2016-02-10 株式会社东芝 半导体装置
US20180138306A1 (en) * 2016-11-17 2018-05-17 Semiconductor Components Industries, Llc High-electron-mobility transistor (hemt) semiconductor devices with reduced dynamic resistance

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5529595B2 (zh) 1974-06-03 1980-08-05
JP2007165446A (ja) 2005-12-12 2007-06-28 Oki Electric Ind Co Ltd 半導体素子のオーミックコンタクト構造
JP2007305954A (ja) 2006-03-27 2007-11-22 Nichia Chem Ind Ltd 電界効果トランジスタ及びその装置
DE102009041548A1 (de) * 2009-09-15 2011-03-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterstruktur
JP5618571B2 (ja) 2010-03-02 2014-11-05 パナソニック株式会社 電界効果トランジスタ
JP5596495B2 (ja) 2010-10-29 2014-09-24 パナソニック株式会社 半導体装置
JP5758132B2 (ja) * 2011-01-26 2015-08-05 株式会社東芝 半導体素子
JP2016058546A (ja) 2014-09-09 2016-04-21 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253559A (ja) * 2005-03-14 2006-09-21 Nichia Chem Ind Ltd 電界効果トランジスタ及びその製造方法
JP2014207379A (ja) * 2013-04-15 2014-10-30 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2015082605A (ja) * 2013-10-23 2015-04-27 シャープ株式会社 窒化物半導体装置
CN105322016A (zh) * 2014-08-05 2016-02-10 株式会社东芝 半导体装置
US20180138306A1 (en) * 2016-11-17 2018-05-17 Semiconductor Components Industries, Llc High-electron-mobility transistor (hemt) semiconductor devices with reduced dynamic resistance

Also Published As

Publication number Publication date
CN113270487B (zh) 2024-05-28
US11201220B2 (en) 2021-12-14
JP2021129032A (ja) 2021-09-02
JP7247129B2 (ja) 2023-03-28
US20210257468A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
CN112490286B (zh) 半导体装置及其制作方法
CN107534060A (zh) 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管
US10109715B2 (en) Semiconductor device
CN112490285B (zh) 半导体装置及其制作方法
US20220384423A1 (en) Nitride-based semiconductor bidirectional switching device and method for manufacturing the same
US20180301528A1 (en) High electron mobility transistor
CN113270487B (zh) 半导体装置
CN114342088B (zh) 半导体装置及其制造方法
JP7476062B2 (ja) 半導体装置
CN117616581A (zh) 氮化物基半导体装置及其制造方法
JP7472064B2 (ja) 半導体装置
CN115997287B (zh) 氮化物基半导体ic芯片及其制造方法
JP7379301B2 (ja) 半導体装置
US11476358B2 (en) Semiconductor device
US20230352487A1 (en) Nitride-based multi-channel switching semiconductor device and method for manufacturing the same
US20190288098A1 (en) Semiconductor device
US20220302295A1 (en) Semiconductor device and method for manufacturing the same
US20230065509A1 (en) Group iii-v ic with different sheet resistance 2-deg resistors
US20210184007A1 (en) Semiconductor device
CN118202469A (zh) 氮化物基半导体器件及其制造方法
CN115985894A (zh) 高电子迁移率晶体管
CN116936629A (zh) 半导体元件及其制作方法
CN118302852A (zh) 半导体封装装置及其制造方法
CN118160098A (zh) 氮化物基半导体器件及其制造方法
CN114207818A (zh) 基于氮化物的半导体装置和其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant